CN1808152A

CN1808152A - 智能元件参数测试仪用等效周期采样装置

Info

Publication number: CN1808152A
Application number: CN 200510041230
Authority: CN
Inventors: 王晓俊
Original assignee: NANJING CHANGSHENG INSTRUMENTS CO Ltd
Current assignee: NANJING CHANGSHENG INSTRUMENTS CO Ltd
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2006-07-26
Anticipated expiration: 2025-07-28
Also published as: CN100368813C

Abstract

本发明公开了一种智能元件参数测试仪用等效周期采样装置，它由采样/保持器、高速模数转换器、直接数字频率合成器DDS和高速比较器组成，其特征是采样/保持器的信号输入接智能元件参数测试仪中抗混淆滤波器的输出，直接数字频率合成器DDS的输出通过高速比较器接采样/保持器的触发输入端，采样/保持器的输出接高速模数转换器的信号输入，高速模数转换器的数字信号输出与智能元件参数测试仪中采样控制器的信号输入相连，该采样控制器的A/D控制端与高速模数转换器的控制端双向连接，该采样控制器的DDS控制端与直接数字频率合成器DDS的控制端双向连接。

Description

智能元件参数测试仪用等效周期采样装置

技术领域

本发明涉及一种电子元器件参数测量仪，尤其是一种数字化相敏检波器的测量仪中使用的智能元件参数测试仪用等效周期采样装置。

背景技术

电子元器件(L、C、R、半导体分立元件及集成电路)是基础电子产品，是电子整机、设备和系统的基本的物质基础，它们的性能、质量和可靠性直接影响电子装备的优劣，甚至起着决定性的作用。因此，电子元器件测量是一类最基本的、应用最广泛的电子测量技术。

元件参数测量仪器的发展可以追溯到19世纪。1843年，惠斯顿利用桥式电路，实现了电阻的直流测量，被人们称为惠斯顿电桥。20世纪60年代以前，能测LCR的四臂电桥、感应耦合比例臂电桥等各类电桥发展迅速，并逐步形成了系统的电桥理论。但60年代以来发展不大，主要原因在于交流电桥需要对幅值与相位两个参数进行反复平衡调节，操作繁琐，测量时间长，桥路中还采用许多昂贵的精密元件，制造困难等，因此，应用受到了限制。

70年代初，出现了基本上采用集成电路的全自动元件参数测试仪；到70年代中，由于大规模集成电路技术和微处理器的发展，出现了内含微处理器的智能化元件参数测试仪。从70年代末至今，以实现宽量程、宽频带、多功能、多参量、高精度、高速度、自校准、自诊断、液晶显示、软键控制为特征的智能化元件参数测试仪已成为发展的主流，并已达到了一个新的高度。

智能化元件参数测试仪均采用基于相敏检波器的矢量电流-电压法测量原理。传统的智能化元件参数测试仪原理框图如图1所示。

其原理为：在被测元器件(DUT)上施加扫频输出的正弦波激励信号，对被测件上的矢量电流和矢量电压通过相敏检波器进行矢量分解，产生相应的直流分量，再由ADC对各直流分量进行采样，由微处理器进行分析处理和阻抗运算。

显然该方法的核心为相敏检波器的设计。传统的方法为通过模拟乘法器加低通滤波器构成纯模拟的相敏检波器，或通过乘积型DAC加低通滤波器构成半数字化的相敏检波器。前者需要产生两路正交的模拟正弦波参考信号，该参考信号与激励信号会产生交调干扰，同时两者的谐波分量在相敏检波时会造成严重的误差，另外，相敏检波器本身的线性度、稳定度、一致性都是制约该元件参数测试仪精度的因素；而后者的带宽小不适合宽频测量需要。

随着数字技术和高速采样技术的发展，使得对矢量电压信号和矢量电流信号直接进行采样，再由DSP实现数字相敏检波算法的全数字化方案成为可能。该方案不需外部产生参考信号，通过直接采样后进行数字处理，将大大提高元件参数测量系统的信噪比、抗干扰性能、稳定性和一致性。

现代高速采样一般有如下几种：

a.高速实时采样

对于正弦波信号被测信号，其采样率至少为信号频率的3倍，在精密测量系统中，一般取64～4096个倍，同时为实现0.1％以上的测量精度，要求ADC的有效字长为12位以上。当元件参数测量的激励信号在5MHz时，就需要12位字长320MSPS的高速ADC，显然满足这个条件的ADC不仅价格昂贵，且其功耗巨大，不适宜元件参数测量系统采用。

b.等效采样

等效采样技术已经在数字示波器和软件无线电等相关领域有了广泛应用。当被测信号为重复信号时，可以通过采集多周期的样本点，合成为单周期信号，从而实现用低频采样率采集中频信号。其采样率一般通过精密内插器，或通过数字延迟线完成，其频率分辨率低，且电路复杂，其采样一般为非等间隔整周期采样。对于精密正弦波测量，要求整周期采样，所以传统的等效采样方式同样不适合精密元件参数测量系统的使用。

发明内容

本发明的目的是提供一种与数字化相敏检波器配套的智能元件参数测试仪用等效周期采样装置。

本发明的技术方案是：

一种智能元件参数测试仪用等效周期采样装置，它由采样/保持器、高速模数转换器、直接数字频率合成器DDS和高速比较器组成，其特征是采样/保持器的信号输入接智能元件参数测试仪中抗混淆滤波器的输出，直接数字频率合成器DDS的输出通过高速比较器接采样/保持器的触发输入端，采样/保持器的输出接高速模数转换器的信号输入，高速模数转换器的数字信号输出与智能元件参数测试仪中采样控制器的信号输入相连，该采样控制器的A/D控制端与高速模数转换器的控制端双向连接，该采样控制器的DDS控制端与直接数字频率合成器DDS的控制端连接。

在直接数字频率合成器DDS和高速比较器之间接有用于提高信噪比，降低触发时钟抖动的低通滤波器。

两路采样/保持器和高速模数转换器(ADC)可采用一个带采样/保持器的高速A/D集成电路U3来实现，高速A/D集成电路U3的采样/保持信号输入端46脚作为采样/保持信号的输入端经电平转移电路与智能元件参数测试仪中抗混淆滤波器的输出相连，该抗混淆滤波器一路采用由运放U28、U29、电阻R93、R95、R97、R99、电容C32-35，C111，C112，C115，C117组成的四阶低通滤波电路，其输入从电阻R93一端引出，通过信号调理电路接被测元件的电压信号，其输出从运放U29的输出端引出通过电平转移电路接高速A/D集成电路U3的采样保持信号输入端；电平转换电路是用来实现抗混淆滤波器的输出信号与高速A/D集成电路U3的电平匹配，电平转换电路由运放U2，电阻R2，R5，R6，R10，R12，R14，电容C5，C6，C10，C17，C18，二极管CR3，CR4构成，电平转换电路的输出从运放U2的输出端引出通过电阻R14接高速A/D集成电路U3的内部采样/保持器的信号输入端46脚，电平转换电路的输入从运放U2的反相输入端引出，接抗混淆滤波器的输出即运放U29的输出端，高速A/D集成电路U3的采样启动输入端35脚作为采样保持器的触发输入端接高速比较器，高速A/D集成电路U3的数字输出端21-24脚作为高速模数转换器的数字输出接智能元件参数测试仪中采样控制器的信号输入，高速A/D集成电路U3的控制端29、30、31、5脚作为高速模数转换器的控制端亦接上述采样控制器的对应控制端。

直接数字频率合成器DDS和高速比较器可采用带高速比较器的直接数字频率合成集成电路U18来实现，U18的模拟信号输出端48脚作为直接数字频率合成器DDS的输出接由电阻R73、R74，电容C60-64，电感L3、L4构成的七阶椭圆低通滤波器的输入，该低通滤波器的输出接直接数字频率合成集成电路U18的42脚即高速比较器的输入端，U18的内部比较器输出端36脚作为高速比较器的输出接带采样/保持器的高速A/D集成电路U3的采样启动输入端35脚；U18的控制端17、19-22、71脚与作为直接频率合成器的控制端与智能元件参数测试仪中采样控制器的对应控制端连接。

采样控制器由数字信号处理集成电路U6、现场可编程门阵列集成电路U19、程序存贮器U7和随机存贮器U17构成，其中U19的DDS控制端43-49脚与直接数字频率合成器DDS的相应控制端，即直接数字频率合成集成电路U18的控制端17、19-22、71脚双向连接，U19的A/D控制端137、138、140、141脚接高速模数转换器的相应控制端，即高速A/D集成电路U3的控制端29、30、31、5脚，U19的数字信号输入端12、13、114、116脚与高速模数转换器的数字输出端即高速A/D集成电路U3的21-24脚双向连接。

本发明的有益效果：

本发明实现了高速高精度等效整周期采样，解决了实时采样装置的高精度与高速之间的矛盾，同时也解决了传统等效采样中的采样率的调节分辨率低、采样非整周期的缺点。

本发明由32位微处理器根据被测信号频率计算出实际采样率，再由高性能DDS芯片产生低抖动的采样触发信号给ADC进行采样。

本发明还具有电路简单实用、可靠性高、一致性好，采样时基信号的相位噪声小等优点。有利于元件参数分析仪中相敏检波器的数字化。

附图说明

图1是本发明背景技术中常见的智能化元件参数测试仪的原理框图。

图2是本发明的结构框图。

图3是本发明的高速A/D集成电路U3的电原理图。

图4是本发明的抗混淆滤波器的电原理图。

图5是本发明的直接数字频率合成集成电路U18的电原理图。

图6是本发明的数字信号处理集成电路U6的电原理图。

图7是本发明的程序存贮器U7和随机存贮器U17的电原理图。

图8是本发明的现场可编程门阵列集成电路U19的电原理图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图2～8所示。

一种智能元件参数测试仪用等效周期采样装置，它由采样/保持器1、高速模数转换器2、直接数字频率合成器DDS3、低通滤波器4和高速比较器5组成，如图2所示，采样/保持器1的信号输入接智能元件参数测试仪中抗混淆滤波器6的输出，直接数字频率合成器DDS3的输出通过高速比较器5接采样/保持器1的触发输入端，采样/保持器1的输出接高速模数转换器2的信号输入，高速模数转换器2的数字信号输出与智能元件参数测试仪中采样控制器7的信号输入相连，该采样控制器7的A/D控制端与高速模数转换器2的控制端双向连接，该采样控制器7的DDS控制端与直接数字频率合成器DDS3的控制端连接。

用于提高信噪比，降低触发时钟抖动的低通滤波器4可接在直接数字频率合成器DDS3和高速比较器5之间。

两路采样/保持器1和高速模数转换器2可采用一个带采样/保持器1的高速A/D集成电路U3(型号可为AD7655)来实现(如图3所示)，高速A/D集成电路U3的采样/保持信号输入端46脚作为采样/保持信号的输入端经电平转移电路与智能元件参数测试仪中抗混淆滤波器的输出相连，该抗混淆滤波器6一路采用由运放U28、U29、电阻R93、R95、R97、R99、电容C32-35，C111，C112，C115，C117组成的四阶低通滤波电路，其输入从电阻R93一端引出，通过信号调理电路接被测元件的电压信号，其输出从运放U29的输出端引出通过电平转移电路接高速A/D集成电路U3的采样保持信号输入端，如图4所示；电平转换电路是用来实现抗混淆滤波器6的输出信号与高速A/D集成电路U3的电平匹配，电平转换电路由运放U2，电阻R2，R5，R6，R10，R12，R14，电容C5，C6，C10，C17，C18，二极管CR3，CR4构成，电平转换电路的输出从运放U2的输出端引出通过电阻R14接高速A/D集成电路U3的内部采样/保持器的信号输入端46脚，电平转换电路的输入从运放U2的反相输入端引出，接抗混淆滤波器6的输出即运放U29的输出端，高速A/D集成电路U3的采样启动输入端35脚作为采样保持器的触发输入端接高速比较器，高速A/D集成电路U3的数字输出端21-24脚作为高速模数转换器的数字输出接智能元件参数测试仪中采样控制器的信号输入，高速A/D集成电路U3的控制端29、30、31、5脚作为高速模数转换器2的控制端亦接上述采样控制器的对应控制端。

直接数字频率合成器DDS3和高速比较器5可采用带高速比较器的直接数字频率合成集成电路U18(型号可为AD9852)来实现，如图5，，U18的模拟信号输出端48脚作为直接数字频率合成器DDS的输出接由电阻R73、R74，电容C60-64，电感L3、L4构成的七阶椭圆低通滤波器的输入，该低通滤波器的输出接直接数字频率合成集成电路U18的42脚即高速比较器的输入端，U18的内部比较器输出端36脚作为高速比较器的输出接带采样/保持器的高速A/D集成电路U3的采样启动输入端35脚；U18的控制端17、19-22、71脚与作为直接频率合成器的控制端与智能元件参数测试仪中采样控制器的对应控制端连接。

采样控制器7由数字信号处理集成电路U6(型号可为TMS320VC5402)(如图6所示)、现场可编程门阵列集成电路U19(型号可为EFP10K10A)(如图8所示)、程序存贮器U7(型号可为SST39VF400)和随机存贮器U17(型号可为CY7C1021)(如图7所示)构成，其中U19的DDS控制端43-49脚与直接数字频率合成器DDS的相应控制端，即直接数字频率合成集成电路U18的控制端17、19-22、71脚双向连接，U19的A/D控制端137、138、140、141脚接高速模数转换器2的相应控制端，即高速A/D集成电路U3的控制端29、30、31、5脚，U19的数字信号输入端12、13、114、116脚与高速模数转换器2的数字输出端即高速A/D集成电路U3的21-24脚双向连接。

本发明的工作原理为：采样装置的工作流程为：被测信号首先经过信号调理电路和抗混淆滤波器，使得信号幅度和带宽满足ADC采样的要求。DSP根据被测信号的频率计算出实际采样率，发送给AD9852产生采样频率的正弦波信号，该信号经过低通滤波器和高速比较器产生采样时基信号，时基信号的上升沿触发ADC进行连续采样。FPGA在系统初始化时复位AD9852和AD7655，并在每次采样转换结束产生控制逻辑读出采样值给DSP，同时准备下一次采样。

其中AD9852的外部时钟信号来自40MHz的TCXO，经过AD9852内部的PLL产生200MHz的基准频率。由于AD9852的内置相位累加器的字长48位。所以其频率分辨率为

\frac{200 MHz}{2^{48}} = 0.71 uHz .

这完全可以满足采样时基发生器的频率分辨率的需求。AD9852的输出频率f_o与DSP提供的频率字FSW有如下关系：

f_{o} = \frac{200 MHz}{2^{48}} FSW - - - (1)

由于基准频率的抖动、输出相位累加器的相位截断、LUT表的有限字长和DAC的有限字长合动态特性等的影响，AD9852输出的正弦波信号含有杂散噪声和相位噪声，需要后续500KHz的低通滤波器，来大大提高正弦波信号的频谱纯度，从而减小经过高速比较器后的相位抖动，该高速比较器为AD9852内置的比较器。

变采样率等效周期采样的关键在于等效采样率是被测正弦波信号的整数倍。

对正弦信号x(t)＝sin(2πf_rt)，当满足如下关系：f_r＝(q+p/N)f_s，且p＜N，GCD(p，N)＝1时，其等效采样率为Nf_r。其中q，p，N为整数，f_s为实际采样率，f_r为被测信号频率，N为等效周期样本长度，GCD()表示最大公约数。

由f_r＝(q+p/N)f_s，可得T_s＝(q+p/N)T_r其中T_s为采样时基的周期，T_r为被测信号周期。每个采样点在时域上可表示为：

x(nT_s)＝x(n(q+p/N)T_r))＝x((np/N)T_r)-----------------------(2)

由于ADC采样动态性能的限制和DSP的处理速度的限制，存在一个实际采样率的上限f_smax，如100kHz。当被测信号的频率发生变化时，通过修改公式(2)中的p，q，使得实际采样率为最接近f_smax的采样率。

p，q的选择原则有如下三种情形

(1)f_r＞f_smax

其中表示取整运算

p＝1--------------------------------------(3)

(2)f_smax/N＜f_r≤f_smax

q＝0；

此时

f_{r} = \frac{p}{N} f_{s} < \frac{p}{N} f_{s \max,}

有p＞Nf_r/f_smax

故当为奇数时：

当为偶数时：

--------------------------------(4)

(3)f_r≤f_smax/N

q＝0；p＝1-----------------------------------(5)

显然，当信号频率较高时为等效采样，而当频率低到一定数值后，采样模式完全转化为实时采样。

微处理器通过公式(3～5)计算出实际采样率，并根据公式(1)换算为AD9852的频率控制字FSW，启动AD9852产生采样时基触发信号提供给ADC，从而实现变采样率等效整周期采样。

该装置的研制成功将大大改善扫频正弦波信号的测量速度与测量精度，实现高速高精度的统一。从而使精密元件参数分析仪的相敏检波器由过去的纯模拟或半数字化处理完全转变为数字化处理，系统精度和可靠性、一致性得到了极大的提高。

Claims

1、一种智能元件参数测试仪用等效周期采样装置，它由采样/保持器、高速模数转换器、直接数字频率合成器DDS和高速比较器组成，其特征是采样/保持器的信号输入接智能元件参数测试仪中抗混淆滤波器的输出，直接数字频率合成器DDS的输出通过高速比较器接采样/保持器的触发输入端，采样/保持器的输出接高速模数转换器的信号输入，高速模数转换器的数字信号输出与智能元件参数测试仪中采样控制器的信号输入相连，该采样控制器的A/D控制端与高速模数转换器的控制端连接，该采样控制器的DDS控制端与直接数字频率合成器DDS的控制端双向连接。

2、根据权利要求1所述的智能元件参数测试仪用等效周期采样装置，其特征是在直接数字频率合成器DDS和高速比较器之间接有低通滤波器。

3、根据权利要求1所述的智能元件参数测试仪用等效周期采样装置，其特征是两路采样/保持器和高速模数转换器为一个带采样/保持器的高速A/D集成电路U3，高速A/D集成电路U3的采样/保持信号输入端46脚作为采样/保持信号的输入端经电平转移电路与智能元件参数测试仪中抗混淆滤波器的输出相连，该抗混淆滤波器一路采用由运放U28、U29、电阻R93、R95、R97、R99、电容C32-35，C111，C112，C115，C117组成的四阶低通滤波电路，其输入从电阻R93一端引出，通过信号调理电路接被测元件的电压信号，其输出从运放U29的输出端引出通过电平转移电路接高速A/D集成电路U3的采样保持信号输入端；电平转换电路是用来实现抗混淆滤波器的输出信号与高速A/D集成电路U3的电平匹配，电平转换电路由运放U2，电阻R2，R5，R6，R10，R12，R14，电容C5，C6，C10，C17，C18，二极管CR3，CR4构成，电平转换电路的输出从运放U2的输出端引出通过电阻R14接高速A/D集成电路U3的内部采样/保持器的信号输入端46脚，电平转换电路的输入从运放U2的反相输入端引出，接抗混淆滤波器的输出即运放U29的输出端，高速A/D集成电路U3的采样启动输入端35脚作为采样保持器的触发输入端接高速比较器，高速A/D集成电路U3的数字输出端21-24脚作为高速模数转换器的数字输出接智能元件参数测试仪中采样控制器的信号输入，高速A/D集成电路U3的控制端29、30、31、5脚作为高速模数转换器的控制端亦接上述采样控制器的对应控制端。

4、根据权利要求1所述的智能元件参数测试仪用等效周期采样装置，其特征是直接数字频率合成器DDS和高速比较器为带高速比较器的直接数字频率合成集成电路U18，U18的模拟信号输出端48脚作为直接数字频率合成器DDS的输出接由电阻R73、R74，电容C60-64，电感L3、L4构成的七阶椭圆低通滤波器的输入，该低通滤波器的输出接直接数字频率合成集成电路U18的42脚即高速比较器的输入端，U18的内部比较器输出端36脚作为高速比较器的输出接带采样/保持器的高速A/D集成电路U3的采样启动输入端35脚；U18的控制端17、19-22、71脚与作为直接频率合成器的控制端与智能元件参数测试仪中采样控制器的对应控制端连接。

5、根据权利要求1所述的智能元件参数测试仪用等效周期采样装置，其特征是采样控制器由数字信号处理集成电路U6、现场可编程门阵列集成电路U19、程序存贮器U7和随机存贮器U17构成，其中U19的DDS控制端43-49脚与直接数字频率合成器DDS的相应控制端，即直接数字频率合成集成电路U18的控制端17、19-22、71脚双向连接，U19的A/D控制端137、138、140、141脚接高速模数转换器的相应控制端，即高速A/D集成电路U3的控制端29、30、31、5脚，U19的数字信号输入端12、13、114、116脚与高速模数转换器的数字输出端即高速A/D集成电路U3的21-24脚双向连接。