CN1790968A - 用于编码通信系统的二级缩放与量化的方法及装置 - Google Patents

Abstract

一种装置，包含第一量化电路、一存储器以及第二量化电路，第一量化电路依据一输入信号与第一缩放信号产生第一中介信号，其中第一量化电路具有第一位宽度，存储器依据一地址信号储存第一中介信号并产生第二中介信号，第二量化电路依据第二中介信号与第二缩放信号产生一输出信号，其中第二量化电路具有第二位宽度，第二位宽度大于第一量化电路的第一位宽度。

Description

用于编码通信系统的二级缩放与量化的方法及装置

技术领域

本发明涉及一种通信系统，特别是涉及一种用于编码通信系统的二级缩放与量化的方法及/或装置。

背景技术

为了在已知的数字通信系统中，将信道编码调整到较佳性能，解码器的输入源是以变量(variable)形式出现的，此变量反映出已接收数据的可靠性，此过程可称为软译码(soft decoding)。另一种可称为硬译码(hard decoding)的译码类型，则是仅将已接收编码符号(coded symbol)的记号(sign)作为输入源。为了将前述的软输入提供至解码器，已接收编码符号通常经由量化后以特定数量位表示。量化过程中使用的位数越多，则量化(quantization)将越准确。不过，若要将使用的位数提高，则需耗费更多资源以储存与处理额外增加的位数。

已知的编码系统也进行交错处理(interleaving)以改善错误率特性，特别是用于信道衰退情况。在解调(demodulation)之后，已交错处理数据(interleaved data)为软值(soft value)，而用于交错处理的存储器的大小则由该编码符号框架大小和每个软符号的位宽度而确定。对于一个高速数据来说，存储器大小是接收器整体耗费设计中的一个重要因素。

在一般常见的数字接收器的配置中，解调器的输出经量化而成为特定的数量位(例如n)，编码符号的每一整个框架代表n位，并且储存在解交错器(deinterleaver)的存储器中，解交错器依照不同的顺序读出数据，并将数据传送至信道解码器。参数n控制解交错器的大小和解码器的输入位宽度。若参数n减少虽然可以降低解交错器和解码器的大小，但是亦会降低译码的效率。

因此，提供一种多级的量化及/或缩放系统，以期能够降低成本并改进效率，确为当前重要的课题之一。

发明内容

依本发明的一种装置包含第一量化电路、一存储器以及第二量化电路，第一量化电路依据一输入信号与第一缩放信号来产生第一中介信号，其中第一量化电路具有第一位宽度，存储器依据一地址信号来储存第一中介信号并产生第二中介信号，第二量化电路则依据第二中介信号与第二缩放信号而产生一输出信号，其中第二量化电路具有第二位宽度，第二位宽度大于第一量化电路的第一位宽度。

本发明的目的、特征与优点包含提供一量化器系统，以期能在用于衰退信道时，无须增加解交错存储器大小便可达到最佳化的错误率特性，并且能够使用缓慢变化的物理信道信息来缩放一高速解码器输入源，从而可实现一、二级缩放与量化的方法与/或装置。

附图说明

图1是显示依本发明较佳实施例的实现二级量化的接收器的一方框；

图2是显示依本发明较佳实施例的一细部方框；以及

图3是显示依本发明较佳实施例的解调与组合电路一详细示意图。

组件符号说明：

100、130a-130n：电路

102、104、106、108、110、112、118、120、122、124、130、132、140、142、144、146：功能块

DATA、A、B：信号

具体实施方式

以下将参照相关附图，说明依本发明较佳实施例的用于编码通信系统的二级缩放与量化的方法及/或装置。

图1是显示依本发明较佳实施例的一电路100的方框图，电路100包含：一功能块(或电路)102，一功能块(或电路)104，一功能块(或电路)106，一功能块(或电路)108块，一功能块(或电路)110，以及一功能块(或电路)112。其中电路102可实现为输入电路，电路104可实现为量化器(quantization)电路，电路106可实现为存储器，电路108可实现为量化器电路，电路110可实现为解码器电路，电路112可实现为控制电路。本发明可实现二级量化，量化器电路104具有第一位宽度，量化器电路108具有第二位宽度，其中第二位宽度较量化器电路104的第一位宽度宽。

图2是显示电路100的细部示意图，电路102包含一功能块(或电路)118和一功能块(或电路)120，电路118可实现为自动增益控制电路，电路120可实现为解调与组合电路(demodulator and combiner)，图2中仅显示电路102包含电路118和电路120，然而其它电路亦可实现于电路102中。举例来说，电路102还可包含一频率转换电路、一模拟数字转换电路等等，应注意的是，以上所公开的组件已足够让本领域技术人员加以实施，而从说明本发明的角度出发，其它电路并非必要组件，故于此未加赘述。

电路104包含一功能块(或电路)122和一功能块(或电路)124，电路122可实现为乘法器电路，电路124可实现为量化器电路。在一实施例中，电路124可实现为n1位的量化器电路。

电路106可实现为存储器，例如是解交错器的存储器(deinterleavermemory)，电路108包含一功能块(或电路)130和一功能块(或电路)132，电路130可实现为乘法器电路，电路132可实现为量化器电路。在一实施例中，电路132可实现为n2位的量化器电路，电路110可实现为解码器电路。

电路112包含：一功能块(或电路)140，一功能块(或电路)142块，一功能块(或电路)144，以及一功能块(或电路)146，电路140可实现为缩放数值计算电路，电路142可实现为解交错地址产生电路，电路144可实现为模块化运算电路(modular operator circuit)。在此，电路144可执行“out＝in”模N运算，电路146可实现为第二级缩放缓冲区电路。

输入信号(例如DATA)由电路102中的一自动增益电路(AGC)118所接收，电路102输出一中频信号(例如A)至电路102，电路104输出一中频信号(例如B)至电路106，如同在一个展频通信系统，解调电路120可取决于信号的设计而包含多个耙指(fingers)和最大比率组合(maximum ratio combining)。中介信号A包含多个已调制与已组合(combined)的符号。信号A的已调制与已组合(combined)的符号在电路122中缩放，然后电路124以n1个位来量化这些符号，已缩放与已量化的符号储存至解交错器的存储器106。特定数量的第二级缩放变量(例如，该数量等于框架长度/N，N大于1)储存于控制电路112的内存146，当解交错地址产生电路142产生输出至解交错器的存储器126的读取地址，此相同的地址也被输出到电路144，电路144可执行模N运算以读出对应的第二级缩放数值，其中该第二级缩放数值用于已解交错的数据，这些数据在传送至信道解码器110的前更进一步被量化n2位(n2大于n1)。

缩放数值是依据不同的信号特征而不同地计算出的，缩放实现的程度可视电路104(如第一级缩放)的缩放过程能否将噪声保持在一定程度之内来决定，以减少量化器124中的量化损失，经过电路108(例如第二级缩放)的缩放处理后，传送至解码器110的电路的数据可表示为最佳变量。因为若n2位宽度设计成比n1位宽度较宽的话，量化损失比较不严重。

在一实施例中，可以采用伴随着加成性高斯噪声的L个路径衰退信道，在接收器102中，信号DATA先由自动增益控制电路118处理，然后再由解调与组合电路120所处理，电路120包含一或多个耙指以提取(extract)出各路径中对应信号的功率(耙指的详细描述将示于图3)。第1个耙指的输出可由下列方程式EQ1描述：

$\mathrm{EQ}1---y_k^{\left(l\right)}=A_k\sqrt{E_s}{c}_k{a}_k^{\left(l\right)}+A_k{n}_k^{\left(l\right)}$

在上式中，对于L个信号路径来说，这里l＝0，1，2，直至L-1，k是符号顺序的时间索引，其中：

A_k是在时间k时AGC的增益值，

c_k是编码符号(+/-1)，

E_s是编码符号的能量，

a_k ⁽¹⁾是路径1的信道增益值，

n_k ⁽¹⁾是平均值为0且标准差为N₀ ⁽¹⁾/2的高斯噪声

图3是显示电路120的一详细示意图，电路120可以用来获得L＝2时的一决定变量(decision variable)，电路120包含多个耙指电路130a-130n，每个耙指电路130a-130n依据方程式EQ1进行运算。

图3说明信道增益值P_k的一估计值，一般来说，该值可由导频信道(pilot channel，如在CDMA 2000中的导频信道)或是发射器提供的导频符号(pilot symbols)。信道增益值P_k可由下列方程式EQ2表示：

$\mathrm{EQ}2---p_k^{\left(l\right)}=A_k\sqrt{E_s}{a}_k^{\left(l\right)}K+{\tilde{n}}_k\≈A_k\sqrt{E_s}{a}_k^{\left(l\right)}$

上式中，E_s是从一发射器来的导频功率。当估计的平均长度足够大时，噪音估计值

可被忽略。

功能块120的输出(如v_k)或是中介信号A与最佳选择变量成正比(如r_k或一软值)，其中最佳选择变量可以由下列方程式EQ3表示的最大似然准则(maximum likelihood criteria)推导出：

$\mathrm{EQ}3---r_k=s_k+n_k=\underset{l=0}{\overset{L-1}{\mathrm{\Σ}}}\frac{\sqrt{E_s}}{A_k{N}_0^{\left(l\right)}}{a}_k^{\left(l\right)}{y}_k^{\left(l\right)}=\underset{l=0}{\overset{L-1}{\mathrm{\Σ}}}[\frac{E_s}{N_0^{\left(l\right)}}{\left(a_k^l\right)}^2{c}_k+\frac{\sqrt{E_s}}{N_0^{\left(l\right)}}{a}_k^{\left(l\right)}{n}_l^k]$

变量v_k和变量r_k保持一适当的比例关系，如下列方程式EQ4所示：

$\mathrm{EQ}4---v_k=r_k\sqrt{\frac{E_p}{E_s}}$

因此，为了得到相同的最佳化性能，可选择变量v_k作为解码器的输入源，由于AGC增益值与信道衰退一同变化，最佳选择变量的噪声标准差甚至也与固定信道噪声的标准差一同变化，因此，第一级缩放过程正交化选择变量的噪声标准差，以减少在n1位量化器中的量化噪声(或等同于减少所需位宽度)，缩放数值的比例关系如下列方程式EQ5所示：

$\mathrm{EQ}5---S1=1/\sqrt{\underset{l=0}{\overset{L-1}{\mathrm{\Σ}}}\frac{{\left(a_k^{\left(l\right)}\right)}^2}{E_0^{\left(l\right)}}}$

经由分析与仿真之后，前述的正交化处理可减少量化时所需的位宽度，并可得到相同的量化结果与译码效率。

已量化成n1位的数值储存于解交错器的存储器并进行解交错处理。此时，第二级缩放单元使用方程式EQ6对解交错器的输出进行缩放，其中方程式EQ6将方程式EQ5中的一个分母“E₀”改为解交错后的版本“N₀”，方程式EQ6如下所示：

$\mathrm{EQ}6---S2=1/\sqrt{\underset{l=0}{\overset{L-1}{\mathrm{\Σ}}}\frac{{\left(a_k^{\left(l\right)}\right)}^2}{N_0^{\left(l\right)}}}$

在方程式EQ5和EQ6中的数值依据信道状态而改变，当信道状态是由每个调制符号来估计的时候，正交化数值S1与S2更新各软值一次。然而，对于通过无线信道进行的高速数据传输(high rate datatransmission)，无线信道中的已调制符号的传输速度可快如每秒数百万个符号，由于信道状态最常受到接收器移动的影响(如多普勒扩散)，信道状态相对地变化较慢。

例如，当一移动电话以2GHz的载波频率工作，并且以时速120公里/小时来移动，则将产生约为220赫兹的多普勒扩散，此频率比2.2Msps的数据慢10000倍。信道状态可假设为至少1000个前述符号将不会变化，当使用QPSK调制时，缩放数值的数量将比储存于解交错器的存储器106中的软值数量少2000倍。

在方程式EQ6中的数值通常储存于第二级缩放缓冲区(功能块146)，在此方面，在一实施例中，功能块144中的N是2000，且在此实施例中，以地址空间来说，存储器106的大小与已知解交错器的存储器比较之下约小2000倍。除非某一数值对应至N个不同的解交错器地址，解交错器地址以相同方式存取此数值。第二级缩放于一n2位量化器，其中n2一般来说较n1大，已量化的数值输出至解码器110以更进一步地处理。

前述的设定架构的优点说明如下，在解交错器的存储器106增加位宽度与在解码器110增加位宽度二者所需的成本是不同的，解交错器的存储器106的大小普遍地与位宽度成正比，对于解码器110来说，输入的位宽度只影响到解码器部分的大小。另外，一些其它的功能亦可实现于解码器110(如以Viterbi演算不同的重复率，或具回授的涡轮解码器)，解码器110的架构能够掌握处理高位数输入。由于解交错器的存储器106具有较低位数，且解码器的输入源具有较高的位数，因此二者的成本与效率可最佳化。

已量化软值载有信息，此信息来源于已编码符号与物理信道信息(如加成性噪声、衰退与接收器前级失真)，虽然上述二信息来源均需要适当表示以达到最佳效率，但物理信道的变化率若相对地慢，就意味着这些信息在一段时间内对于数据来说可被视为一样，这可减少需要储存并用于第二级缩放与量化的数据数量。

在一实施例中，本发明可用于CDMA 2000或WCDMA的行动通信系统。然而，本发明亚可容易地在其它设计中实现。

以上所述仅为举例，而非有所限制。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附权利要求的范围中。

Claims (19)

1、一种装置，包含：

第一量化电路，其依据一输入信号与第一缩放信号产生第一中介信号，其中该第一量化电路具有第一位宽度；

一存储器，其依据一地址信号储存该第一中介信号，并产生第二中介信号；以及

第二量化电路，其依据该第二中介信号与第二缩放信号产生一输出信号，其中该第二量化电路具有第二位宽度，该第二位宽度大于该第一量化电路的该第一位宽度。

2、如权利要求1所述的装置，其中该第一缩放信号与该第二缩放信号是依据一个以上的物理状态来计算的，该物理状态的变化比该输入信号的一个以上的状态的变化更缓慢。

3、如权利要求2所述的装置，其中该第一缩放信号与该第二缩放信号用于已接收符号的多个软值。

4、如权利要求1所述的装置，还包含：

一控制电路，其依据该输入信号产生该第一缩放信号与该第二缩放信号。

5、如权利要求4所述的装置，其中该控制电路还产生该地址信号。

6、如权利要求1所述的装置，其中该输入信号是由一自动增益电路产生的。

7、如权利要求1所述的装置，其中该存储器包含解交错存储器。

8、如权利要求1所述的装置，其中该第一量化电路以该第一位宽度进行量化，并以第一缩放数值进行缩放。

9、如权利要求1所述的装置，其中该第二量化电路以该第二位宽度进行量化，并以第二缩放数值进行缩放。

10、如权利要求1所述的装置，其中该装置实现于分码多重存取系统。

11、一种装置，包含：

第一量化模块，其量化一输入信号与第一缩放信号的乘积产生第一中介信号，其中该第一量化模块具有第一位宽度；

一模块，其依据一地址信号储存该第一中介信号，并产生第二中介信号；以及

第二量化模块，其依据该第二中介信号与第二缩放信号产生一输出信号，其中该第二量化电路具有第二位宽度，该第二位宽度较该第一量化模块的该第一位宽度宽。

12、一种量化已编码信号的方法，包含以下步骤：

(A)通过量化一输入信号与第一缩放信号的乘积来产生第一中介信号，其中步骤(A)操作于第一位宽度；

(B)依据一地址信号储存该第一中介信号并产生第二中介信号；以及

(C)依据该第二中介信号与第二缩放信号产生一输出信号，其中步骤(C)操作于第二位宽度，该第二位宽度较该第一量化电路宽。

13、如权利要求12所述的量化已编码信号的方法，其中该第一缩放信号与该第二缩放信号是依据一个以上的物理状态来计算的，该物理状态的变化比该输入信号的一个以上的状态的变化更缓慢。

14、如权利要求13所述的量化已编码信号的方法，其中该第一缩放信号与该第二缩放信号用于已接收符号的多个软值。

15、如权利要求12所述的量化已编码信号的方法，还包含：

依据该输入信号产生该第一缩放信号与该第二缩放信号。

16、如权利要求12所述的量化已编码信号的方法，还包含：

产生该地址信号。

17、如权利要求12所述的量化已编码信号的方法，其中该输入信号是由一自动增益电路产生的。

18、如权利要求12所述的量化已编码信号的方法，其中该步骤(A)以该第一位宽度进行量化，并通过第一缩放数值进行缩放。

19、如权利要求12所述的量化已编码信号的方法，其中该步骤(C)以该第二位宽度进行量化，并通过第二缩放数值进行缩放。

Images