CN1790657A - 用于对半导体器件进行单晶粒背面探测的装置和方法 - Google Patents
用于对半导体器件进行单晶粒背面探测的装置和方法 Download PDFInfo
- Publication number
- CN1790657A CN1790657A CNA2005101158367A CN200510115836A CN1790657A CN 1790657 A CN1790657 A CN 1790657A CN A2005101158367 A CNA2005101158367 A CN A2005101158367A CN 200510115836 A CN200510115836 A CN 200510115836A CN 1790657 A CN1790657 A CN 1790657A
- Authority
- CN
- China
- Prior art keywords
- probe
- lifter plate
- chip carrier
- crystal grain
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种有利于对半导体器件进行单晶粒背面探测的装置,包括芯片座,该芯片座被设置为用于容纳贴装在其上的单个集成电路晶粒,所述芯片座被保持为在X-Y方向上与升降板活动接合。升降环与所述升降板耦合,所述升降环被设置以有利于在Z方向上调节所述升降板和所述芯片座。
Description
技术领域
本发明总体涉及半导体器件制造,尤其涉及用于对半导体器件进行单晶粒(die)背面探测的装置和方法。
背景技术
在半导体器件的制造中,已经发现,从内部节点获得波形测量的能力对于进行故障分析和评定是不可缺少的方面。通常,半导体器件的有效面积由于I/O(输入/输出)电路、互连线、封装或探测装置的限制而模糊不清(obscure)。在集成电路开发阶段,早期的工程硬件通常通过对器件施加诸如速度、稳定和其它参数的各种测试条件来进行评定。通过从器件内的关键电路节点获得波形例如时钟信号、启动信号、地址总线和数据总线来对这些器件的性能进行测量和诊断。然而,如果早期的工程硬件不能运行良好,或者不能工作,则重要的是能够通过这些信号查出问题的源头。
检测故障源的常规方法是通过使用波形分析。在制造以及产品的整个使用期间,能够通过波形分析来诊断问题也是非常重要的,从而可以进行修正。本领域的技术人员应该知道,可通过直接接触式机械探测或电子束探测来从内电路节点获得波形。还利用了例如激光诱导光的其它技术。
为了制备用于诊断的器件,首先,利用测试仪和多种I/O电路中的一个或多个在该器件中建立电接触。在某些情况下,将这些I/O电路放置在器件的外围上,或者以一定的方式定位,使得在操作期间通过机械或电子束探针的某种形式可以一定程度地接触该器件的有效面积。然而,由于电路日益复杂、封装或I/O电路的密度趋向更高密度、以及激活器件所需的相关探针,从而需要改善机械或电子束探针对半导体器件的接触。
因此,为了有利于到IC的I/O电接触,通常将附加电路或焊盘设置为相邻于或位于IC晶粒的最上级。非常常见的是,这种在顶表面上具有I/O电路元件的IC晶粒具有阻塞内部电路的缺点。另外,可将封装装置(通常称为“倒装芯片”、“C4”或“芯片直接贴装”(DCA))颠倒地或倒装地贴装到封装衬底上、或者其中IC互连的电路板、柔性线缆或其它组件的紧上方。结果,掩盖了IC的内部电路节点,从而当IC正常工作且处于全功能状态时不能用于评定电路性能、执行诊断测试或执行故障分析。尤其是,随着诸如嵌入式动态随机存取存储器(eDRAM)、系统芯片(SOC)和绝缘体上硅(SOI)器件的技术出现,由于这些器件的多级布线,需要例如有效的背面电评定技术。
另外,在对半导体器件执行故障分析或诊断性能问题的过程中,通常,在运用利用测试系统的芯片的同时需要应用基于图像的分析技术。该芯片还被称为被测器件(DUT)。利用借助通过硅的光的波长工作的工具,通过DUT的背面进行多个这些基于图像的技术。背面光发射显微镜方法是基于图像的技术的一个实例。目前,可以从市场上购得用于在安装到封装中的晶粒上或者在整个晶圆(wafer)上执行这些背面技术的工具。但是,目前还没有用于在单个裸晶粒上进行背面分析的装置。
在封装的晶粒上进行这种背面分析的缺点在于,将该晶粒安装在合适的封装中会花费时间和资金。此外,在整个晶圆上进行背面分析在分割晶圆之前是方便的。当分割晶圆后,则在对晶粒进行任何进一步的分析之前,需要将所述晶粒封装。
另一方面,对裸晶粒的探测存在更困难的问题。常规的探测台将晶粒或晶圆保持在平圆盘(卡盘)上,并且探针从上面下降到测试焊盘上。通常只有芯片的顶表面是可视的。最近,制造商已经采用了一种背面探测探测台,该探测台使用特殊的探针或探针卡,同时将晶圆面朝下地放置在该台上。为了从底面看见测试焊盘图形和探针,使用特殊的光学装置。然后,将晶圆上缺陷大致所在的小面积削薄,随后,使用与上述技术相同的技术来观察有效面积。通常,在单晶粒上或者晶圆的小面积中削薄体硅是必要的,以便提高透光率,从而能够观察晶粒电路系统以用于导向的目的。
削薄整个晶圆是不可实施的,因为所得的晶圆厚度不足以提供用于对晶圆上的任何晶粒进行背面探测所需的穿过晶圆的机械刚度。因此,在给定的晶圆上只能够削薄并观察几个选出的晶粒。晶圆的余下部分保持总厚度,以提供机械稳定性。通过利用前面的测试结果来确定具体选择哪个晶粒。
然而,关于常规背面探测系统存在几个缺点。首先,这种系统被设计为探测整个晶圆。换句话说,没有用于探测单个芯片的有效装置。另外,进行背面探测需要特殊的探针和/或探针卡。第三,这种系统是“组合系统”,其中将其设置为用于常规顶面探测,并可以转换成背面探测。这样,从一种探测到另一种探测的转换需要工厂训练的人员在转换到不同的探测操作之后重新设置工具。
发明内容
通过一种有利于对半导体器件的单晶粒背面探测的装置克服或缓解了上述现有技术的缺点和缺陷。在示例性实施例中,该装置包括芯片座,其被构造为用于容纳贴装在其上的单个集成电路晶粒,该芯片座被保持为在X-Y方向上与升降板活动接合。将升降环与升降板耦合,所述升降环被构造成有利于在Z方向上调节升降板和芯片座。
在另一实施例中,一种有利于对半导体器件的单晶粒背面探测的系统包括探测台和芯片座装置,所述芯片座装置被设置用于在探测台上进行安装,所述芯片座装置还包括芯片座,该芯片座被设置用于容纳贴装在其上的单个集成电路晶粒。该芯片座被保持为在X-Y方向上与升降板活动接合。将升降环与升降板耦合,所述升降环被构造成有利于在Z方向上调节升降板和芯片座。
在又一实施例中,一种对半导体器件进行单晶粒背面探测的方法包括:将单集成电路晶粒贴装到芯片保持装置的芯片座部分;以及,在第一方向将芯片保持装置安装到探测台。将探针卡的探针与晶粒上的对应表面对准,所述探针卡被保持为与芯片保持装置活动接合。接合芯片保持装置的Z轴高度调节特征,以使探针与晶粒上的对应表面接触。移出芯片保持装置,并且以相反于第一方向的第二方向将其重新安装到探测台,其中,所述方向有利于将测试电路系统连接到探针卡。
附图说明
参考示例性附图,在其中几个附图中用相同的标号表示相同的元件:
图1是单晶粒背面探测和分析的常规方法的流程图;
图2是根据本发明实施例的一种有利于对半导体器件的单晶粒背面探测的装置的俯视图;
图3(a)是图2的装置沿其参考线“A-A”的截面图;
图3(b)是图2的装置沿其参考线“B-B”的另一截面图;
图4是图2和3的装置与探测台结合使用的示意图,其中将所述装置设置为初始对准结构;
图5是与图4的探测台结合使用的对准板的俯视图和侧视图;
图6是图4的装置和探测台的示意图,其中将所述装置设置为分析结构;
图7是根据本发明实施例的单晶粒背面探测和分析的方法的流程图;以及
图8是概括图7中的单芯片安装、对准、重新安装以及测试步骤的详细流程图。
具体实施方式
本文公开的是用于对半导体器件进行单晶粒背面探测的装置和方法,其允许使用目前可得的悬臂式探针卡来对单个晶粒进行背面分析。该装置还可适于与装配在标准探测台(例如,可从Karl Suss公司、Wentworth公司、Cascade公司、Micromanipulator公司及其它公司获得的标准探测台)上的光学显微镜(例如,可从Hypervision公司和Hamamatsu公司获得的显微镜)结合使用。虽然现有系统是适用于全晶圆背面探测的装置,但是目前还没有如下文所述的本发明的实施例一样适用于单晶粒探测的装置。
简而言之,该装置的实施例包括用于容纳悬臂式探针卡的机构、用于执行“Z”高度调节的机械支架、以及中心有孔的板,该板用于支撑将要检查的晶粒。将待分析的晶粒以倒转的位置放置在悬臂式探针卡上,使得可使用光学显微镜对其进行检查。本发明优于现有技术的优点在于,可在单晶粒上进行背面分析,而无需将晶粒丝焊(wirebone)到封装中。
首先参考图1,示出了单晶粒背面探测和分析的常规方法100的流程图。首先,如方框2所示测试晶圆,然后,如方框4所示,将该晶圆上的各个晶粒彼此分开。此时,可利用封装级测试进一步分析在晶圆级测试中出现故障的任何单个晶粒。因此,在方框106,通常将每个单独的晶粒送出去单独封装,因为在本发明的实施例之前,还没有探测未封装的单个芯片的有效装置。不幸的是,将单独的芯片送出去以封装的该步骤可能会花费数周时间,这是一个代价相当高的过程。
一旦已封装的晶粒被返回,则可以如方框108所示对其进行重新测试。该测试还可以包括如方框110所示的基于图像的分析(例如,通过使用探测台)。如果确定该晶粒是坏的,则将它从其封装上拆除,如方框112所示,其中,通常在该过程中毁坏了高成本的封装。最后,如方框114所示进行物理故障分析。
因此,图2-3示出了根据本发明实施例的有利于对半导体器件的单晶粒背面探测的装置200。该装置200是通常包括芯片座202、升降板204、升降环206和升降环的保持环208(下文称为保持环)的组件。在示例性实施例中,该芯片座202是由稳定材料例如不锈钢制成的阶状圆盘,并且在其中心包括矩形开孔210,该开孔尤其适用于光在探测期间进入芯片。在该芯片座202中还形成一对对准孔211,以便容纳探测台对准板(下文讨论)的对应销。该芯片座202通过一个或多个弹簧夹212与升降板204保持活动接触(如图3(a)和3(b)的截面图所示)。弹簧夹212优选足够强力以克服用于保持探针与贴装的芯片的表面上的测试焊盘良好地接触所需的力。另一方面,弹簧夹212应该允许在“X”和“Y”方向以及角方向上的移动。
参考图2,将芯片座202的外缘214设置在升降板204的下方,图中以虚线(plantom)示出。升降板204与升降环206通过在其之间的界面216上的细螺距螺纹耦合在一起。如本文进一步的详细描述,可操作升降环206,以提供对附接在其上的升降板204和芯片208(图3(a)、3(b))的Z轴高度调节。保持环208包括用于将升降环206、升降板204和芯片座保持在主安装表面222上的斜边220。
如图2的平面图和图3(a)的截面图所详细示出的,将多个间隙孔224设置在保持环208的外围上,以容纳用于将主安装表面222固定到双端pogo塔架(pogo tower)228上的螺丝钉226。pogo塔架228包括用于在悬臂式探针卡230与印刷电路板232(图3(a)、(b))之间同时提供机械和电接口的插针(未示出)。将该电路板232构造成通过电缆线路(未示出)与测试系统(如下文所述)相连。
除间隙孔224之外,保持环208还包括多个埋头孔,以便通过内六角头螺钉234将该保持环208固定到主安装表面222。可以通过使用销钉236来实现保持环208与主安装表面222的对准。在图2中和图3(b)的截面图中示出了内六角头螺钉234和销钉236。类似,销钉238也用于将升降板204和主安装表面222对准,如图3(b)中最佳地示出。
图3(a)和3(b)还示出了芯片(晶粒)218到芯片座202的贴装,使得将芯片218上的关注区域置于矩形开口210上。可以理解,可以将芯片座202上的开口210的尺寸定制为待测晶粒的特定形状和尺寸。因此,可构造几个具有不同尺寸的开口的芯片座。通过合适的粘合剂,例如氰基丙烯酸酯(强力胶),可将芯片218的边缘贴装到开口210的周边上。
在将探针卡230的探针与芯片218的对应测试焊盘接合之前,进行芯片218与探针卡230的X-Y对准。然后,使用装置200的Z轴高度调节特征(通过升降环206和升降板204的协作来提供)来使探针242与芯片218上的测试焊盘接触。探针242具体如图3(a)所示,其通过合适的粘合剂材料244例如环氧树脂被附着在探针卡230的主要部分。
现在参考图4,示出了图2和3的装置200与探测台400结合使用的示意图。如所示,将装置200以初始对准结构设置,其中,为了对准的目的,将装置200的方向反转。探测台400的特征包括,台基座件402,其上安装有卡盘组件。基座件402还支撑安装在活塞408上的台板406,该活塞有利于整个装置200的总体Z轴调节。将装置200保持在被附接在台板406上的安装硬件410上。为了提供基于图像的/光学的分析能力,探测台400还包括用于支撑光学显微镜414的显微镜桥架412,其中设置其至少一个透镜416,以便观察贴装在装置200上的芯片。
如前所述,在将探针卡探针接触芯片上的测试焊盘之前,将装置200倒置,以便初始对准。在这方面,卡盘组件404具有对准板418,该对准板418被真空固定在卡盘420的顶表面,使得对准板418上的销422接合芯片座202的对应孔211(图2、3(a))。图5中更详细地示出了对准板418。通过卡盘组件404的定位机构424可以调节卡盘420的高度和X-Y位置。应该注意,探测台400未按比例示出,在卡盘404的顶部和装置200之间设置一定量的间隙,以便接触升降环206,从而有利于对升降板204的Z轴调节。
因此,通过使用探测台400,利用卡盘组件404的细调来进行探针与测试焊盘的对准。通过允许“X”和“Y”移动的弹簧夹212,将安装到其上的芯片座202(具有芯片218)保持到位。首先设定升降板204的“Z”高度,以允许在该“X”和“Y”调节过程中探针卡230的探针242与芯片218的焊盘之间存在间隙,通过结合卡盘组件404上的对准板418与芯片座202中的孔211,则有利于所述“X”和“Y”调节。完成X-Y对准之后,手动调节升降板204的“Z”高度,以使探针与焊盘接触。通过将诸如扳手的工具与形成于升降环206的表面上的孔接合,可实现对升降板的手动调节。
现在参考图6,示出了在初始对准结构后,探测台400和装置200的分析结构。此时,通过降低卡盘420的高度,将装置200从对准板418的销422上分离。然后,将对准销板418从卡盘420除去,并倒转组件200(相对于图4中的方向),以将其插入到探测台400的测试仪接口中。以这种方式,现在暴露出芯片218的背面,并易于通过诸如背面光发射或可用探测台400执行的任何其它可用诊断技术获得检查。
最后,图7和8示出了根据本发明另一实施例的利用装置200执行单晶粒背面探测和分析的方法700的流程图。尤其是,图7的总流程图可与图1的常规的流程图相比较。方法700的测试并切割晶圆的初始步骤与图1相似。然而,在方框706,方法700不需送出单个晶粒去封装,而是允许将单晶粒安装在芯片座装置例如上述装置200上。这过程仅花费数分钟,而不是等待几周去完成单独的封装。
一旦晶粒被安装、与探针卡的探针对准以及被重新安装到测试台时,在方框708中,对安装的晶粒进行重新测试。该重新测试可包括基于图像的分析,如方框710所示。然后,通过适当的溶剂可以将晶粒从装置的芯片座部分上除去,如方框712所示。与毁坏封装以除去单晶粒不同,芯片座装置是可再用的,从而节省了成本。过后,如果合适,可在单晶粒上进行物理故障分析,如方框714所示。
图8是概括上述结合装置200的单芯片安装、对准、重新安装以及测试步骤的详细流程图800。在方框802,将探针卡(例如,探针卡230)夹在芯片安装装置(例如,装置200)上。然后,将芯片贴装到芯片座上(方框804)上,之后,将芯片座安装到装置的其它部分上,如方框806所示。在将探针卡的探针与芯片上的对应测试焊盘对准之前,将装置以对准方向放置在探测台上,如方框808所示。
在方框810,将探针与芯片焊盘对准(例如,借助于芯片座202相对于装置200的升降板204的活动性)。然后,如方框812所示,接合装置的Z高度调节特征(例如,接合升降环206),来使探针与芯片上的测试焊盘接触。然后,将所述装置从探测台上取出、倒转、并重新安装为分析结构,如方框814所示,最后,连接测试电路以进行诊断测试,如方框816所示。
虽然已经参考优选实施例描述了本发明,但是本领域的技术人员可以理解,在不脱离本发明的范围的情况下,可以对本发明的构件进行各种变形以及进行各种等效替换。另外,在不脱离本发明的主要精神的情况下,可以对本发明内容进行多种修改,以适合具体情况或材料。因此,本发明旨在,本发明并不局限于作为实施本发明的最佳实施方式所公开的具体实施例,而是包括落入附属权利要求书的范围中的所有实施例。
Claims (20)
1.一种有利于对半导体器件进行单晶粒背面探测的装置,包括:
芯片座,其被设置用于容纳被贴装在其上的单个集成电路晶粒;
所述芯片座被保持为在X-Y方向上与升降板活动接合;以及
与所述升降板耦合的升降环,所述升降环被设置以有利于在Z方向上调节所述升降板和所述芯片座。
2.如权利要求1所述的装置,还包括主安装表面,所述主安装表面被设置为保持位于其上的所述升降环和所述升降板,并且所述主安装表面具有被固定在其上的探针卡,使得所述探针卡的探针被定位以与所述晶粒上的对应表面可移动接合。
3.如权利要求2所述的装置,其中所述芯片座被设置为其中具有开口,所述开口被设置以有利于对所述单个集成电路晶粒进行基于图像的分析。
4.如权利要求1所述的装置,还包括一个或多个弹簧夹,用于将所述芯片座保持为在X-Y方向上与所述升降板活动接合。
5.如权利要求1所述的装置,其中所述升降环以螺纹接合的方式与所述升降板耦合。
6.一种有利于对半导体器件进行单晶粒背面探测的系统,包括:
探测台;以及
芯片座装置,其被设置以便在所述探测台上进行安装,所述芯片座装置还包括芯片座,所述芯片座被设置用于容纳被贴装在其上的单个集成电路晶粒;
所述芯片座被保持为在X-Y方向上与升降板活动接合;以及
与所述升降板耦合的升降环,所述升降环被设置以有利于在Z方向上调节所述升降板和所述芯片座。
7.如权利要求6所述的系统,还包括主安装表面,所述主安装表面被设置为保持位于其上的所述升降环和所述升降板,并且所述主安装表面具有被固定在其上的探针卡,使得所述探针卡的探针被定位以与所述晶粒上的对应表面可移动接合。
8.如权利要求6所述的系统,其中所述芯片座被设置为其中具有开口,所述开口被设置以有利于对所述单个集成电路晶粒进行基于图像的分析。
9.如权利要求6所述的系统,还包括一个或多个弹簧夹,用于将所述芯片座保持为在X-Y方向上与所述升降板活动接合。
10.如权利要求6所述的系统,其中所述升降环以螺纹接合的方式与所述升降板耦合。
11.如权利要求7所述的系统,其中,所述探测台还包括:
对准板,其被安装在卡盘上,所述对准板具有对准销,所述对准销被设置为,当所述芯片保持装置被以第一方向安装在所述探测台上以便将所述探针卡的所述探针与所述晶粒上的所述对应表面对准时,与所述芯片座中的对应孔接合。
12.如权利要求11所述的系统,其中,所述探测台还被设置为以相反于所述第一方向的第二方向容纳所述芯片保持装置,其中所述第二方向有利于将测试电路系统连接到所述探针卡。
13.一种对半导体器件进行单晶粒背面探测的方法,所述方法包括:
将单个集成电路晶粒贴装到芯片保持装置的芯片座部分;
以第一方向将所述芯片保持装置安装到探测台;
将探针卡的探针与所述晶粒上的对应表面对准,所述探针卡被保持为与所述芯片保持装置活动接合;
接合所述芯片保持装置的Z轴高度调节特征,以使所述探针与所述晶粒上的所述对应表面接触;以及
将所述芯片保持装置移出、并以相反于所述第一方向的第二方向重新安装到所述探测台,其中所述第二方向有利于将测试电路系统连接到所述探针卡。
14.如权利要求13所述的方法,其中所述以第一方向将所述芯片保持装置安装到探测台的步骤还包括:
将对准板安装到卡盘上,所述卡盘被包括在所述探测台中;以及
将所述对准板的对准销与所述芯片保持装置的所述芯片座部分中的对应孔接合。
15.如权利要求13所述的方法,还包括:
在所述将所述探针卡的探针与所述晶粒上的对应表面对准之前,接合所述芯片保持装置的所述Z轴高度调节特征,使得在所述探针和所述晶粒之间提供间隙。
16.如权利要求13所述的方法,其中所述芯片保持装置还包括:
升降板,其中所述芯片座部分被保持为在X-Y方向上与所述升降板活动接合;以及
与所述升降板耦合的升降环,所述升降环被设置以有利于在Z方向上调节所述升降板和所述芯片座部分。
17.如权利要求16所述的方法,其中所述芯片保持装置还包括主安装表面,所述主安装表面被设置为保持位于其上的所述升降环和所述升降板,并且所述主安装表面具有被固定在其上的所述探针卡,使得所述探针卡的所述探针被定位以与所述晶粒上的所述对应表面可移动接合。
18.如权利要求16所述的方法,还包括一个或多个弹簧夹,用于将所述芯片座部分保持为在所述X-Y方向上与所述升降板形成所述活动接合。
19.如权利要求16所述的方法,其中所述升降环以螺纹接合的方式与所述升降板耦合。
20.如权利要求14所述的方法,其中所述芯片座部分被设置为其中具有开口,所述开口被设置以便有利于对所述单个集成电路晶粒进行基于图像的分析。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/904,435 | 2004-11-10 | ||
US10/904,435 US7112983B2 (en) | 2004-11-10 | 2004-11-10 | Apparatus and method for single die backside probing of semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1790657A true CN1790657A (zh) | 2006-06-21 |
CN100359661C CN100359661C (zh) | 2008-01-02 |
Family
ID=36315692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101158367A Expired - Fee Related CN100359661C (zh) | 2004-11-10 | 2005-11-09 | 用于对半导体器件进行单晶粒背面探测的装置和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7112983B2 (zh) |
CN (1) | CN100359661C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749570A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 探针台晶圆测试设备以及晶圆测试方法 |
CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
CN104316856A (zh) * | 2014-10-29 | 2015-01-28 | 上海华力微电子有限公司 | 背面探测式光子辐射显微镜装置及测试方法 |
CN104410219A (zh) * | 2013-12-31 | 2015-03-11 | 株式会社港南 | 制造高效电机用螺旋形定子芯的加压装置和方法 |
CN105334445A (zh) * | 2014-06-18 | 2016-02-17 | 上海华力微电子有限公司 | 一种芯片背面失效定位方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622935B2 (en) * | 2005-12-02 | 2009-11-24 | Formfactor, Inc. | Probe card assembly with a mechanically decoupled wiring substrate |
US20100118297A1 (en) * | 2007-11-21 | 2010-05-13 | Star Technologies Inc. | Microscope having multiple image-outputting devices and probing apparatus for integrated circuit devices using the same |
TW200923410A (en) * | 2007-11-21 | 2009-06-01 | Star Techn Inc | Microscope having multiple image-outputting devices and probing apparatus for integrated circuit devices using the same |
US7525299B1 (en) | 2008-06-27 | 2009-04-28 | International Business Machines Corporation | Apparatus for accessing and probing the connections between a chip package and a printed circuit board |
US8063656B1 (en) * | 2009-03-13 | 2011-11-22 | Xilinx, Inc. | Method of enabling a circuit board analysis |
CN103594393B (zh) * | 2012-08-17 | 2016-05-11 | 南通富士通微电子股份有限公司 | 芯片防反装置 |
US9412691B2 (en) | 2014-12-03 | 2016-08-09 | Globalfoundries Inc. | Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier |
US11366156B2 (en) * | 2019-01-24 | 2022-06-21 | Stmicroelectronics Pte Ltd | Crack detection integrity check |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5304922A (en) * | 1991-08-26 | 1994-04-19 | Hughes Aircraft Company | Electrical circuit with resilient gasket support for raised connection features |
JPH06232233A (ja) * | 1992-12-23 | 1994-08-19 | Honeywell Inc | 裸ダイの試験装置 |
US5322446A (en) * | 1993-04-09 | 1994-06-21 | Minnesota Mining And Manufacturing Company | Top load socket and carrier |
JP3544036B2 (ja) * | 1995-07-06 | 2004-07-21 | 富士通株式会社 | ベアチップテスト用ソケット |
US6354859B1 (en) * | 1995-10-04 | 2002-03-12 | Cerprobe Corporation | Cover assembly for an IC socket |
US5698474A (en) * | 1996-02-26 | 1997-12-16 | Hypervision, Inc. | High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection |
US5786236A (en) * | 1996-03-29 | 1998-07-28 | Eastman Kodak Company | Backside thinning using ion-beam figuring |
US6245587B1 (en) * | 1997-02-25 | 2001-06-12 | International Business Machines Corporation | Method for making semiconductor devices having backside probing capability |
US5990562A (en) * | 1997-02-25 | 1999-11-23 | International Business Machines Corporation | Semiconductor devices having backside probing capability |
JPH11237435A (ja) * | 1998-02-23 | 1999-08-31 | Hitachi Ltd | ベアチップの製造方法およびベアチップキャリア |
US6329212B1 (en) * | 1999-01-08 | 2001-12-11 | Advanced Micro Devices, Inc. | Process for exposing for analysis the back side of a semiconductor die mounted in a package |
US6255124B1 (en) * | 1999-02-08 | 2001-07-03 | Advanced Micro Devices | Test arrangement and method for thinned flip chip IC |
US6249931B1 (en) * | 1999-04-08 | 2001-06-26 | Toshiko Sato | Air wiper |
JP3388462B2 (ja) * | 1999-09-13 | 2003-03-24 | 日本電気株式会社 | 半導体チップ解析用プローバ及び半導体チップ解析装置 |
US6277218B1 (en) * | 1999-10-13 | 2001-08-21 | Promos Technologies Inc. | Probe card treatment method |
US20030107387A1 (en) * | 2001-12-06 | 2003-06-12 | Scott Williams | Multi-beam probe card |
TWI229401B (en) * | 2003-02-19 | 2005-03-11 | Via Tech Inc | A wafer lever test and bump process and a chip structure with test pad |
TW563422U (en) | 2003-03-06 | 2003-11-21 | Yau-Ching Hung | Spinning reel |
-
2004
- 2004-11-10 US US10/904,435 patent/US7112983B2/en not_active Expired - Fee Related
-
2005
- 2005-11-09 CN CNB2005101158367A patent/CN100359661C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749570A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 探针台晶圆测试设备以及晶圆测试方法 |
CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
US10446499B2 (en) | 2012-12-20 | 2019-10-15 | Intel Corporation | High density interconnect device and method |
US11158578B2 (en) | 2012-12-20 | 2021-10-26 | Intel Corporation | High density interconnect device and method |
US11664320B2 (en) | 2012-12-20 | 2023-05-30 | Tahoe Research, Ltd. | High density interconnect device and method |
CN104410219A (zh) * | 2013-12-31 | 2015-03-11 | 株式会社港南 | 制造高效电机用螺旋形定子芯的加压装置和方法 |
CN105334445A (zh) * | 2014-06-18 | 2016-02-17 | 上海华力微电子有限公司 | 一种芯片背面失效定位方法 |
CN104316856A (zh) * | 2014-10-29 | 2015-01-28 | 上海华力微电子有限公司 | 背面探测式光子辐射显微镜装置及测试方法 |
CN104316856B (zh) * | 2014-10-29 | 2017-06-23 | 上海华力微电子有限公司 | 背面探测式光子辐射显微镜装置及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
US7112983B2 (en) | 2006-09-26 |
US20060097742A1 (en) | 2006-05-11 |
CN100359661C (zh) | 2008-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100359661C (zh) | 用于对半导体器件进行单晶粒背面探测的装置和方法 | |
KR101176858B1 (ko) | 인지된 양호한 다이를 산출하기 위한 테스트 방법 | |
JP2009510396A (ja) | 個片化されたダイを検査するデバイスおよび方法 | |
KR102472765B1 (ko) | 셀 접촉 프로빙 패드를 사용한 평판 패널 디스플레이의 전기적 검사 시스템 및 그 방법 | |
KR101115548B1 (ko) | 프로브카드의 평행도 조정기구 | |
US7692433B2 (en) | Sawing tile corners on probe card substrates | |
JPH10303260A (ja) | プローブ先端パラメータの自動測定による半導体素子の検査方法 | |
CN101625823B (zh) | 用于接触检验对象的装置及方法 | |
JP2009526992A (ja) | スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード | |
US20040212380A1 (en) | Failure analyzer | |
CN101063704A (zh) | 处理测试器与多个被测器件间的信号的装置、系统和方法 | |
CN114093787A (zh) | 晶圆检测系统及晶圆检测设备 | |
US20080186037A1 (en) | Probe card and structure for fixing needle thereof | |
KR960011257B1 (ko) | 번인 소켓 및 이를 사용한 번인 테스트 방법 | |
CN1912637A (zh) | 圆环形并联探针卡及使用该卡检测半导体晶片的方法 | |
US9250288B2 (en) | Wafer-level testing method for singulated 3D-stacked chip cubes | |
US6972486B2 (en) | Low profile carrier for non-wafer form device testing | |
KR101922848B1 (ko) | 탄성체가 설치된 프로브카드 | |
JP3487190B2 (ja) | プローブ装置の微調整機構 | |
KR20120040471A (ko) | 구동ic 부착장치 및 방법 | |
US7924022B2 (en) | Evaluation board and failure location detection method | |
KR101377168B1 (ko) | 이미지 소자의 검사 장치 및 이미지 소자 검사 방법 | |
US20210050381A1 (en) | Electronic detection interface and electronic detection module using the same | |
JP2967774B2 (ja) | 半導体装置の不良解析方法および不良解析装置 | |
KR20230044303A (ko) | 프로브 카드용 얼라이먼트 칩, 프로브 카드 및 프로브 카드 보수 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080102 Termination date: 20161109 |
|
CF01 | Termination of patent right due to non-payment of annual fee |