CN1784790A - 发光二极管及其制造方法 - Google Patents

Abstract

由无添加GaN整体晶体构成的厚度约为150μm的半导体晶体基片(102)的背侧由以下部分来构成：由干蚀刻来精加工的平坦的被研磨面(102a)；由干蚀刻来精加工的锥形的被研磨面(102b)。在由GaN构成的膜厚约为10nm的n型覆层(104)(低载流子浓度层)上，形成有紫外线发光MQW结构活性层(105)，该活性层(105)将膜厚约为2nm的由Al_0.005In_0.045Ga_0.95N组成的阱层(51)与膜厚约为18nm的由Al_0.12Ga_0.88N组成的势垒层(52)交替层叠了合计5层而成。此外，在半导体基片(a)的被研磨面上形成负电极(n电极c)的电极形成工序之前，对该被研磨面进行干蚀刻。

Description

发光二极管及其制造方法

技术领域

本发明涉及发光二极管的结构及其制造方法，尤其涉及半导体元件的外部量子效率及光的取出效率。

因此，本发明极适用于比如蓝紫色发光、紫色发光、或者紫外线发光等短发光波长的LED(发光二极管)及其制造工序。

此外，本发明涉及：在由已被研磨加工的导电性III族氮化物系化合物半导体形成的半导体基片的被研磨面上形成电极的方法。

本发明可广泛适用于在半导体基片上直接形成电极方式的半导体元件。作为这种半导体元件，除了半导体激光器(LD)、发光二极管(LED)等半导体发光元件之外，比如还可举出受光元件及压力传感器等。由于本发明的应用不特别限制这些半导体元件的具体功能及构成等，因而本发明的可适用范围极广。

背景技术

在下述的非专利文献1中，概括披露了有关以白色LED及可见光LED为中心的发光二极管的外部量子效率及光取出效率的一般的技术见解。

此外，在下列专利文献1中，记述了在发光二极管的n型半导体基片的一侧具有四角锥台状锥形部的构成示例，披露了通过形成该锥形部来提高光的取出效率的情况。

通常，在制造发光二极管时，对形成有目标半导体层及电极的晶体生长基片而言，为了在其后的分割工序中将该半导体晶片按发光元件单位来良好地进行分割，而在实施了晶体生长等之后，从背面进行研磨等，并加工成具有适当厚度的薄片形状。这样，通常通过研磨或切割等机械性即物理性处理，来实施这些形状加工。

此外，作为在半导体基片的背面设置有电极的半导体元件的结构，比如前述专利文献2～专利文献4中记载的半导体发光元件等是众所周知的。在这些半导体元件中，在具有导电性的半导体基片的背面形成有n电极，在p型层的上面，与n电极对置地形成有p电极。

此外，从前述专利文献5及专利文献6等可看出，通常在半导体基片同时用作晶体生长基片的场合下，该晶体生长基片的厚度确保在300μm～800μm程度，这些基片经过研磨处理，通常被加工成厚度为50μm～150μm程度的薄片，然后按各芯片(发光元件)单位来分割。在各半导体层所需的晶体生长工序之前或之后，可以进行旨在实现这种薄片化的研磨处理。

然而，如果基片过薄，则基片本身易于破裂，且研磨工序所需的时间会增长，因此并不是优选的。而如果基片过厚，则在分割半导体晶片时，难以正确或可靠地分割成所希望的形状，因而也不是优选的。此外，在半导体基片同时用作晶体生长基片的场合下，由于通常必须在晶体生长工序的前后搬运(移动操作)半导体基片，因而为了使半导体基片具有能承受该搬运的强度，通常在晶体生长工序之后进行前述研磨处理。

基于前述理由，通常在按各芯片单位来分割半导体晶片的分割工序之前的阶段中，实施前述的研磨处理，从而使该半导体基片从可搬运(或易于搬运)的厚度，达到约100μm程度的厚度。

非专利文献1：山田范秀，“可见光LED的高效率化”应用物理，第68卷第2号(1999)p，139-145

专利文献1：JP特开平11-317546

专利文献2：JP特开2002-261014号公报

专利文献3：JP特开2001-77476号公报

专利文献4：JP特开2001-102673号公报

专利文献5：JP特开平7-131069号公报

专利文献6：JP特开平11-163403号公报

发明拟解决的课题

然而，如果实施前述的物理性形状加工，由于物理性摩擦或冲击，必然会导致在被加工面的表面上，形成晶体结构混乱且厚度为0.1～15μm程度的损伤层(以下称物理损伤层)，并残留在该加工面上。而且，我们通过反复实施有关在基片上采用了GaN整体晶体的发出紫色光的发光二极管的试制、检查、探讨及验证试验等，发现了以下现象：因该形状加工而必然会残留的物理性损伤层比较易于吸收(或者向元件内部散射)小于470nm的较短波长光(蓝紫光、紫光、紫外光等)。

此外，对于发光峰值波长大于等于470nm的蓝色LED及绿色LED而言，同样进行了验证，但这一问题不明显或未表面化。

通常，一般选择GaN来作为晶体生长基片，这比如在晶格常数等各种物理特性与n型接触层大致一致或类似的点上，是有利的。此外，由于AIN基片的带隙较大，因而已经发出的光难以被再次吸收，在这一点上是有利的。

然而，在将AlGaN系独立晶体(以下称整体晶体等)用作晶体生长基片的场合下，由于发挥元件功能的半导体晶体生长层与其基片之间的折射率之差小，因而从发光层(活性层)输出的光中，有相当一部分漏入基片内。因此，有效回收这些光并有效地向发光输出侧引出，这一点在将GaN整体晶体等用于基片的场合下成为一个越发重要的课题。即，这一问题被认为，今后在制造采用了GaN等AlGaN系晶体生长基片的发光波长较短的发光二极管时，在元件的外部量子效率及光的取出效率这一点上成为难以回避的问题。

此外，在前述的研磨加工时所采用的膏剂(研磨剂)的颗粒大小较大的场合下，被研磨面会变得粗糙，或者在被研磨面正下方会形成损伤层。所谓损伤层，系指因研磨加工时的摩擦及压力等而引起且能观察到结晶性劣化的层，尽管还受到膏剂、摩擦力、压力等量值等的影响，但据我们的调查发现，其通常形成于0.1～10μm程度的膜厚。

图4中示出由这种研磨加工而生成的损伤层的剖面照片。该研磨加工是用9μm的膏剂来进行的。本图4的左侧(a)是基于扫描电子显微镜的图像(SEM图像)，右侧(b)是基于电子射线发光的单色图像(CL图像)。从这些照片可看出，结晶性劣化了的损伤层在被研磨面正下方形成有1μm及其以上。

该损伤层会妨碍后续形成的电极与前述被研磨面之间的良好接触状态，由于存在这种损伤层，因而不能获得良好的电阻性接触。这成为使半导体元件的驱动电压上升到不必要的高度的原因。

为了使被研磨面圆滑，或者减小伴随研磨加工而生成的前述损伤层膜厚，希望尽量抑制研磨加工中的膏剂、摩擦力、压力等的量值，但在实际中，如果采用这种对策，则研磨加工的处理时间便会极大地延长，因而对工业产品生产而言，这种对策是不现实的。

发明内容

本发明旨在解决前述课题，其目的在于，比如在利用由GaN等半导体整体晶体构成的晶体生长基片，来制造发光波长较短的发光二极管(LED)时，确保较高的外部量子效率及光取出效率。

此外，本发明的另一目的在于，有效抑制半导体元件的驱动电压。

另外，本发明的又一目的在于，尽量缩短前述研磨加工的处理时间。

其中，利用本发明各方法中的至少任意一种，便可分别达到前述各目的，本申请的各发明并不保证存在能同时解决前述所有课题的方法。

以下方法对解决前述课题是有效的。

即，本发明的第一方法是，在晶体生长基片的晶体生长面上层叠有半导体层的面发光型的发光二极管制造工序中，包括：从背面对晶体生长基片进行研磨、切割或喷射处理，由此来形成有助于输出光的出射面或反射面的形状加工工序；利用蚀刻，对经该形状加工工序而形成的出射面或反射面进一步进行精加工处理的加工面精加工工序。

其中，前述蚀刻的深度优选为0.1μm～15μm，更优选为0.2μm～8μm。最好为1μm～7μm。此外，作为晶体生长基片，可采用周知的任意材料。

此外，本发明的第二方法是，前述第一方法的形状加工工序包括：作为出射面的至少一部分或者反射面的至少一部分，形成相对晶体生长面倾斜的锥形面的锥形形成工序。

另外，本发明的第三方法是，在前述第二方法中，前述锥形形成工序的至少一部分由以下工序来构成，即：形成用于按各发光二极管的每一个来分割具有多个发光二极管的半导体晶片的分割用的略V字形分割槽的工序。

此外，本发明的第四方法是，在前述第一至第三的任意一种方法中，设所制造的发光二极管的发光峰值波长为小于470nm。

另外，本发明的第五方法是，在前述第一至第四的任意一种方法中，前述晶体生长基片由Al_xGa_1-xN(0≤x≤1)或碳化硅(SiC)来构成。

此外，本发明的第六方法是，在具有在晶体生长基片的晶体生长面上层叠的半导体层的面发光型发光二极管中，采用如下元件结构，即：在该晶体生长基片设置经研磨、切割或喷射处理即物理性形状加工而形成的有助于光输出的出射面或反射面，进而，因伴随前述形状加工而发生的物理性摩擦或冲击而残留在出射面或反射面的表面上的物理性损伤层被除去。

另外，本发明的第七方法是，在前述第六方法中，在前述出射面上设置金属层，该金属层具有使光向光取出侧透过的透光性。

此外，本发明的第八方法是，在前述第六或第七方法中，在前述反射面上设置金属层，该金属层具有使光向光取出侧反射的反射性。

另外，本发明的第九方法是，在前述第六至第八的任意一种方法中，前述晶体生长基片由Al_xGa_1-xN(0≤x≤1)或碳化硅(SiC)来形成。

此外，本发明的第十方法是，在前述第六至第九的任意一种方法中，作为出射面的至少一部分或者反射面的至少一部分，设置相对晶体生长面倾斜的锥形面。

另外，本发明的第十一方法是，在具有在晶体生长基片的晶体生长面上层叠的半导体层的面发光型的发光二极管中，采用如下元件结构，即：在发光二极管的至少部分侧壁上设置相对晶体生长面倾斜的锥形面，该锥形面在具有设置正电极的半导体晶体层的一侧即发光二极管的表面侧露出，而且，采用因伴随锥形面的形成而发生的物理性摩擦或冲击而残留在前述锥面上的物理性损伤层已被除去。

此外，本发明的第十二方法是，在基于前述第十或第十一方法，并通过按各发光二极管的每一个来分割具有多个发光二极管的半导体晶片而制造的发光二极管中，在发光二极管的至少部分侧壁设置锥形面，同时该锥形面由用于执行前述分割的分割用的略V字形分割槽的一部分表面来形成。

另外，本发明的第十三方法是，在前述第六至第十二的任意一种方法中，设该发光二极管的发光峰值波长为小于470nm。

此外，本发明的第十四方法是，在由已被研磨加工的导电性III族氮化物系化合物半导体来构成的半导体基片的被研磨面上形成电极的电极形成工序之前，对被研磨面进行干蚀刻。

其中，这里所说的“III族氮化物系化合物半导体”，一般包括由2元、3元或4元“Al_1-x-yGa_yIn_xN；0≤x≤1，0≤y≤1，0≤1-x-y≤1”这一普通式来表达的任意混晶比的半导体，此外，添加有p型或n型杂质的半导体，也属于该“III族氮化物系化合物半导体”的范畴。

另外，将前述III族元素(Al、Ga、In)的至少一部分置换为硼(B)及铊(Tl)等，或者将氮(N)的至少一部分置换为磷(P)、砷(As)、锑(Sb)、铋(Bi)等的半导体等，也属于该“III族氮化物系化合物半导体”的范畴。

此外，作为前述的p型杂质(受主)，比如可以添加镁(Mg)或钙(Ca)等已知的p型杂质。

另外，作为前述n型杂质(施主)，比如可以添加硅(Si)、硫(S)、硒(Se)、碲(Te)、或者锗(Ge)等已知的n型杂质。

此外，对这些杂质(受主或施主)而言，可以同时添加两种及其以上的元素，也可以同时添加两种类型(p型与n型)。

如上所述，如果在电极形成工序之前对被研磨面进行干蚀刻，则可除去结晶性劣化了的损伤层，同时被研磨面可变得比较圆滑，因而可获得良好的电阻性接触。可以认为这是因为由于结晶性劣化等而导致损伤层产生较高的电阻率。

通过前述作用，可利用前述方法来有效抑制半导体元件的驱动电压。

比如之所以利用RIE装置及ICP装置等来实施干蚀刻，其理由在于，选择性地只对所希望的表面进行蚀刻。

此外，根据前述方法，由于不必特地将研磨加工中的膏剂、摩擦力、压力等的量值抑制到较小，因而可缩短半导体基片的研磨时间。因此，根据本发明的方法，可提高半导体元件的生产率。

另外，本发明的第十五方法是，在前述第十四方法中，前述的半导体基片由n型Al_xGa_1-xN(0≤x≤1)来构成。

图5是曲线图，其例示了对由以4×10¹⁸/cm³的浓度添加了Si的氮化镓(：n型GaN)来构成的半导体基片(图6、图7中的GaN基片)的被研磨面进行了干蚀刻的深度D、与此时的电阻特性的关系。对于干蚀刻的深度D，以0μm、1μm、4μm这三种情况测定了电压一电流特性。

图6、图7表示该测定的实施方式。在半导体基片a的被研磨面上，通过蒸镀来形成有n电极c。可以根据所希望的半导体元件的结构，来任意形成晶体生长层b。此时所用的晶体生长法是任意的。图7所示是一种通过干蚀刻来除去了损伤层a1的结构。此外，图6及图7这两个n电极c之间的距离分别约为100μm程度。并且，由未图示的可变电压直流电源、电压测定器及电流测定器，来构成测定装置y。

采用大约9μm的膏剂来进行研磨加工后，得出了图5所示的测定结果，但从该结果可看出，如果完全不实施干蚀刻，则有关n电极c的电阻特性将会极为恶化。

根据前述第一方法，在制造半导体发光元件的场合下，比如如前述图5、图6、图7所示，半导体基片最好由n型Al_xGa_1-xN(0≤x≤1)来构成。换言之，该第二方法至少非常适于在半导体发光元件的基片背面形成电极。

尤其是，如果利用在由Al_xGa_1-xN(x0)构成的半导体中比如添加了Si等n型杂质的物质(n型氮化镓)，来形成前述半导体基片a，则从固性、晶格常数、结晶性、及电导特性等物理性观点出发，由于可以使该半导体基片极为良好地同时具有作为半导体晶体生长基片的功能以及作为n型接触层的功能，因而极为合适。

此外，本发明的第十六方法是，在前述第十四或第十五方法中，设由干蚀刻来除去的被研磨面的深度为0.1μm～15μm。

尽管还取决于研磨加工中的膏剂、摩擦力及压力等的量值等条件，但本发明在前述范围内可以有效地作用。如果该深度过大，则干蚀刻的时间将过长，因而不是优选的。而如果该深度过小，则基于干蚀刻的效果将不充分，不能得到良好的电阻性接触，因而也不是优选的。或者，如果该深度过小，则为了得到某种程度的良好电阻性接触，就必须大大减小膏剂、摩擦力及压力等的大小，因而研磨时间将大大延长，因而不是优选的。

另外，第十七方法是，在前述第十六方法中，设由干蚀刻来除去的被研磨面的深度为0.2μm～8μm。

有关干蚀刻的深度的最佳值，尽管还取决于膏剂、摩擦力、压力等的量值以及基片的组成比等，但大致处于这一范围内。即，在前述范围内，将研磨加工时间与干蚀刻时间之和抑制到最小，由此可以在半导体基片与电极之间得到最佳的电阻特性。

利用前述本发明的方法，可以有效或合理地解决前述课题。

发明效果

用前述本发明的方法获得的效果如下。

即，根据本发明第一方法，在通过前述的机械性即物理性处理(研磨、切割或喷射处理)来实施所希望的形状加工时，前述出射面或反射面(：以下，有时总称为物理加工面或简称为加工面等)的表面上所残留的前述物理损伤层，可由蚀刻而被有效除去。因此，基于加工面(：前述的出射面或反射面)上所形成的物理损伤层的光吸收或向元件内部的光漫射可得到有效抑制。因此，在制造发光二极管(LED)时，可较高地确保其外部量子效率及光取出效率。

此外，根据本发明的第二方法，在前述第一方法中，由发光二极管的侧壁面吸收或向内部漫射的光量可减少，因而可有效地提高发光二极管的外部量子效率及取出效率。

另外，前述形状加工工序包括该锥形形成工序，由此，可以包含该锥形部来一次性概括实施对包括前述锥形部的前述物理加工面进行蚀刻的工序(加工面精加工工序)。

根据本发明的第三方法，可以通过执行形成分割槽的工序，来执行前述锥形形成工序的至少一部分。此外，也可以通过形成分割槽的工序，来同时执行前述的锥形形成工序的全体。因此，根据本发明的第三方法，可很好地确保前述锥形形成工序的执行效率。

此外，对至少可在发光频谱至少小于470nm的频带内部分发光的发光二极管而言，前述各方法可发挥极大的效果。然而，根据本发明的第四或第十三方法，在目标的发光二极管的发光频谱频带内，小于470nm的大部分光，不再受到前述物理损伤层的不良影响(：光的吸收作用或向元件内部的漫射作用。)因此，利用这些方法，可以制造有效地排除因物理损伤层而引起的外部量子效率下降，且发光效率高的发光二极管。

其中，前述阈值(470nm)是如上所述根据经验来判明的，被认为该阈值在某种程度上还取决于物理损伤层的损伤粗糙度及深度及/或形状加工中的半导体晶体(生长层或半导体整体晶体基片)的材质(物理性能)等。此外，比如物理损伤层的粗糙度或深度等，也取决于研磨处理中所使用的膏剂材质及粒子直径及/或喷射处理中所使用粒子的材质、直径、质量、运动量及流量等。但可以确认，本发明至少在前述范围内是有效的。

此外，作为本发明的晶体生长基片的材料，可采用已知的任意材料，但为了尽量提高发光二极管的光输出性，考虑到折射率及透光性等涉及光取出效率的物理特性，作为前述晶体生长基片的材料，最好采用比如AlGaN系或SiC等半导体整体晶体，(本发明的第五及第九方法)。此外，当在基片中采用了如前述的光取出效率的物理特性能较好的材料时，本发明的效果更显著。

尤其是，通过选择GaN来作为晶体生长基片，可以使比如晶格常数等各种物理特性与n型接触层大致一致或类似，在这一点上是有利的。此外，由于AIN基片的带隙较大，因而已经发出的光难以被再次吸收，在这一点上是有利的。此外，通过适当地选择这些良好特性，或者适度地附加，或进行最佳加权，可以使组成式Al_xGa_1-xN(0≤x≤1)中的铝组成比x成为极合适的调整参数(本发明的第五及第九方法)。

此外，根据本发明的第六方法，由于除去了物理损伤层，因而可有效地抑制因物理损伤层而引起的前述光吸收(或向内部的光漫射)。因此，根据本发明的第六方法，在目标的发光二极管(LED)中，可确保较高的外部量子效率及光取出效率。

另外，根据本发明的第七方法，在光的出射面上设置透光性金属层的场合下，光透过面上的光吸收得到抑制，该金属层附近的光透过率得到提高，因而可提高外部量子效率或取出效率。

此外，根据本发明的第八方法，在光的反射面上设置反射金属层的场合下，该反射面的光吸收得到抑制，该反射面上的反射率得到提高，因而可提高外部量子效率或取出效率。

另外，根据本发明的第十方法，由发光二极管的侧壁面吸收或向内部漫射的光量可非常有效地减少，而且可向光取出侧有效地输出这些光，因而可极有效地提高发光二极管的外部量子效率及取出率。

此外，根据本发明的第十一方法，由于锥形面从表面侧露出，因而在将从锥形面出射的光向发光二极管的表面侧直接取出的场合等，可极有效地提高发光二极管的外部量子效率及取出率。

并且，也可以利用形成于表面侧的分割槽的一部分表面，来形成这些锥形面(本发明的第十二方法)。在该场合下，不必重新专门设置锥形形成工序，这一点上是有利的。

根据第十三方法，对形成电极的研磨面进行干蚀刻，并在该被蚀刻面上形成电极。由于通过研磨来除去损伤层，因而可改善电极对研磨面的电阻特性。

根据第十四方法，在半导体基片采用n型Al_xGa_1-xN(0≤x≤1)的场合下，如果在对形成电极的研磨面进行干蚀刻后形成电极，则可以大大提高电阻性。

根据第十五方法，如果将由干蚀刻来除去的被研磨面的深度设为0.1μm～15μm，则可以使研磨时间与干蚀刻时间之和几乎达到最小，因而可使电极的电阻性的改善效果几乎达到最大。

附图说明

图1是实施例1的倒装型发光二极管100的剖视图。

图2是实施例2的正装型发光二极管200的剖视图。

图3是实施例3的正装型发光二极管1000的剖视图。

图4是由研磨加工而生成的损伤层的剖面照片。

图5是例示对被研磨面进行了干蚀刻的深度与电阻特性的关系的曲线图。

图6是表示测定图2的电阻特性的方式的模式电路图。

图7是表示测定图2的电阻特性的方式的模式电路图。

图8是本发明的实施例中发光二极管500的剖视图。

图9是表示本发明的实施例中发光二极管500与其变形例(发光二极管500′)的各驱动电压V_F的表格。

图10是表示本发明的其它实施例的制造工序图。

符号说明如下：

100…发光二极管(实施例1)

102…半导体晶体基片(无添加GaN整体晶体)

102a…通过干蚀刻进行了精加工的被研磨面

102b…通过干蚀刻进行了精加工的被研磨面

105…紫外线发光的活性层(MQW结构)

a…半导体基片                   a1…损伤层

b…晶体生长层(半导体层)         c…n电极(负电极)

D…干蚀刻的深度                 y…测定装置

500…发光二极管                 504…n型覆层

505…活性层                     510…阱层

520…势垒层                     506…p型覆层

507…p型接触层                  509…透光性电极(正电极)

具体实施方式

本发明在以下的实施方式中也可良好地作用。

比如，前述蚀刻的深度为0.1μm～15μm是适当的，最好为0.2μm～8μm。此外，根据对1μm及其以上的损伤层的观察，蚀刻深度最好为1μm～7μm。如果该深度过浅，则在多数场合下不能充分除去前述物理损伤层。而如果该深度过深，则蚀刻工序所需的时间便延长，因而在生产率及生产成本方面并不是优选的。即，通过以该适当的范围为准，可以以必要且充分的程度来除去残留于物理加工面上的物理损伤层。

更优选的是，最好根据实际的物理形状加工方式，来适宜地或最佳地决定该蚀刻的深度。比如，在实施研磨加工的场合下，根据所采用的膏剂的量值及研磨时的加工面的表面压力及处理速度等各种条件，来改变必要且充分的蚀刻深度，但这些场合的蚀刻深度的最佳值可以不经过特别的试验错误而凭借经验来获得。对切割及喷射处理等其它机械性形状加工也同样。

此外，有关前述晶体生长基片的材料及所添加的杂质，在前文已有记述。

尤其是，通过选择GaN来作为晶体生长基片，比如可以使晶格常数等各种物理特性与n型接触层大致一致或类似，在这一点上是有利的。此外，由于AIN基片的带隙较大，因而已经发出的光难以被再次吸收，在这一点上是有利的。此外，通过适当地选择这些良好特性，或者适度地附加或进行最佳组合后，可以使组成式Al_xGa_1-xN(0≤x≤1)中的铝组成比x成为极合适的调整参数。尤其是，在制造发光波长较短的LED的场合下，优选地，在不妨碍其它构成的范围内，尽量扩大各半导体晶体层的带隙(因而，铝组成比x)。

此外，发光二极管的活性层(发光层)的结构可以是任意的，可采用MQW结构及SQW结构及/或没有量子阱结构的单层结构等。

以下，基于具体的实施例来说明本发明。

其中，本发明的实施方式不限定于以下所示的各实施例。

实施例1

图1表示本实施例1的倒装型发光二极管100的剖视图。由无添加GaN整体晶体构成的厚度约为150μm的半导体晶体基片102的背侧，由经干蚀刻精加工的平坦的被研磨面102a、以及经干蚀刻精加工的锥形的被研磨面102b来构成。采用该GaN整体晶体的c面，来作为与半导体晶体基片102的被研磨面102a大致平行的晶体生长面。在该晶体生长面上，通过晶体生长来层叠由掺杂硅(Si)的氮化镓(GaN)构成的膜厚约为4.0μm的n型接触层103。

这种n型接触层103的杂质(Si)添加浓度为1×10¹⁹/cm³程度。在该n型接触层103上，形成有由GaN构成的膜厚约为10nm的n型覆层104(低载流子浓度层)。

此外，在其上面，形成有紫外线发光的MQW结构的活性层105，该活性层105中，交替地层叠了共5层的膜厚约为2nm的由Al_0.005In_0.045Ga_0.95N形成的阱层51与膜厚约为18nm的由Al_0.12Ga_0.88N形成的势垒层52。此外，在该活性层105上，形成有由掺杂Mg的p型Al_0.15Ga_0.85N构成且膜厚约为50nm的p型覆层106。进而，在p型覆层106上，形成有由掺杂Mg的p型GaN构成且膜厚约为100nm的p型接触层107。

此外，在p型接触层107上，形成有具有基于金属蒸镀的多层结构的正电极120，另外，在高载流子浓度的n型接触层103上，形成有负电极140。多层结构的正电极120是一种如下三层结构，即：与p型接触层107接合的正电极第一层121、形成于正电极第一层121的上部的正电极第二层122、进而形成于正电极第二层122的上部的正电极第三层123。

另一方面，正电极第一层121，是与p型接触层107接合的膜厚约为0.1μm的由铑(Rh)来构成的金属层。此外，正电极第二层122是膜厚约为1.2μm的由金(Au)构成的金属层。另外，正电极第三层123是膜厚约为20的由钛(Ti)构成的金属层。

多层结构的负电极140构成为：分别从n型接触层103的一部分露出的部分的上面，依次层叠：膜厚约为175的钒(V)层141、膜厚约为1000的铝(Al)层142、膜厚约为500的钒(V)层143、膜厚约为500的镍(Ni)层144、膜厚约为8000的金(Au)层145。

在如此构成的正电极120与负电极140之间，形成有由SiO₂膜构成的保护膜130。保护层130从为形成负电极140而露出的n型接触层103开始，直至覆盖以下部分：通过蚀刻而露出的活性层105的侧面、p型覆层106的侧面、及p型接触层107的侧面和上面的一部分、正电极第一层121和正电极第二层122的侧面、正电极第三层123的侧面和其上面的一部分。由SiO₂膜构成的保护膜130覆盖正电极第三层123的部分的厚度为0.5μm。

接下来，说明该发光二极管10的制造方法。

前述发光二极管10，通过基于有机金属气相生长法(以下简称“MOVPE”)的气相生长来制造。所采用的气体是：氨气(NH₃)、运载气体(H₂，N₂)、三甲基镓(Ga(CH₃)₃)(以下称“TMG”)、三甲基铝(Al(CH₃)₃)(以下称“TMA”)、三甲基铟(In(CH₃)₃)(以下称“TMI”)、硅烷(SiH₄)、茂基镁(Mg(C₅H₅)₂)(以下称“CP₂Mg”)。

首先，将通过有机清洗及热处理来清洗了的、以c面为主面且由无添加的GaN整体晶体构成的半导体晶体基片102，安装到载置于MOVPE装置的反应室内的基座上。该安装时的半导体晶体基片102的厚度为400μm程度。接下来，在常压下使H₂气体流入反应室内，同时在1150℃的温度下对半导体晶体基片102进行烘焙。

(n型接触层103的生长)

接下来，使半导体晶体基片102的温度保持在1150℃，并提供H₂、NH₃、TMG及经稀释的硅烷，而形成膜厚约为4.0μm、电子浓度为2×10¹⁸/cm³、Si浓度为1×10¹⁹/cm³的由GaN所构成的n型接触层103。

(n型覆层104的生长)

其后，使半导体晶体基片102的温度保持在1150℃，并提供H₂、NH₃及TMG，而形成由GaN构成的膜厚约为10nm的n型覆层104(低载流子浓度层)。

(活性层105的生长)

然后，在形成前述n型覆层104后，形成合计五层所构成的前述MQW结构的活性层105。

即，首先最初使半导体晶体基片102的温度下降到770℃，与此同时，将运载气体从H₂变更为N₂，在维持该运载气体与NH₃的供给量的同时，供给TMG、TMI及TMA，由此在n型覆层104上，形成膜厚约为2nm的由Al_0.005In_0.045Ga_0.95N构成的阱层51。

接下来，使半导体晶体基片102的温度上升到1000℃，并在前述阱层51上提供H₂、NH₃、TMG及TMA，而形成膜厚约为18nm的由Al_0.12Ga_0.88N构成的势垒层52。

接下来，重复前述操作，使阱层51与势垒层52交替层叠，而形成合计五层(阱层51、势垒层52、阱层51、势垒层52，最后的阱层51)所构成的前述活性层105。

(p型覆层106的晶体生长)

接下来，使半导体晶体基片102的温度上升到890℃，并提供N₂、TMG、TMA及CP₂Mg，而形成膜厚约为20nm、且掺杂了浓度为5×10¹⁹/cm³的镁(Mg)的p型Al_0.15Ga_0.85N所构成的p型覆层106。

(p型接触层107的晶体生长)

最后，使半导体晶体基片102的温度上升到1000℃，同时将运载气体再次变更为H₂，并提供H₂、NH₃、TMG及CP₂Mg，而形成膜厚约为85nm、且掺杂了浓度为5×10¹⁹/cm³的镁(Mg)的p型GaN所构成的p型接触层107。

以上所示的工序，是由III族氮化物系化合物半导体构成的各半导体层的晶体生长工序。

(正电极120的形成)

然后，在晶片表面上涂布光敏抗蚀剂，通过光刻来除去p型接触层107上的电极形成部分的光敏抗蚀剂，而形成窗孔。即，只露出应成为正电极120的形成区域的p型接触层107的一部分区域。接下来，抽真空至10^-4Pa级以下的高真空，然后在所露出的p型接触层107上，依次蒸镀膜厚约为0.1μm的铑(Rh)所构成的正电极第一层121、膜厚约为1.2μm的金(Au)所构成的正电极第二层122、膜厚约为20的钛(Ti)所构成的正电极第三层123。接下来，从蒸镀装置取出试样，利用剥离法来除去堆积于光敏抗蚀剂上的这些各金属层。

其后，与现有技术同样，按照已知的倒装型发光二极管的工艺(各制造工序)，来依次形成负电极140及保护膜130的各部分。

(合金化处理)

其后，用真空泵排出试样气氛，供给O₂气体，且达到3Pa压力，在该状态下，使气氛温度达到约550℃，加热三分钟程度，而使得p型接触层107及p型覆层106p型低电阻化，同时实现p型接触层107与正电极120的合金化以及n型接触层103与负电极140的合金化。由此，使这些电极相对于形成有正负两个电极的各半导体层实现更牢固的接合。

(研磨加工)

接下来，在晶片表面(表面)上形成保护膜，从而保护各电极及所层叠的半导体层免受研磨处理的压力及冲击，并在研磨装置的晶片贴片上贴附晶片。接下来，利用研磨机，对半导体晶体基片102的背面进行研磨。所采用的膏剂的量值为9μm，将厚度为400μm的半导体晶体基片102的厚度减薄至150μm为止。然后，从研磨装置的晶片贴片上取下晶片并洗净，并除去贴附时的腊剂及保护膜。最后，使该晶片干燥。

前述研磨处理中的膏剂直径最好为0.5～15μm程度。如果该直径过大，则损伤层的厚度便会超过预想厚度，因而不是优选的。如果该直径过小，则研磨时间便会过长，所以也不是优选的。最好为1～9μm程度。

(锥形部的形成)

首先，将晶片贴附到粘接带上。此时，使电极形成面朝向粘接带一侧。接下来，通过采用了切割机的磨削处理，在晶片背面按元件单位来形成格条状V字形槽。由此，可形成图1所示的锥形的被研磨面102b。最后，将晶片从粘接带上取下。

(蚀刻工序)

接下来，对研磨后的半导体晶体基片102的背面(被研磨面)进行干蚀刻，直至达到约2μm深度为止。通过该干蚀刻，可除去在研磨加工时所生成的损伤层的至少大半部分。在该干蚀刻中，可采用以下任意一种装置。

(a)RIE装置

(b)ICP装置

详细而言，比如可以按照下列顺序来实施前述的干蚀刻。

(1)利用抗蚀剂，在晶片的表面(表面)形成针对RIE的蚀刻气体的保护膜。

(2)使晶片的背面向上，来设置到RIE装置上。

(3)利用RIE装置，来对晶片背面进行干蚀刻。

(蚀刻的实施条件)

(a)所用气体：CCI₂F₂

(b)真空度：5.3Pa(0.04Torr)

其中，此时，将引出电压(加速电压)设定到800V，然后进行蚀刻，直至达到0.8μm程度的深度为止，接着，使引出电压下降到400V为止，然后继续进行余下0.2μm的干蚀刻。

比如这样，边渐进地减弱引出电压(加速电压)，边完成蚀刻，由此可以除去或者减少因蚀刻而在晶片背面形成的蚀刻损伤(以及较薄的下层物理损伤层)。

(4)最后，利用剥离液等，来除去RIE的针对蚀刻气体的前述保护膜。

此外，作为有关这些干蚀刻的实施基准，比如可以参考特开平8-274081中所记载的干蚀刻方法等。

(分割工序)

接下来，在表面侧实施半切割及划线等，然后通过切断工序等，将晶片状的半导体分割成单个芯片状。这些各工序可以按照已知的工序来实施。作为有关该分割方法的详细实施基准，比如可以参考JP特开2001-284642中所记载的分割方法等。

根据前述制造工序，便可获得图1的倒装型发光二极管100。

如此获得的发光二极管100中，与未实施前述干蚀刻的产品相比，光输出示出约20％的提高。此外，通过形成锥形部，其光输出可达到未形成锥形部的产品的约二倍。

即，本实施例1的发光二极管100，通过如下处理等的协合效果，可以获得极高的发光输出，即：将GaN整体晶体用作为晶体生长基片，或者在晶体生长基片上形成锥形部，或者通过干蚀刻来对晶体生长基片的被研磨面及被磨削面进行精加工处理。

(变形或最佳化的诸条件)

并且，对前述实施例1而言，也可利用以下各条件等，来使其结构变形或进行最佳化。

比如，有关干蚀刻的深度的最佳值，取决于以前的研磨工序中所用的膏剂量值、摩擦力和压力等的量值、以及基片的组成比等，但通过其它调查，根据经验判断出该值大致处于1～8μm程度的范围内。此外，在该场合下，可将研磨加工时间与干蚀刻时间之和抑制到最低，有利于生产率。

此外，在前述实施例中，作为半导体晶体基片102，最好采用无添加的Al_xGa_1-xN(0≤x≤1)，但作为该基片材料，也可以采用其它的III族氮化物系化合物半导体及/或SiC半导体晶体等。

此外，在前述实施例中，作为半导体晶体基片102，采用了由独立的氮化镓晶体(：GaN整体晶体)构成的半导体基片，但半导体晶体基片102不必一定是单层。比如为获得与前述实施例同样的构成，最好是作为适当的半导体晶体基片102而残留的、厚度为150μm及其以上的Al_xGa_1-xN(0≤x≤1)所构成的半导体整体晶体。由于150μm及其以上的其它部位在研磨工序中被磨去，因而其构成可以是任意的。因此，比如也可以采用在硅基片上形成膜状基底层，并在其上面使GaN生长的基片(即，外延生长基片)。在该场合下，可以利用气体蚀刻及研磨处理等来除去硅基片及基底层，并只保留约150μm程度的n型Al_xGa_1-xN(0≤x≤1)的部位。

其中，应保留的半导体晶体基片102的厚度不必一定限定于前述的150μm，在这里所应保留的半导体晶体基片102的厚度只要处于50～300μm这一范围内即可。此外，在研磨工序实施前的半导体晶体基片102的厚度优选为250～500μm程度。最好为300～400μm程度。如果该厚度过厚，则研磨工序的时间便会过长，而如果过薄，则在半导体晶片搬运时会损伤半导体晶片，因而不是优选的。

(针对实施例1的变型例)

此外，在前述实施例1中，在表面(表面)侧设有正负两个电极，但负电极也可以形成在半导体晶体基片102的背侧，即由干蚀刻进行了精加工的平坦的被研磨面102a及由干蚀刻进行了精加工的锥形的被研磨面102b上。如果将半导体晶体基片102用作电传导性良好的n型基片，且将所形成的负电极用作透光性薄膜电极，则通过该结构，也可以制造倒装型发光二极管。

比如，在这种倒装型发光二极管中，由于在紫外光从透光性负电极的表面输出时，在该输出所到达的过程中，可抑制基于物理损伤层的光吸收，因而可经由该透光性负电极来有效地向外部取出光。

即，也可以在前述的蚀刻处理面上形成透光性电极。由于该透光性电极可以不经由物理损伤层来与前述n型基片直接良好地蒸镀接合(粘接形式)，因而在该场合下，基于本发明的蚀刻处理可同时确保电极的良好电阻性。

比如，在这种上下导通式的倒装型发光二极管的制造工序中，取代形成前述负电极140，而通过蒸镀处理在半导体晶体基片102的背面形成透光性薄膜电极，但也可以在前述“蚀刻工序”与“分割工序”之间，执行该透光性薄膜电极的蒸镀工序。此外，比如也可以利用前述专利文献1所示(图1或图4所示)的引线接合，来实施这种发光二极管在负电极上的布线。

此外，在通过喷射处理来形成前述物理加工面或者对其整形的场合下，本发明非常有用。在前述实施例1中，由干蚀刻来精加工了的略平坦的被研磨面102a与由干蚀刻来精加工了的锥形的被研磨面102b，通过边缘(边棱)来接触，但也可以通过喷射处理来使该边(棱)变圆，而形成所希望的R(基于倒角的圆角)。尽管由于这种喷射处理而在其物理加工面上形成物理损伤层，但如果在该喷射处理后进行前述的蚀刻处理，则可以得到与前述实施例1同样的效果。此外，如果适度地实施该喷射处理，则可得到缩短必要且充分的蚀刻处理时间的效果。

在以下的实施例2中，对这种实施方式作了例示。

实施例2

在由激光照射来形成分割槽等的场合下，因激光照射热而熔化的半导体的熔化物再次固化的熔化再固化物、以及这种熔化物在处理室内飞散后再次附着固化的熔化飞散再固化物等，会残留于元件的侧壁面及背面，因此从外部量子效率及取出效率的观点出发，最好通过喷射处理等，来除去这些熔化再固化物以及熔化飞散再固化物。因此也可以通过这种喷射处理，根据其处理条件的不同，而形成与前述同样的物理损伤层。因此，比如在利用这种喷射处理来形成了前述物理加工面的场合等下，本发明也是很有用的。

图2表示本实施例2的正装型发光二极管200的剖视图。如本图2所示，该发光二极管200，是采用已知的正装型搭载方式，通过研磨加工、激光加工以及喷射处理，来物理性地形成由无添加GaN整体晶体形成的半导体晶体基片1的背面1a，然后，通过干蚀刻来进行精加工。该研磨加工与前述实施例1同样，旨在实现半导体晶体基片1的薄片化。此外，激光加工的目的是，在半导体晶体基片1的背面，形成晶片分割用V字形槽及适度的R(圆角)。此外，喷射处理的目的在于，除去前述熔化再固化物及熔化飞散再固化物，并形成适度的R。当然，最后的干蚀刻目的与前述实施例1同样，旨在除去由喷射处理来整形了的物理加工面上所残留的物理损伤层。

符号6表示设于n型半导体层2a的负电极，符号7表示设于p型半导体层2b的正电极。正电极7最好具有透光性。在引线框架3中，设有略二次曲线旋转体状的反射面3a，其表面大致形成为镜面状。半导体晶体基片1通过透光性粘接剂4，来与反射面3a的内侧底面中央相粘接。为提高外部量子效率，该透光性粘接剂4最好选用极其透明的材料。此外，最好根据透光性粘接剂4的折射率大小等，来适当或最佳地设定发光二极管200的倾斜面1a的倾斜角。或者，也可以预先决定倾斜面1a的倾斜角的值，并考虑折射率等各种条件，来选择透光性粘接剂4的材料，以此来调整材料。

在前述发光二极管200中，通过基于本发明方法的本发明的作用，而大大提高了从具有倾斜面1a的半导体晶体基片1的背面及侧壁面的光取出效果效率，因而在这种正装型LED(半导体发光元件)的搭载方式中，也可以确保高于现有技术的外部量子效率。

即，本发明对正装型发光二极管也可发挥极大的效果。

实施例3

在前述实施例1中，在半导体晶体基片102上形成锥形部，但用于光取出的锥形部也可以在由晶体生长而层叠的各半导体层(103～107)的侧壁，与晶片表面侧相面对地形成。由晶体生长而层叠且具有元件功能的各半导体层的表面侧上所形成的锥形部，也有助于提高光的取出效率及外部量子效率。此外，在晶片表面侧上形成芯片分离用的V字形槽等的场合等，在晶片表面侧形成同样的锥形部。比如可以利用切割机等来形成这些锥形部。本发明的蚀刻(精加工处理)对于如此形成的表面侧锥形部也有效。

以下，在本实施例3中，对本发明的这种实施方式作了具体例示。

图3是本实施例3的正装型发光二极管1000的剖视图。该发光二极管1000具有蓝宝石基片1001，其在保护膜1300形成后，被研磨到厚度约为100μm为止。

在该蓝宝石基片1001上，形成由氮化铝(AlN)构成的膜厚约为0.5μm的AlN单晶层1010，并在其上面形成n型接触层1020，该n型接触层1020掺杂硅(Si)，并由电子浓度为5×10¹⁸/cm³的Al_0.12Ga_0.88N来组成，且膜厚约为1.5μm。

此外，在该n型接触层1020上形成有n型覆层1030，该n型覆层1030将膜厚约为1.5nm的Al_0.15Ga_0.85N所构成的层1031、以及膜厚约为1.5nm的Al_0.04Ga_0.96N所构成的层1032层叠了38循环，并掺杂有硅(Si)且电子浓度为5×10¹⁹/cm³的总膜厚约为100nm的多重层来构成。

此外，在n型覆层1030上，形成有主要输出紫外光的单一量子阱结构的发光层1040。该单一量子阱结构(SQW)的发光层1040是层叠了以下各层而形成，即：膜厚约为25nm的无掺杂的Al_0.13Ga_0.87N所构成的阻挡层1041、膜厚约为2nm的无掺杂的Al_0.005In_0.045Ga_0.95N所构成的阱层1042、膜厚约为15nm且由无掺杂的Al_0.13Ga_0.87N构成的阻挡层1043。

在发光层1040上形成有p型封闭层1050，该p型封闭层1050掺杂有镁(Mg)，由空穴浓度为5×10¹⁷/cm³的Al_0.16Ga_0.84N来构成且膜厚约为40nm。在该p型封闭层1050上，形成有p型覆层1060，该p型覆层1060将膜厚约为1.5nm的Al_0.12Ga_0.88N所构成的层1061、以及膜厚约为1.5nm的Al_0.03Ga_0.97N所构成的层1062层叠了30循环，并掺杂有镁(Mg)且空穴浓度为5×10¹⁷/cm³的总膜厚约为90nm的多重层来构成。在p型覆层1060上形成有膜厚约为30nm的p型接触层1070，该p型接触层1070掺杂有镁(Mg)且空穴浓度为1×10¹⁸/cm³的AlGaN来构成。

另外，在p型接触层1070上，形成有基于金属蒸镀的透光性薄膜正电极1100，在n型接触层1020上，形成有负电极1400。透光性薄膜正电极1100由以下部分来构成：与p型接触层1070直接接合的膜厚约为1.5nm的钴(Co)所构成的第一层1110、以及与该钴膜接合的膜厚约为6nm的金(Au)所构成的第二层1120。

厚膜正电极1200通过以下方式构成，即：从透光性薄膜正电极1100的上面，依次层叠膜厚约为18nm的钒(V)所构成的第一层1210、膜厚约为15μm的金(Au)所构成的第二层1220、膜厚约为10nm的铝(Al)所构成的第三层1230。

多层结构的负电极1400通过以下方式构成，即：从n型接触层1020部分露出的部分开始，层叠膜厚约为18nm的钒(V)所构成的第一层1410、以及膜厚约为100nm的铝(Al)所构成的第二层1420。

此外，在最上部，形成有由SiO₂膜构成的保护膜1300。另一方面，在与被蚀刻处理的蓝宝石基片1001的底面(蚀刻面β)该当的最下部，通过金属蒸镀，来形成膜厚约为500nm的铝(Al)所构成的反射金属层1500。并且，除了Rh、Ti、W等金属之外，该反射金属层1500也可以是TiN、HfN等氮化物。

图中的位于芯片左右两侧壁的锥形蚀刻面α是一种下列表面，即：当在晶片的表面侧利用切割机来形成分割用V字形槽时，进而利用干蚀刻来对前述半导体晶体层等的侧壁上的锥形部(被研磨面)进行精加工的面。对该蚀刻面α而言，由于在V字形槽形成时残留于锥形部(被研磨面)的物理损伤层被除去，因而可有效地抑制紫外光的吸收。因此，由干蚀刻来精加工的蚀刻面α有助于向上方的光取出。

此外，蚀刻面β(蓝宝石基片1001的底面)是进而由干蚀刻来对由研磨处理而露出的晶片的背面(被研磨面)进行精加工的面。对该蚀刻面β而言，由于在研磨处理后残留于晶片背面(被研磨面)的物理损伤层被除去，因而可有效地抑制紫外光的吸收。因此，可有效地提高反射金属层1500的反射率。这样，由干蚀刻精加工了的蚀刻面β也有助于向上方的光取出。

此外，在前述的半导体晶体的层叠结构中，通过使各半导体晶体层的铝组成比达到最佳，可以确保大大扩展的各半导体晶体层的带隙。根据这种构成，对于发光层所发出的近紫外线区域的光，也可以有效地抑制发光层之外的半导体晶体层内的吸收，因而对前述发光二极管1000而言，也可以同时设定这种带隙，而且极大地有助于提高发光二极管的外部量子效率。

实施例4

图8是本实施例中发光二极管500的主要部分的剖视图。在本图8的半导体基片a中，掺杂有硅(Si)作为n型杂质。其添加浓度为4×10¹⁸/cm³程度。以下，从发光二极管500中的其功能出发，将该半导体基片a有时称为p型接触层503。

晶体生长层b，由具有多层结构的III族氮化物系化合物半导体来构成。由n型氮化镓(GaN)构成的半导体基片a的上面，有助于该晶体生长层b的晶体生长。对半导体基片a而言，对与其上面相反的面(以下称背面或被研磨面等)进行研磨加工以及干蚀刻，进而在该表面上形成有负电极(n电极c)。

在前述半导体基片a(n型接触层503)的上面，形成有由无掺杂的GaN构成的膜厚为105的n型覆层504(低载流子浓度层)。此外，在其上面，形成有MQW结构的活性层505，该活性层505交替地层叠合计五层的膜厚约为35的由In_0.30Ga_0.70N构成的阱层510、与膜厚约为70的由GaN构成的势垒层520。此外，在该活性层505上，形成有掺杂Mg的p型Al_0.15Ga_0.85N所构成的膜厚约为50nm的p型覆层506。此外，在p型覆层506上，形成有掺杂Mg的p型GaN所构成的膜厚约为100nm的p型接触层507。

此外，在p型接触层507上，形成有基于金属蒸镀的透光性正电极(p电极509)。该p电极509，由与p型接触层507直接接合的膜厚约为40的钴(Co)、以及与该Co接合的膜厚约为60的金(Au)来构成。

另一方面，n电极c从背面(被蚀刻面)依次由膜厚约为200的钒(V)、以及膜厚约为1.8μm的铝(Al)或Al合金来构成。之所以如此增大n电极c的膜厚，是为了使光向上方充分反射。

接下来，对该发光二极管500的制造方法作以说明。生长法以及所用的材料与前述实施例相同。

首先，将通过有机清洗及热处理来清洗了的、以a面为主面且由单晶体GaN构成的半导体晶体基片a，安装到载置于MOVPE装置的反应室的基座上。该安装时的半导体晶体基片a的厚度为400μm程度。接下来，在常压下使H₂气体流入反应室内，其流速为2升/分，时间约为30分钟，同时在1150℃的温度下对半导体基片a进行烘焙。

(n型覆层504的生长)

接下来，使半导体基片a的温度保持在1150℃，并以20升/分的流速来提供H₂，以10升/分的流速来提供NH₃，以1.7×10^-4摩尔/分的流速来提供TMG，而形成由无掺杂的GaN构成的膜厚为105的n型覆层504(低载流子浓度层)。

(活性层505的生长)

然后，在形成了前述n型覆层504后，形成合计为五层所构成的前述MQW结构(图8)的活性层505。

即，首先最初，使半导体基片a的温度下降到730℃，与此同时，将运载气体从H₂变更为N₂，在维持该运载气体与NH₃的供给量的同时，以3.1×10^-6摩尔/分的流速来提供TMG，以0.7×10^-6摩尔/分的流速来提供TMI，由此在n型覆层4上，形成膜厚约为35的In_0.30Ga_0.70N所构成的阱层510。

接下来，使半导体基片a的温度上升到885℃，并在前述阱层510上，以20升/分的流速来提供N₂，以10升/分的流速来提供NH₃，以1.2×10^-5摩尔/分的流速来提供TMG，而形成膜厚约为70的GaN所构成的势垒层520。

下面，重复前述操作，并使阱层510与势垒层520交替层叠，而形成合计为五层(阱层510、势垒层520、阱层510、势垒层520，最后的阱层510)所构成的前述活性层505。

(p型覆层506的晶体生长)

其后，使半导体基片a的温度上升到890℃，以10升/分的流速来提供N₂，以1.6×10^-5摩尔/分的流速来提供TMG，以6×10^-6摩尔/分的流速来提供TMA，以4×10^-7摩尔/分的流速来提供CP₂Mg，而形成膜厚约为200的掺杂了浓度为5×10¹⁹/cm³的镁(Mg)的p型Al_0.15Ga_0.85N所构成的p型覆层506。

(p型接触层507的晶体生长)

最后，使半导体基片a的温度上升到1000℃，同时将运载气体再次变更为H₂，并以20升/分的流速来提供H₂，以10升/分的流速来提供NH₃，以1.2×10^-4摩尔/分的流速来提供TMG，以2×10^-5摩尔/分的流速来提供CP₂Mg，而形成膜厚约为85nm且掺杂了浓度为5×10¹⁹/cm³的镁(Mg)的p型GaN所构成的p型接触层507。

以上所示的工序，是由III族氮化物系化合物半导体构成的各半导体层的晶体生长工序。

(n电极509的形成)

在前述的晶体生长工序之后，在p型接触层507的表面上涂布光敏抗蚀剂，通过光刻来除去p型接触层7上的电极形成部分的光敏抗蚀剂，而形成窗孔，即，使p型接触层7露出。抽真空至10^-4Pa级以下的高真空，然后在所露出的p型接触层7的上面，蒸镀膜厚约为40的Co，并在该Co上蒸镀膜厚约为60的Au。接下来，从蒸镀装置取出试样，利用剥离法来除去堆积于光敏抗蚀剂上的Co及Au，由此来形成与p型接触层7粘接的透光性p电极509。

(研磨加工)

接下来，利用研磨机来研磨半导体基片a的背面。所采用的膏剂量值为9μm，将厚度为400μm的半导体基片a的厚度减薄至150μm为止，然后洗净并干燥。膏剂直径最好为0.5～15μm程度。如果该直径过大，则损伤层的厚度便会超过预想厚度，因而不是优选的。如果该直径过小，则研磨时间便会过长，也不是优选的。最好为1～9μm程度。

(蚀刻工序)

接下来，对研磨后的半导体基片a的背面(被研磨面)进行干蚀刻，直至达到约2μm深度为止。通过该干蚀刻，可以除去在研磨加工时所生成的损伤层的至少大半部分。在该干蚀刻中，可采用以下任何一种装置。

(a)RIE装置

(b)ICP装置

作为有关该干蚀刻的详细实施标准，比如可参照JP特开平8-274081中记载的干蚀刻方法等。

(n电极c的形成)

接下来，在半导体基片a的整个背面上涂布光敏抗蚀剂，通过光刻，在n型接触层503的露出面上的规定区域上形成窗口，并抽真空至10^-4Pa级以下的高真空，然后通过分别依次蒸镀膜厚约为200的钒(V)及膜厚约为1.8μm的Al，而进行层叠。然后除去光敏抗蚀剂，由此来形成与半导体基片a(：n型接触层503)粘接的n电极c。

(合金化处理)

其后，用真空泵排出试样气氛，供给O₂气体并达到3Pa压力，在该状态下，使气氛温度达到550℃，加热三分钟程度，而使p型接触层507、p型覆层506达到p型低电阻化，同时进行p型接触层507与p电极9的合金化处理、以及半导体基片a与n电极c的合金化处理。由此，可使各电极(n电极c、p电极9)相对于应接合的各半导体层非常牢固地进行接合。

其后，经过半切割工序及分割工序等，将晶片状的半导体分割成单个芯片状。这些各工序可以按照已知的工序来实施。作为有关该分割方法的详细实施基准，比如也可以参考JP特开2001-284642中所记载的分割方法等。

图9表示本发明实施例中的发光二极管500与其变形例(发光二极管500′)的各驱动电压V_F。二极管500′具有与图8同样的结构，制造方法上的唯一不同点在于：在前述发光二极管500的制造工序中，省略对半导体基片a的被研磨面进行干蚀刻的蚀刻工序而被制造成。即，发光二极管500′中，前述干蚀刻的深度D为0μm。

该表的第二项“I”，是在元件的正负两个电极之间流通的驱动电流，表示各发光二极管的良好发光输出所需的电流值。从该表可看出，对实施了深度为2μm的干蚀刻的发光二极管500而言，驱动电压V_F为3.5V，而对未实施干蚀刻的发光二极管500′而言，驱动电压V_F为10V，其差达到6.5V。

从前述的测定结果可判断出：比如像图8的发光二极管500那样，在具有导电性的半导体基片a的背面形成n电极c的场合下，可以将干蚀刻的深度D设为比如2μm程度。该结果与利用图5、图6、图7来进行的前述作用及效果的说明基本一致。

用于在半导体基片与电极之间获得最佳电阻特性的干蚀刻的深度D的最佳值，取决于膏剂、摩擦力和压力等的量值、以及基片的组成比等，但通过其它调查，根据经验判断出该值大致处于1～8μm程度的范围内。此外，在该场合下，可将研磨加工时间与干蚀刻时间之和抑制到最低，从而有利于生产率。

另外，在前述实施例中，作为半导体基片a，最好采用n型Al_xGa_1-xN(0≤x≤1)，但也可以采用其它的III族氮化物系化合物半导体。此外，应添加的n型杂质也不特别限于Si。

此外，在前述实施例中，作为半导体基片a，采用了由独立的氮化镓晶体(：n型整体GaN)构成的半导体基片，但半导体晶体基片a不必一定是单层。比如为获得与图8同样的结构，只要有作为适当的n型接触层3而残留且厚度为150μm及其以上的n型Al_xGa_1-xN(0≤x≤1)即可。由于150μm及其以上的其它部位在研磨工序中被除去，因而其构成可以是任意的。因此，比如也可以采用在硅基片上形成膜状基底层，并在其上面使n型GaN生长的基片。在该场合下，可以通过研磨工序来除去硅基片及基底层，而只保留约150μm程度的n型Al_xGa_1-xN(0≤x≤1)的部位。

然而，应保留的n型接触层的厚度不必一定限于前述的150μm，这里所应保留的n型接触层的厚度只要处于50～300μm这一范围内即可。此外，在研磨工序实施前的半导体基片a的厚度优选为250～500μm程度。最好为300～400μm程度。如果该厚度过厚，则研磨工序的时间便会过长，而如果过短，则在半导体晶片搬运时会损伤半导体晶片，因而不是优选的。

此外，在前述实施例中，在研磨工序之前实施p电极509的形成，但也可以以与n电极c的形成大致相同的工序顺序(蚀刻工序之后)，来形成p电极509。

此外，也可以在热处理(p电极509的合金处理)之后，来形成n电极c。在该场合下，由于不对被蒸镀的n电极c进行热处理，因而在事实上不实施n电极c的合金化处理。

此外，在前述实施例中，使p电极509具有透光性，但也可以使n电极c具有透光性。

此外，在前述实施例中，使活性层为MQW结构，但作为活性层的结构，也可以采用SQW结构及/或没有量子阱结构的单层结构等。

实施例5

以下说明其它实施例。在图11(a)中，在蓝宝石基片600上，形成有由多层III族氮化物系化合物半导体来构成的发光二极管610。在该发光二极管610上，形成有p电极620，该p电极620与贴片650相接合。接下来，如图11(b)所示，以贴片650作为保持器具，来研磨蓝宝石基片600，而使之消除。此时，在发光二极管610最下层的III族氮化物系化合物半导体层上，形成损伤层630。以与前述实施例同样的方法，对该损伤层630进行蚀刻。然后，在被蚀刻了的III族氮化物系化合物半导体层上，形成n电极640。贴片650成为研磨蓝宝石基片600时的保持部件。此外，在形成产品后，可以用作发光二极管610的散热器，也可以用作使光向n电极640一侧反射的金属反射片，或者也可以用作发光二极管610产品的固定部件。此外，也可以在研磨了蓝宝石基片600后，剥离该贴片650。在蓝宝石基片600上的层叠顺序为先层叠n层，但也可以先层叠p层。可以在研磨了蓝宝石基片600后进行热处理，由此来进行该场合下的p层的活性化。

本发明也可用于这种发光二极管的制造。

本发明可广泛用于在半导体基片上直接形成电极这种方式的半导体元件。作为这种半导体元件，除了半导体激光器(LD)、发光二极管(LED)等半导体发光元件之外，比如还可举出受光元件及压力传感器等。即，本发明的应用不特别限制这些半导体元件的具体功能及构成等，因而本发明的可适用范围极广。

产业上的可利用性

本发明可用于至少发光频谱的一部分具有小于470nm的发光区的波长较短的发光二极管。因此，本发明当然也用于在可见光区域中具有该发光区的光装置。

毋庸赘言，根据其作用原理，本发明也同样可适用于半导体受光元件。

另外，本发明并不是对这些半导体元件的半导体晶体的详细晶体生长条件和其构成以及层叠构成等特别限制。

此外，本发明还特别适用于在紫外线区域内存在发光波长的短波长光器件。作为这些短波长光器件的用途有：采用光激励催化物的光化学领域、用于激励荧光体的照明领域、以及以诱蛾灯为代表的生物领域等，比如可以作为构成荧光灯的不可见光灯来使用。

在本发明中，例示了如前述的实施例，但本发明的内容不只限于前述实施例，在不脱离本发明的精神的范围内，包括全部的变形例。

本发明全部包括主张优先权的基础即JP特许愿2004年第112796号、特许愿2003年第202240号的内容。

Claims (17)

1.一种发光二极管制造方法，是在晶体生长基片的晶体生长面上层叠有半导体层的面发光型的发光二极管制造方法，该方法的特征在于包括：

从背面对前述晶体生长基片进行研磨、切割、或喷射处理，由此来形成有助于光输出的出射面或反射面的形状加工工序；

利用蚀刻，对经前述形状加工工序而形成的前述出射面或前述反射面进一步进行精加工处理的加工面精加工工序。

2.根据权利要求1所述的发光二极管制造方法，其特征在于：

前述形状加工工序包括锥形形成工序，在该锥形形成工序中，作为前述出射面的至少一部分、或者前述反射面的至少一部分，形成相对前述晶体生长面倾斜的锥形面。

3.根据权利要求2所述的发光二极管制造方法，其特征在于：

前述锥形形成工序的至少一部分由以下工序来组成，即：形成分割用的略V字形分割槽的工序，该分割用的略V字形分割槽用于将具有多个前述发光二极管的半导体晶片按各前述发光二极管的每一个来分割。

4.根据权利要求1至权利要求3任意一项所述的发光二极管制造方法，其特征在于：前述发光二极管的发光峰值波长小于470nm。

5.根据权利要求1至权利要求4任意一项所述的发光二极管制造方法，其特征在于：前述晶体生长基片，由Al_xGa_1-xN(0≤x≤1)或碳化硅(SiC)来构成。

6.一种发光二极管，是具有在晶体生长基片的晶体生长面上层叠的半导体层的面发光型发光二极管，该发光二极管的特征在于：

前述晶体生长基片具有：经研磨、切割或喷射处理即物理性形状加工而形成的有助于光输出的出射面或反射面，

前述出射面或前述反射面中，因伴随前述形状加工而发生的物理性摩擦或冲击而残留在其表面上的物理损伤层已被除去。

7.根据权利要求6所述的发光二极管，其特征在于：在前述出射面上具有金属层，该金属层具有使光向光取出侧透过的透光性。

8.根据权利要求6或权利要求7所述的发光二极管，其特征在于：在前述反射面上具有金属层，该金属层具有使光向光取出侧反射的反射性。

9.根据权利要求6至权利要求8任意一项所述的发光二极管，其特征在于：前述晶体生长基片由Al_xGa_1-xN(0≤x≤1)或碳化硅(SiC)来构成。

10.根据权利要求6至权利要求9任意一项所述的发光二极管，其特征在于：作为前述出射面的至少一部分、或者前述反射面的至少一部分，具有相对前述晶体生长面倾斜的锥形面。

11.一种发光二极管，是具有在晶体生长基片的晶体生长面上层叠的半导体层的面发光型的发光二极管，该发光二极管的特征在于：

在前述发光二极管的至少一部分侧壁上，具有相对前述晶体生长面倾斜的锥形面，

前述锥形面，在具有设置正电极的半导体晶体层的一侧即前述发光二极管的表面侧露出，而且，因伴随前述锥形面的形成而发生的物理性摩擦或冲击而残留在前述锥面上的物理损伤层已被除去。

12.根据权利要求10或权利要求11所述的发光二极管，是将具有多个发光二极管的半导体晶片按各前述发光二极管的每一个来分割，由此来制造的，该发光二极管的特征在于：

前述发光二极管的至少部分侧壁具有锥形面，

前述锥面，由用于执行前述分割的分割用的略V字形分割槽的一部分表面来形成。

13.根据权利要求6至权利要求12任意一项所述的发光二极管，其特征在于：发光峰值波长小于470nm。

14.一种电极形成方法，是在已被研磨加工的由导电性III族氮化物系化合物半导体构成的半导体基片的被研磨面上形成电极的方法，该方法的特征在于：

包括蚀刻工序，该工序在前述被研磨面上形成电极的电极形成工序之前，对前述被研磨面进行干蚀刻。

15.根据权利要求14所述的电极形成方法，其特征在于：前述半导体基片，由n型Al_xGa_1-xN(0≤x≤1)来构成。

16.根据权利要求14或权利要求15所述的电极形成方法，其特征在于：由前述干蚀刻来除去的前述被研磨面的深度为0.1μm～15μm。

17.根据权利要求16所述的电极形成方法，其特征在于：由前述干蚀刻来除去的前述被研磨面的深度为0.2μm～8μm。

Images