背景技术
一般而言,互补金属氧化物半导体(CMOS)图像传感器是将光学图像转换成电信号的半导体装置。所述图像传感器基本上被分类为电荷耦合装置(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。
在图像传感器中,CCD图像传感器是半导体装置,每个金属-氧化物-硅(MOS)电容器被紧密接近地放置于其中并且电荷载流子被存储其中并传递。CMOS图像传感器采用开关方法,用于基于CMOS技术顺序检测以像素数目构成的很多金属氧化物半导体(MOS)晶体管的输出。
CMOS图像传感器比CCD图像传感器便宜并且具有CCD图像传感器的1/10的功率消耗。
处理从像素中得到的图像数据(模拟信号)的传统CMOS图像传感器在图1中描述。
图1是示出传统CMOS图像传感器的框图。图1详细描述在传统CMOS图像传感器中传输像素阵列产生的模拟数据的数据路径。
如图1所示,传统CMOS图像传感器包括像素阵列10、相关双采样(CDS)块20和模拟信号处理器(ASP)30。所述像素阵列包括排列于M·N矩阵中的多个红(R)、绿(G)和蓝(B)像素。在每列包括CDS线路的所述相关双采样(CDS)块20被设置在所述像素阵列10的下侧。处理从CDS块20输出的模拟信号的所述模拟信号处理器(ASP)30被设置在所述像素阵列10的右侧。
所述CDS块20的输出信号通过模拟数据总线传递到所述ASP30。所述模拟数据总线以第一模拟数据总线52和第二模拟数据总线54构成。
所述CDS块20的输出信号,通过选择块60被加载于所述第一模拟数据总线52或所述第二模拟数据总线54,所述选择块60由从列驱动器40产生的例如CS0的选择信号控制。所述选择块60包括多个开关,所述多个开关用于选择性地将CDS块20的输出递送到所述第一模拟数据总线52或第二模拟数据总线54的一个中。
所述ASP30具有ASP-A32和ASP-B34以放大通过所述第一模拟数据总线52和第二模拟数据总线54传递的每个模拟数据。
所述CDS块20从每个像素采样复位信号和数据信号并将采样的复位和数据信号供应于模拟数据总线。然后,所述ASP30计算所述复位信号和数据信号之间的差并放大该差。从而,得到被捕获目标的模拟像素数据。
此外,所述列驱动器40接收列地址以由此产生选择信号,例如CS0。
在下文中,如下描述所述CMOS图像传感器的过程。
当所述CMOS图像传感器读取像素数据时,沿所述像素阵列10的一行排列的像素被立即并同时(在相同时钟)传递到所述CDS块20的CDS线路。在列驱动器40的控制下,CDS线路的输出信号通过选择块60被加载于所述第一模拟数据总线52和第二模拟数据总线54之一并顺序传递到所述ASP30。
例如,从所述像素阵列10中的第一行和第二行产生的像素数据序列被加载于所述第一模拟数据总线52和第二模拟数据总线54,如以下表1。
表1
|
第一行 |
第二行 |
第一模拟数据总线 |
B11 |
B13 |
B15 |
... |
G21 |
G23 |
G25 |
... |
第二模拟数据总线 |
G12 |
G14 |
G16 |
... |
R22 |
R24 |
R26 |
... |
参考表1,在位于相同行的像素数据中,相应于每个奇数列线的像素数据加载于所述第一模拟数据总线,而相应于每个偶数列线的像素数据加载于所述第二模拟数据总线。
详细地,甚至相同的绿(G)像素数据根据定位的列线通过第一模拟数据总线上的路径A或第二模拟数据总线上的路径B。同样,红(R)和蓝(B)像素也按照定位列线通过路径A或路径B。也就是说,根据像素位置,而不是像素类型,像素数据被传递通过不同路径。
如上所述,如果由于路径差而发生偏移,偏移噪声出现在真实图像中从而恶化图像质量。
具体实施方式
在下文中,将参考附图详细描述根据本发明的CMOS图像传感器。
图2是描述根据本发明的实施例的CMOS图像传感器的框图。
如图2所示,本发明的CMOS图像传感器包括第一模拟数据总线112和第二模拟数据总线114,以便传递像素数据。同样,所述CMOS图像传感器包括像素阵列100、相关双采样(CDS)块120和模拟信号处理器(ASP)130。所述像素阵列包括排列于M·N矩阵中的多个红(R)、绿(G)和蓝(B)像素。在每列包括CDS线路的所述相关双采样(CDS)块120被设置在所述像素阵列100的下侧。处理来自CDS块120的模拟信号的所述模拟信号处理器(ASP)130被设置在所述像素阵列100的右侧。
所述CDS块120的输出信号,通过选择块160被加载于第一模拟数据总线112或第二模拟数据总线114,所述选择块160由从列驱动器140产生的选择信号(CS0,CS1,CS2,...)控制。
特别地,所述ASP130包括交换块200和放大块ASP-A132及ASP-B134以放大交换块200的输出信号。所述交换块200交换像素数据,以便通过所述第一模拟数据总线112和第二模拟数据总线114传递的像素数据中的相同类型的像素数据通过相同路径。
图3A和图3B是说明根据本发明的交换块的操作的框图
在下文中,参考图3A和图3B来描述包括于根据本发明的CMOS图像传感器之中的ASP130的操作。
首先,图3A示出所述交换块200传送位于第一行的像素数据的情况,所述像素数据被加载于所述第一模拟数据总线112和第二模拟数据总线114。
所述CDS块120采样并保存位于第一行的像素数据,例如“B11,G12,B13,G14,B15,G16...”。然后,在相同行和每个奇数列的像素数据,即“B11,B13,B15...”,通过选择块被加载于所述第一模拟数据总线112。同样,位于相同行和每个偶数列的像素数据,即“G12,G14,G16...”,通过选择块被加载于所述第二模拟数据总线114。连续地,交换块200传送第一模拟数据总线112和第二模拟数据总线114上的像素数据。换句话说,在相同行和每个奇数列的像素数据通过ASP-A132被传递到A-路径,而在相同行和每个偶数列的像素数据通过ASP-B134被传递到B-路径。因此,在第一行的蓝(B)像素数据,即“B11,B13,B15...”,经过A-路径,而在第一行的绿(G)像素数据,即“G12,G14,G16...”,经过B-路径。像素数据序列可如以下表2简要描述。
表2
|
第一行 |
第二行 |
A-路径 |
B11 |
B13 |
B15 |
... |
G21 |
G23 |
G25 |
... |
B-路径 |
G12 |
G14 |
G16 |
... |
R22 |
R24 |
R26 |
... |
图3B示出所述交换块200交换位于第二行的像素数据的情况,所述像素数据被加载于所述第一模拟数据总线112和第二模拟数据总线114上。
参考图3B,所述交换块200,以加载于所述第一模拟数据总线112上的绿(G)像素数据,即“G21,G23,G25...”,来交换加载于所述第二模拟数据总线114上的红(R)像素数据,即“R22,R24,R26...”。这样,所述交换块200的输出被交叉并输出。连续地,所述交换块200的每个输出通过ASP-A132或ASP-B134被传递到A-路径或B-路径。如表2中的第二行可见,在第二行的红(R)像素数据,即“R22,R24,R26...”,经过A-路径,而在第二行的绿(G)像素数据,即“G21,G23,G25...”,经过B-路径。
如上所述,本发明的ASP130具有交换块200,所述交换块200传送位于每个偶数行的像素数据并交换位于每个奇数行的像素数据。因此,红(R)像素数据和蓝(B)像素数据经过A-路径,而绿(G)像素数据,经过B-路径。
结果,在本发明中,所述CMOS图像传感器具有交换块200,所述交换块200使所有绿(G)类型像素数据经过B-路径。本领域技术人员众所周知的是绿(G)像素数据是确定发光度(luminance)、亮度、色度等的重要因素。换句话说,所述CMOS图像传感器,通过去除由路径例如绿(G)类型像素数据经过不同路径的差引起的偏移噪声来改善图像质量。
在下文中,当相同类型的像素数据被所述交换块200传递过相同路径时,用于防止ASP块的输入和输出数据混淆原始像素数据序列的重排列方法被描述。
图4是示出根据本发明的另一实施例的ASP30的框图;
如图4所示,根据本发明的ASP30包括所述第一模拟数据总线112和第二模拟数据总线114以便传递像素数据。同样,所述ASP130包括交换块200、放大块ASP-A132和ASP-B134、多路分解器210和模拟到数字转换器(ADC)块220。所述交换块200使得被传递到所述第一模拟数据总线112和第二模拟数据总线114的相同类型的像素数据,经过相同路径。所述放大块ASP-A132和ASP-B134放大交换块200的输出信号并将该输出信号置于A-路径和B-路径上。所述多路分解器210依次将A-路径和B-路径的像素数据输出到仅一个输出线上;同样,响应于交换控制信号swp_ctr,由所述交换块200使像素数据序列交换成为原始图像的序列。所述ADC块220用于将所述多路分解器210的输出数据转换成数字信号(OUT)。
参考图3A和图3B,所述交换块200,通过传送相应于每个偶数行的像素数据并交换相应于每个奇数行的像素数据,使得红(R)像素数据和蓝(B)像素数据经过A-路径,而绿(G)像素数据经过B-路径。
所述多路分解器210将来自A-路径和B-路径的像素数据输出到仅一个输出线并响应于交换控制信号swp_ctr调整输出序列。
图5是说明多路分解器210的操作的波形。
在下文中,将参考附图详细解释本发明的多路分解器210。
在图5中,提供了根据交换控制信号swp_ctr的‘多路分解器选择路径信号’和根据多路分解器选择路径信号的‘多路分解器输出’。
在‘α’的情况下,在第一行的像素数据被加载于A-路径和B-路径上;而,在‘β’的情况下,在第二行的像素数据被加载于A-路径和B-路径上。
首先,在‘α’的情况下,由于所述交换控制信号swp_ctr是逻辑电平‘L’,所述多路分解器210,依次输出像素数据,作为从A-路径上的数据到B-路径上的数据的序列。因此,加载于A-路径上的像素数据B11被输出,然后,加载于B-路径上的像素数据G12被输出。
接下来,在‘3’的情况下,由于所述交换控制信号swp_ctr是逻辑电平‘H’,所述多路分解器210,依次输出像素数据,作为从B-路径上的数据到A-路径上的数据的序列。因此,加载于B-路径上的像素数据G21被输出,然后,加载于A-路径上的像素数据R22被输出。
如上所述,由所述多路分解器210输出的像素数据的序列如以下的表3示出。
表3
|
‘α’的情况(第一行) |
‘β’的情况(第二行) |
多路分解器 |
B11 |
G12 |
B13 |
G14 |
B15 |
G16 |
... |
G21 |
R22 |
G23 |
R24 |
G25 |
R26 |
... |
参考表3,所述多路分解器210重排列由所述交换块200交换的像素数据的序列并示出重排列的像素数据。
因而,为去除由例如绿(G)类型像素数据的相同类型像素数据的路径差所引起的偏移噪声,本发明的CMOS图像传感器具有交换块200,所述交换块200使得相同类型的像素数据经过相同路径。所述多路分解器210还将像素数据的交换序列复原到原始图像数据的序列。
图6是描述根据本发明的另一实施例的ASP块的框图。
参考图6,根据本发明的ASP块包括第一模拟数据总线112和第二模拟数据总线114以传递像素数据。同样,所述ASP块130包括交换块200、放大块ASP-A132和ASP-B134、多路分解器210和再交换块230。所述交换块200使得被传递到所述第一模拟数据总线112和第二模拟数据总线114的像素数据中的绿(G)像素数据经过相同路径。所述放大块ASP-A132和ASP-B134放大交换块200的输出信号并将该输出信号置于A-路径和B-路径上。不考虑原始图像序列,所述多路分解器210依次将A-路径和B-路径的像素数据输出到仅一个输出线。所述ADC块220将所述多路分解器210的输出数据转换成数字信号。还有,所述再交换块230用于通过所述ADC块220的再交换输出数字信号,输出与像素阵列的序列相同的像素数据的序列。
所述CMOS图像传感器的过程如下所述。
参考图3A和图3B,所述交换块200,通过传送相应于每个偶数行的像素数据并交换相应于每个奇数行的像素数据,使得红(R)像素数据和蓝(B)像素数据经过A-路径,而绿(G)像素数据经过B-路径。
然后,所述多路分解器210将A-路径和B-路径的像素数据输出到仅一个输出线。所述多路分解器210的输出像素数据如以下的表4来说明。
[表4]
|
第一行 |
第二行 |
多路分解器 | B11 | G12 | B13 | G14 | B15 | G16 | | R22 | G21 | R24 | G23 | R26 | G25 | |
如表4所示,位于第二行的像素数据以“R22,G21,R24,G23,R26,G25...”的序列输出。上述输出序列不同于矩阵中像素阵列的序列,即红(R)像素数据在绿(G)像素数据输出之前输出。
换句话说,因为所述交换块200交换像素数据以便使绿(G)像素数据经过相同路径,所以需要再交换过程以便输出与像素阵列的序列相同的所交换的像素数据序列。
在另一方面,所述多路分解器210的输出信号由所述ADC块220转换成数字信号。因为所述ADC块220输出所述输出信号作为输入信号的序列,所以所述ADC块220维持所述多路分解器210的输出信号的序列。
所述再交换块230相应于由所述交换块200所交换的像素数据来再交换所述ADC块的输出信号并输出该信号作为像素阵列的序列。
也就是说,所述再交换块230传送相应于位于第一行的像素数据的信号,而因此不由所述交换块200交换。同样,在相应于在第二行的像素数据的信号中,所述再交换块230以相应于在每个偶数列的像素数据的信号来交换相应于在每个奇数列的像素数据的信号。
例如,所述再交换块230保持在第二列的像素数据R22并输出在第一列的像素数据G21。然后,所述再交换块230输出在第二列的像素数据R22。以这样的方式,所述再交换的像素数据如以下在表5中示出。
[表5]
|
第一行 |
第二行 |
再交换块 |
B11 |
G12 |
B13 |
G14 |
B15 |
G16 | |
G21 |
R22 |
G23 |
R24 |
G25 |
R26 | |
如表5所示,本发明的ASP块130具有再交换块230,所述再交换块230再交换由交换块200所交换的像素数据的序列。因此,重新构造原始像素图像是可能的。
在下文中,所述再交换块230的实施例在图7和图8中示出。
图7是示出图6中所示的再交换块230的框图。
参考图7,所述再交换块230包括:第一触发器(F/F)151,以便输出与时钟同步的输入信号;及第二F/F152,以便输出与时钟同步的第一F/F的输出信号。还有,所述再交换块230包括第一多路分解器154、第二多路分解器155、控制信号产生块156和第三多路分解器153。所述第一多路分解器154,响应于交换控制信号swp_ctr在第一延迟时钟clk_dly_f1和第一交换时钟clk_swap_f1之间选择,并为所述和一F/F151提供所选择的时钟。所述第二多路分解器155,响应于交换控制信号swp_ctr在第二延迟时钟clk_dly_f2和第二交换时钟clk_swap_f2之间选择,并为所述第二F/F152提供所选择的时钟。所述控制信号产生块156从所述交换控制信号swp_ctr和传送控制信号ps_ctr产生控制信号ctr。所述第三多路分解器153,响应于所述控制信号ctr,在所述输入信号和第二F/F152的输出信号之间选择,并输出所选择的信号(OUT)。
所述控制信号产生块156包括与(AND)门,该与门的输入包括所述交换控制信号swp_ctr和传送控制信号ps_ctr。
图8是说明图7中所示的再交换块的操作的波形。
如图8中所示,所述再交换块230的输入信号是“A,B,C,D,E,F,G,H,I”。
在‘α’的情况下,所述再交换块230传送该输入信号。第一多路分解器154选择所述第一延迟时钟clk_dly_f1并为所述第一F/F151提供该第一延迟时钟clk_dly_f1。同样,第二多路分解器155选择所述第二延迟时钟clk_dly_f2并为所述第二F/F152提供该第二延迟时钟clk_dly_f2。然后,所述第一F/F151根据所述第一延迟时钟clk_dly_f1输出ff1_dly而所述第二F/F152根据所述第二延迟时钟clk_dly_f2输出ff2_dly。第三多路分解器153,根据所述控制信号ctr传送所述第二F/F152的输出信号。因此,所述第三多路分解器153的输出信号(OUT)是与输入信号的序列相同的序列。
在‘β’的情况下,所述再交换块230,以在每个奇数号的输入信号交换在每个偶数号的输入信号。因此,从所述再交换块230的输出信号的序列是“B,A,D,C,F,E,H,G”。
首先,所述第一多路分解器154和第二多路分解器155选择第一交换时钟clk_swap_f1和第二交换时钟clk_swap_f2,并分别为所述第一F/F151和第二F/F152提供所选择的交换时钟。然后,所述第一F/F151输出与所述第一交换时钟clk_swap_f1同步的输入信号‘A’,;而所述第二F/F152输出与所述第二交换时钟clk_swap_f2同步的所述第一F/F151的输出信号‘A’。在所述第二F/F152保持所述第一F/F151的输出信号的同时,信号‘B’是当前输入信号。
如果所述传送控制信号ps_ctr被切换(toggle),所述控制信号产生块156切换所述控制信号ctr。结果,对于所述传送控制信号ps_ctr的激活部分,当前输入信号‘B’由所述控制信号ctr输出。同样,对于所述传送控制信号ps_ctr的非激活部分,所述第二F/F152的保持信号‘A’由所述控制信号ctr输出。
换句话说,所述触发器保持在每个奇数号的输入信号并立即输出在每个偶数号的输入信号。在输出在每个偶数号的输入信号之后,在每个奇数号的保持输入信号被输出。
如上所述,因为所述再交换块230,以在每个奇数号的输入信号交换在每个偶数号的输入信号,所以所述再交换块230的输出信号的序列是“B,A,D,C,F,E,H,G”。
因而,为去除由相同类型像素数据的路径差所引起的偏移噪声,本发明的CMOS图像传感器具有所述交换块200,用于使相同类型的像素数据经过相同路径。另外,由于所述交换,所述ADC块的输出信号的序列不同于所述像素阵列的序列。为了解决这个问题,提供了通过再交换输出与所述像素阵列的序列相同的像素数据序列的所述再交换块230。
如上所述,所述CMOS图像传感器在交换操作和再交换操作中通过去除由路径差所引起的偏移噪声来改善图像质量。
本申请包含与韩国专利申请Nos.2004-69038、2004-69046和2004-69218相关的主题,所述韩国专利申请于2004年8月31日在韩国专利局提交,其整个内容在此引用作为参考。
尽管已相对于特定实施例已描述了本发明,对本领域的技术人员来说明显的是,可进行各种改变和修改,而不背离如以下权利要求中所限定的本发明的精神和范围。