CN1744436A

CN1744436A - 传送端脉波定形数字滤波器

Info

Publication number: CN1744436A
Application number: CN200510097664.5A
Authority: CN
Inventors: E·瓦格纳
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-09-01
Filing date: 2005-08-31
Publication date: 2006-03-08
Anticipated expiration: 2025-08-31
Also published as: CN1744436B; US7774395B2; DE102004042368B4; DE102004042368A1; US20060053187A1

Abstract

数字滤波器具有一有限脉冲响应(finite impulseresponse)，且其长度至多与N个输入值的延时对应，其中所述滤波器发射一相较于输入信号(I，Q)是经过n倍过取样的输出信号，在此状态下，一用于储存N个查找表(look－up tables)的装置(38.1－38.5)会被提供在所述滤波器之中，n个数据值的每一个则会针对所述输入信号的k个可能值而被储存在每一个查找表中，以及每一个数据值的特征在于所述脉冲响应的一系数与所述输入信号(I，Q)的一值的乘积。

Description

传送端脉波定形数字滤波器

技术领域

本发明涉及一种，特别地是，用于传送脉波定形的，数字滤波器，以及涉及一种相对应的滤波方法。

背景技术

位、或符号乃是以脉波的形式在数字通信系统中传送，脉波定形滤波器系会加以使用，以限制用于传送所述等脉波所需要的带宽，此类型之滤波器的一种典型代表即为所谓的升余弦脉波定形滤波器(raised cosine pulse shaping filter)，而所述滤波器的名称则是衍生自所述传输函数的轮廓，若是使用分开的传送以及接收滤波器而非传送端升余弦脉波定形滤波器，则这些乃会以所谓的平方根升余弦滤波器(root raised cosine filters)，在此状况下，一平方根升余弦滤波器之传输函数的平方系会对应于一升余弦滤波器的传输函数。相关于脉波定形滤波器的更详细信息系可以在文章“The care andfeeding of digital，pulse-shaping-filters”by Ken Gentile，RF Design，April 2004之中发现。

对于具有高数据传送率的现代无线系统而言，由于传送媒体受限的总体传送能力，因此，为了降低所需要的传送带宽，使用脉波定形滤波器是较为适当的，而高数据传送率则是可以，举例而言，藉由使用4-值、或8-值调制方法而成为可能，此外，具有EDR(enhanceddata rate，增强数据率)之增强蓝芽1.2标准系会使用π/4-DQPSK、或8DPSK调制(差分(正交)相移键控(differential(quadrature)phase shift keying))，以用于已增加的数据传送率2Mb/s以及3Mb/s，其中，π/4-DQPSK代表一种4-值型态的调制，以及8DPSK调制系代表一种8-值型态的调制。

藉由类似于此些的调制方法，依据所述调制方法的显著性M，1d(M)位的待传送数据流系会被映像至一多个符号(complexsymbol)之上，此亦称之为符号映像，而一类似于此的多个符号则是会在此情形下于具有一实数部分以及一虚数部分的单位圆之上形成一点，在此状况下，所述实数部分乃会对应于同相分量(简称I分量)，以及所述虚数部分系会对应于正交分量(简称Q分量)，然后，通常接续的脉波定形，特别是，藉由两个平方根升余弦滤波器所执行者，系会分开地在用于所述I分量以及所述Q分量的两个路径中实行，一般而言，取样率的增加，举例而言，具有双倍、四倍、或是八倍的过取样，乃会在实际脉波定形滤波器之前实行，而如此的一取样率增加则是可以藉由重复所述取样值而加以达成，至于对于一取样率增加的需求则是由于内奎斯特(Nyquist)条件系代表所述传输函数的截止频率乃会被限制为所述取样率的一半的关系而获得证明。因此，若是所述传输函数的截止频率，举例而言，与所述符号率相等f_s时，则至少会需要两倍的过取样。

一般而言，脉波定形滤波器会是数字FIR滤波器的形式，其中，所述词FIR(finite impulse response，有限脉冲响应)系表示所述脉冲响应具有一有限的长度，根据习知技术所已知的FIR滤波器乃是以数字加法器、数字乘法器、以及延迟组件作为基础。图1A以及图1B系显示FIR滤波器的两种供选择实施例，根据在图1A所显示的第一个实施例，一输入信号X系会藉由一链状之N’-1个延迟组件而受到延迟，所述链系包括N’个信号分接点(taps)，所述信号则是会在每一个信号分接点藉由一乘法器而被乘上所述脉冲响应的一系数α_i，其中，i＝1，2，…，N’，然后，所述等已相乘的信号系会在N’-1个加法器中相加，或者，二者择一地，所述等相加操作以及所述等延迟操作可以彼此交换，因而造成如图1B中所举例说明之一FIR滤波器的执行，在此，两个不同之实施例皆可实行的事实则是可以藉由回旋乃为一交替之操作的事实而获得证实。

在图1A或图1B中所举例说明之方式的一FIR脉波定形滤波器，特别是，一平方根升余弦脉波定形滤波器，之一种执行的缺点乃在于，所述过取样就表示需要大量的加法器、乘法器、以及延迟组件，举例而言，若是提供5个符号的一个记忆滤波器以及八倍的过取样时，也就是说，每个符号有8个取样值时，则将会需要N’＝40个乘法器，以及在每一个状况下，N’-1＝39个加法器以及延迟组件，此系相关于不应所述在一单石积体传送模块(monolithicallyintegrated transmission module)上被低估的一面积需求，以及相关于高滤波功率消耗，在此例子中，所述所需的面积以及所述功率消耗系主要藉由一些数字乘法器而加以掌控。

在前述的基础之下，其系可以了解，于一类似于此之脉波定形滤波器中之分接头的数量乃可以被减少，若是所述滤波器输入信号的所述取样率被降低的话，因此，滤波器方法系已知哪一种操作会具有较少的过取样(举例而言，双倍过取样)，会提供一追溯地增加所述取样率的额外内插滤波器，而类似这些的方法所具有的方法则是，下游的内插滤波器会再次地造成一额外的面积需求，以及造成一额外个功率消耗。

所以，本发明的一个目的系在于载明一，特别是，用于传送脉波定形的，数字滤波器的概念，其相较于根据习知技术的解决方案，所需要的电路复杂度较少，并且，所造成的功率耗损消耗也会降低。

发明内容

本发明作为基础的目的系藉由独立权利要求的特征而加以达成。

根据本发明以及根据权利要求1的数字滤波器系会具有一有限脉冲响应(finite impulse response)，其长度系至多对应于N个输入值(或者，如下，n-N个输出值)的延时，所述根据本发明之滤波器的主要特征系在于，其会接收一数字滤波器输入信号，以及发射一滤波器输出信号，而所述输出信号相较于所述滤波器输入信号则是经过了n倍的过取样，也就是说，过取样系在所述滤波器本身之中实行，在此例子中，所述滤波器系会具有一用于储存多个N个查找表(look-up tables)的装置，也就是说，查找表的数量系会对应于所述脉冲响应的输入相关长度。

n个数据值的每一个系会被储存在每一个查找表之中，以用于所述滤波器输入信号的多个k个可能值，在此例子中，其并非绝对必要储存大于所述输入信号之k个可能值之总数k’的n个数据值，并且，每一个数据值的特征系在于，所述脉冲响应之一系数以及所述输入信号之值的乘积，或者，二者择一地，其亦有可能提供取决于所述输入信号之值的一值，而非所述输入信号其本身，以用来形成用于类似于此之一乘积的基本乘法器，而来自所述滤波器的所述输出信号则是形成自所述等数据值。

根据本发明之所述滤波器乃是以接下来的发现作为基础：

1.在许多应用之中，一数字滤波器之可能输入值的数量很小，此系特别适用于脉波定形滤波器，举例而言，在π/4-DQPSK调制、或8DPSK调制的例子中，由于仅有8个多个符号值，也就是说，在单位圆上的点，会有可能，因此，在Q符号分量之中的I符号分量，其每一个都可以只具有5个不同的值，特别是值-1，

0，+1，以及而藉由输入值如此的一小数量，就不需要在弹性乘法器的基础下提供一会将所述等滤波器输入值乘上所述脉冲响应之所述等系数、并且可以于同时间处理任何所需之滤波器输入值的数字滤波器，或者，作为替代，小数量输入信号的所述等已计算乘积系可仅被储存在一查找表之中，在此状况下，就不需要数字乘法器，因此，会显著地降低电路复杂度以及功率耗损。

2.通常，如上所述，所述取样率在实际的滤波程序之前就会增加，因此，在一类似于此之脉波定形滤波器之中的取样率乃会高于符号率，在此状况下，藉由回旋滤波器方法，其系必须要提供被乘上所述取样率增加之因子的一些乘法器、加法器、以及延迟组件，举例而言，若是所述脉冲响应的长度为N个符号时，则发生一因子n之取样率增加时会需要一较大数量的乘法器，也就是说，总共N’＝n·N个乘法器，相反的，若是所述取样率增加以及所述滤波加以结合时，则所述滤波器输入信号的一单一取样值会集合n个数据值，原则上，此方法相较于根据习知技术所已知的FIR滤波器，乃会藉由所述因子n而降低乘法器的数量，这是因为每一个符号仅有一个滤波器输入值会进行处理，取代n个滤波器输入值。

根据在段落1以及2中所叙述之考量的发现乃会结合地被用于根据本发明的所述滤波器之中：

正如在段落1中所叙述的，根据本发明的所述滤波器，一方面，通常会提供一种用于储存N个查找表的装置，以取代乘法器，反之，藉由乘法器之帮助所计算的乘积则是仅会在所述等N个查找表之中被储存为已预先计算的数据值，在此例子中，一单一的数据值会对应于所述脉冲响应之一系数α_i以及一个可能输入值的乘积，所以，当可能输入值的数量为小时，此方法就会在电路复杂度以及功率耗损消耗方面相关于一相当显著的减少。

再者，n个数据值乃会为了一个输入值而加以储存在每一个查找表中，因此，所述滤波器操作以及所述因子n的取样率增加就会加以结合，不过，此亦表示，查找表的总数N比起习知技术之乘法器的总数NN＝n，乃会少掉因子n，因此，查找表的总数N系会直接地对应于所述脉冲响应相关于所述滤波器输入的最大长度，所以，一般而言，根据本发明的所述滤波器仅会需要(N’-1)/n个延迟组件，以及加法器，以取代N’-1个延迟组件以及加法器，正如在习知技术中一样。

其系应所述要注意的是，一类似于此之滤波器的脉冲响应长度至多只会对应于N个输入信号值、或是n·N个输出信号值的延时，因此，所述脉冲响应亦有可能比N个输入信号值、或是n·N个输出信号值的延时更短，在此状况下，一些储存的数据值，特别是，在所述等N个查找表的最后一个查找表之中者，乃会被设定为0，这是由于所述脉冲响应的所述等相关系数系为零的关系。

根据本发明之所述滤波器的设定系可以简单地藉由一数字实例而加以解释：举例而言，若是所述脉冲响应的所述长度对应于N＝5个输入值的延时时，也就是说，在一脉波定形滤波器的例子之中，对应于5个符号之延时，则所述根据本发明的滤波器就会具有N＝5个查找表，再者，若是目标系在于达成n＝8的一输出侧取样率增加时，则原则上，每一个查找表乃会具有每一个可能输入值的n＝8个数据值，也就是说，举例而言，5个值-1， 0，+1，以及

也就是说，5个可能输入值的40个数据值，相较于此，根据习知技术之滤波器的执行则是会需要NN＝8·5＝40个乘法器，也就是说，40个分接点，此外，在习知技术之中，于实际滤波之前乃会需要分开的取样率增加，而根据本发明之所述滤波器的执行则是可以避免此现象。

然而，对于根据本发明的所述滤波器而言，其亦有可能提供为，储存之数据值的总数k小于可能输入值k’，而非在每一个查找表中储存所有可能输入值之总数量k’的n个数据值，举例而言，相对应的数据值仅会为了所述等4个值-1，

+1，以及

而加以储存，而不会储存所有5个值-1， 0，+1，以及的相对应数据值，此系减少了所需内存的量，并且此会由于一输入值0与所述脉冲响应之任何已知系数的乘积通常系为0、且因此可以被忽略而成为可能。

所述滤波器系较具优势地会接收一信号的I、或Q分量而作为所述输入信号，特别是，对于所述滤波器系为一传送端脉波定形滤波器、或是一接收滤波器的情形而言，在此例子中，举例而言，5个可能值-1， 0，+1，以及

系可以藉由具有很小之电路复杂度的3个位而由5个不同的输入字符作为代表，其中，所述输入信号将会一具有一3位长度的字符，因此，一具有3位之长度的字符系会被分配至所述等值-1，

0，+1，以及的每一个，在此例子中，所述输入信号的分辨率就不会对应于实际上作为所述乘法之基础之用于指示所述等值-1，

0，+1，以及

所必要的分辨率(举例而言，8个位)，在这个方法中，代表所述等值的优点系在于，所述根据本发明的滤波器系可以被提供在所述输入面积之中，以及所述驱动电路系可以被提供为一较简单的形式，因为位的数量乃会显著地获得减少。此外，表示k’个不同值仅需要ceil(1d(k’))个位，其中，此函数ceil(i)系在于描绘大于i的最小自然数，因此，ceil(1d(5))≈ceil(2.23)＝3乃会需要5个值。

所述等所储存之数据值系会对应于所述I、或Q分量的一值与所述脉冲响应之一系数的一乘积，在此例子中，其系必须要确定，所述具有相对应高分辨率之I、或Q分量的一值系会较具优势地被使用作为所述乘积的基础。

正如前述，多个个值仅利用ceil(1d(k’))个位的表示并不需要必然地相关于一信号的所述I、或Q分量，但亦可以以一般的形式被转换至其它的应用。

再者，在根据本发明之所述滤波器的例子之中，所述滤波器的所述等输入值并没有必要直接地对应于用于所述等已储存之乘积的所述等乘法器的所述等基本值，而对所述等已储存的数据值而言，所述脉冲响应的一系数与取决于所述输入信号之所述值之一值的乘积即足够以作为特征，所以，为了这个目的，根据本发明的所述滤波器系亦可以实行为会执行所述符号映像，在此状况下，所述滤波器并不会仅接收所述I、或Q分量来作为一输入信号，而是在符号映像之前之一适当平行化的数据流，此外，所述符号映像，也就是说，所述数据流之值与所述等符号的关联，特别是它们的I、或Q分量，系可以在此例子中被包括在所述查找表其本身之中。

对应于查找表的数量，较具优势地是，所述数字滤波器具有N个路径，其中，所述等N个路径之每一个的输入乃是以类似于一习知FIR滤波器的方式、并藉由所述滤波器输入信号、或是藉由一已延迟滤波器输入信号而加以驱动，在此例子中，所述等N个路径的每一个乃会具有一存储元件，以用于储存所述等N个查找表的中任一，并且，在此状况下，于此方法中所设计之一滤波器的所述等N个路径系会对应于所述等FIR滤波器的所述等分接头，正如在图1A以及图1B中所举例说明的一样，其中，乃会提供用于储存所述等查找表的存储元件，以取代所述等乘法器N。

在此状况下，较具优势地是，所述等N个存储元件的每一个具有一个位置输入端，且其系加以驱动为所述滤波器输入信号(可能为已延迟之形式)的一函数，再者，所述等N个存储元件的每一个乃会具有一以所述地址输入端的信号的一函数发射所储存的数据值的输出端，特别地是，对于位在所述地址输入端的每一个信号值而言，一个数据值乃会在所述分别之存储元件的所述输出端处被发射。

正如上述，每一个皆具有一地址输入端以及一个用于发射所述等数据值之输出端的所述等存储元件系使得所述等查找表可以加以产生为一简单的形式，一个地址信号系加以产生为所述滤波器输入(可能为已延迟之形式)的一函数，在此例子中，所述地址输入并非绝对要被连接至所述滤波器的所述输入端，举例而言，一电路组件系可以加以产生在每一个路径的所述输入端，并于一开始自被施加于所述处的所述等信号值产生地址值，特别地是，其系有可能提供为产生n个且仅n个地址值，以用于位在一对应所述所选择映像率增加之路径之所述输入端处的每一个取样值，其中，所述等地址值的每一个乃会相关于一个、且仅一个数据值。

为了这个目的，根据本发明的所述滤波器系较具优势地会包含至少一具有n个计数的计数器，以用于驱动所述地址输入，在此例子中，其系可以实行为，每一个路径使用一个计数器，或是在所有个所述等路径之中，仅使用一个计数器以用于地址产生，因此，所述计数器系可以被用于确定，在一路径的所述输入端处，每一个取样值会产生n个且仅n个地址值，对应于所述取样率增加。

在此例子中，较具优势地是，一用于地址产生的电路组件系加以提供在每一个路径之中，且所述电路组件乃会将包括：

-所述路径之所述输入信号的所述分别值，以及

-所述分别之计数

的所述分别之元组(tuple)映像至k·n个地址的中任一上，其中，所述变量k系表示所述滤波器输入信号之可能值的数量，而对其而言，数据值乃是储存在所述等存储元件之中，因此，举例而言，若是对k＝4个值-1，

+1，以及

而言，每一个存储元件系包含n＝8数据值时，则在一相对应的方法中，就会产生k·n＝32个地址。

较具优势地是，所述滤波器具有一用于将所述滤波器输入信号之值连续施加至所述等N个路径之每一个个别输入端的装置，在此例子中，所述连续的施加乃是于时间上藉由所述滤波器输入信号而加以实行，也就是说，以在一脉波定形滤波器中的所述符号时脉率。

对一脉波定形滤波器而言，此即表示，所述等I、或Q符号组件的一个值于一开始乃会被施加至N个路径之第一个的输入端，因此，会有n个数据值自所述第一路径中的所述查找表中被读取出来，以决定所述输出信号于时间上的前n个输出值，接着，所述信号分量的相同值系会在一个符号时脉周期之后被供给至第二路径，因此，会有n个数据值在所述第二路径的所述查找表中被读出，此程序系会一直持续，直到甚至所述等N个查找表的最后一个都已经被读取为止，在此状况下，其系必须要确定，在所述滤波器不会仅具有一个输入值，而是会有输入值连续地被读取进入所述滤波器，因此，举例而言，所述等N个查找表的第m个系会被读取为于时间上下一个符号值的函数，同时间，所述等N个查找表的第(m-1)个会被读取为时间上在前的符号值，接着，较具优势地是，所有N个路径的所述等输出信号皆藉由一适当的装置而进行迭加，以产生所述滤波器输出信号。

其较具优势地是，所述用于连续施加所述滤波器输入信号之所述值的装置具有一由N-1个延迟组件所组成之链，且其系由所述输入信号所驱动，在此例子中，所述第一延迟装置的输入端系会被电连接至所述等N个路径之第一个的输入端，以及其它N-1个延迟装置之每一个的输出端系会被电连接至其它N-1个路径的一输入端，而根据本发明之所述滤波器其类似于此的一个实施例则是类似于在图1A中所举例说明之所述FIR滤波器的所述实施例。或者，二者择一地，正如在图1B中所显示的，其亦可以实行为藉由适当的延迟装置，而在时间上相对于彼此自所述等N个储存装置移动所述等输出信号，不过，所述一开始所提及之替代方案的优点系在于，当所述输入信号具有比起输出相关之延迟装置(在此例子中，典型地，8个位或更多，以确定足够的信号分辨率)更少的一小量位(举例而言，3个位)时，所述输入侧延迟装置系可以加以执行为具有较少的电路复杂度，此外，所述一开始所提及之替代方案其超越第二个所提及之替代方案的一另一优点亦在于，所需要之延迟组件的数量乃会减少所述取样率增加的因子n，因为来自所述等查找表的所述等输出信号乃是处于已经被增加n倍的一取样率。

较具优势地是，仅有相关于所述滤波器输入信号除了0以外之值的数据值会被储存在所述等查找表之中，在此例子中，每一个路径系较具优势地会具有一电路装置，其系可以去耦所述路径的输出端以及一存储元件的输出端，而所述去耦则是应所述在位于所述分别之路径之所述输入端处之所述信号的值对应于0时所加以实行，在此状况下，应所述注意的是，所述字符“000”并不需要藉由一零值的一适当表示而加以应用，较具优势地是，在此情形中，一零值被产生在所述路径的所述输出端。

较具优势地是，根据本发明的所述滤波器以一平方根升余弦传输函数作为基础。正如先前已经以习知技术做为参考所叙述的，一类似于此的传输函数系特别地适合于脉波定形，一般而言，所述根据本发明的滤波器系亦可以被用于产生所有其它亦可以利用一习知FIR滤波器而加以产生的传输函数，举例而言，此系包括一用于GFSK(Gaussian frequency shift keying，高斯频移键控)调制的高斯滤波器(Gaussian filter)。

根据本发明的I/Q调制器系会具有一根据发明的第一滤波器，以用于在所述I/Q调制器的I路径中对所述等信号进行脉波定形，以及一根据本发明的第二滤波器，以用于在所述I/Q调制器的Q路径中对所述等信号进行脉波定形。

相关于所述根据本发明之滤波器的先前叙述系以一相对应的方式而应用于根据本发明的滤波方法之中。

本发明之更进一步具有优势的改进则是载明于附属权利要求之中。

附图说明

本发明将会利用一个示范性实施例以及以图式作为参考而于接下来的文章中进行更详尽的解释，其中：

图1A：其系显示根据习知技术之具有一输入侧延迟的一FIR滤波器；

图1B：其系显示根据习知技术之具有一输出侧延迟的一FIR滤波器；

图2：其系显示用于8DPSK、或π/4DQPSK调制方法之多个符号值的一图例；

图3：其系显示用于8DPSK、及/或π/4DQPSK调制方法之一I/Q调制器的一概略电路图；

图4A：其系显示一平方根升余弦滤波器之传输函数的强度曲线图；

图4B：其系显示一平方根升余弦滤波器之脉冲响应的曲线图；以及

图5：其系显示根据本发明之数字滤波器的一示范性实施例。

具体实施方式

参考系应所述为相关于由习知技术所得知、且在图1A以及图1B中所举例说明之FIR滤波器的实施例的先前叙述。

如下列文章所述之根据本发明之数字滤波器的示范性实施例系意欲于使用在一蓝芽传送器，而所述蓝芽传送器则是依照具有EDR(enhanced data rate，增强数据率)之增强蓝芽1.2标准、或是依照高速蓝芽标准而进行操作，并且，正如已经在先前提过的，2Mb/s以及3Mb/s的增强数据传送率乃是藉由，分别地，π/4-DQPSK以及8DPSK调制而被提供于一开始所提及的标准之中。

此外，以一二进元GFSK调制作为基础之1Mb/s的回旋数据率乃会获得支持，以及所述高速蓝芽标准系会提供π/4-DQPSK以及8DPSK调制，其中，符号率则是会比一开始所提及之标准高出一因子4。

在差分π/4DQPSK调制方法之中，待传送之连续数据流的2个位系会被映像至一多个符号之上，同时间，在差分8DPSK调制方法的例子中，3个位会被映像至一多个符号之上，在此状况中，所述等可能的符号值乃会位在所述单位圆之上。

藉由类似于此些的差分调制方法，依照下列的方程式，处于时间k的符号值s_k乃会取决于处于时间k-1的符号值s_k-1：

方程式(1)

因此，所述符号s_k乃是藉由所述在前符号s_k-1经由角度ρ_k的一旋转而加以获得。

表一系显示在2个于数据流中之连续位b_2k-1以及b_2k之间的关联，以及用于π/4-DQPSK调制的相移ρ_k，而同时间，表二则是显示在3个于数据流中之连续位b_3k-2，b_3k-1以及b_3k之间的关联，以及用于8DPSK调制的相移ρ_k。

b_2k-1	b_2k	ρ_k
b_2k-1	b_2k	ρ_k	0011	0110	π/43π/4-3π/4-π/4

表一

b_3k-2	b_3k-1	b_3k	ρ_k
b_3k-2	b_3k-1	b_3k	ρ_k	00001111	00111100	01100110	0π/4π/23π/4II-3π/4-π/2-π/4

表二

图2系显示在单位圆上之8DPSK或π/4-DQPSK方法所产生的所述等多个8符号值s_k(每一个以一个点标示)，在此例子中，所述I以及所述Q分量两者都会具有5个可能值：-1， 0，+1，以及

图3系显示用于8DPSK、及/或π/4-DQPSK方法之一传送端I/Q调制器的基本架构。一符号映像器1系会产生在所述等位与所述连续数据流b_k之间如上所述的所述关联以及所述等符号s_k，而为了发射所述等多个符号s_k，所述符号映像器1乃会提供2个输出，其中，第一个输出会产生所述同相分量I，以及第二个输出会产生所述分别之多个符号s_k的所述正交分量Q，并且，正如先前所述，所述同相分量I、或是正交分量Q的所述等分别5个可能值其每一个系皆可以利用3个位来进行编码，而且，所述等信号I以及Q的所述等带宽乃会利用两个分开的脉波定形滤波器2以及3而获得减少，通常，在习知技术中实际的滤波开始之前，就会提供一取样率增加，但若是所述等脉波定形滤波器2以及3系以依照本发明的方式而加以执行时，则就不会需要一分开的取样率增加，因为根据本发明，所述取样率增加乃会分别地在所述脉波定形滤波器2以及3之中实行，接着，在数字模拟转换(未图例说明)之后，所述等已相对应滤波的符号分量乃会藉由混合器4以及5而混合至载波频率f₀＝ω₀/2π之上，并且接着进行迭加(superimposed)。

所述具有EDR的增强蓝芽1.2标准系会将所述等脉波定形滤波器2以及3的每一个准备为平方根升余弦滤波器的形式。

一类似于此之平方根升余弦滤波器的传输函数强度系提供为：

方程式(2)

在此例子中，f_s＝1 Msymbols/s系表示符号频率，以及T_s＝1/f_s＝1μs系表示符号时间延时。所述变量β系表示所谓的滚降因子(roll-off factor)，并且，系可以落在0及1之间的范围之中，再者，所述具有EDR的增强蓝芽1.2标准系会提供一滚降因子β为0.4。

图4A系显示一平方根升余弦滤波器之传输函数强度作为所述频率f之函数的曲线图。正如亦可以于方程式(2)中看出，在此状况下，所述曲线系可以被细分为三个区域10，11，以及12，而由于所述等区域边界系可以藉由所述滚降因子β的选择而移动，因此，在所述区域11之中的所述曲线会在所述等值β为高时显得非常陡峭，同时间，当所述等值β为低时会显得非常平坦。依照内奎斯特(Nyquist)准则，藉由一至少为2之因子所执行的过取样系应所述被用于执行类似于此的平方根升余弦滤波器。

图4B系显示一具有一滚降因子0.5之平方根升余弦滤波器的脉冲响应的曲线图。正如可以看出的，由于所述曲线于时间t＝i·T_s(其中，i＝-2，-1，1，以及2)时并不具有一过零(zero crossing)，因此，已过滤的连续脉波乃会于时间上与取样时间相互干扰，此亦称之为ISI(intersymbol interference，符号间干扰)，然而，既然原则上乃会有2个如此的滤波器被提供在传送路径之中，则此乃会造成包含一具有一过零及所述等时间t＝i·T_s(其中，i＝-2，-1，1，以及2)之每一个的曲线的所述传输函数。

更大量相关于在具有EDR之蓝芽1.2标准中所使用的调制方法以及相关于在所述处所提供之所述脉波定形的叙述，系可以在蓝芽文件“Bluetooth-specification Version 1.2 with EDR [Vol 2]”chapter3.2，pages 36 to 41中发现。

图3系显示根据本发明之用于一1Msymbols/s符号率f_s之一数字脉波定形滤波器2或3，分别地，的一示范性实施例。在根据本发明的所述示范性实施例之中，查找表(look-up tables)的数量系加以选择为N＝5，因此，所述脉冲响应的最大长度乃会对应于5个输入值的延时，再者，所述滤波器乃会被用于利用因子n＝8来增加所述取样率，因此，位在所述滤波器输出之所述脉冲响应的最大长度就会对应于n·N＝8·5＝40个输出值，而所述输入信号之可能值的总数k’则会是5，其中，仅有k＝4之值的数据值会被储存在所述等查找表之中，在此状况中，所述剩下的第五个值就会对应于值0，而其中，所述等查找表的每一个输出端就会在此值时与所述滤波器输出端去耦。

所述滤波器系会具有一滤波器输入端30，以用于分别地接收所述同相、或正交分量I或Q(请参阅图3)，以及具有一滤波器输出端31，以用于发射所述分别已滤波的符号分量，在此例子中，所述输入端乃会具有一仅3个位的总线长度，以表示5个不同的值，同时间，所述输出端的总线长度则为8个位，然而，事实上，一少于8个位的总线长度即足够以用于许多其它的应用，不过，也是有需要多于8个位的应用。再者，(N-1)＝4个延迟组件33.1-33.4所形成的链32系会被提供在所述输入侧，而一个如此之延迟组件33.1-33.4的延迟延时则会是一个符号时脉周期T_s，另外，5个路径34.1-34.5会被提供在所述等延迟组件33.1-33.4的所述等输入端以及提供在所述最后延迟组件33.4的所述输出端。

每一个路径34.1-34.5乃会于所述输入侧之上具有一位移动装置(bit shifting means)35.1-35.5，再者，每一个路径34.1-34.5乃会包含一个分别的加法器36.1-36.5，而所述加法器则是会将来自所述分别之位移动装置35.1-35.5的输出信号加上一计数器37的输出信号，另外，每一个路径乃会具有一内存组件38.1-38.5，且其地址输入端A乃会为所述相对应之加法器36.1-36.5的分别输出端所驱动，并且，每一个存储元件之中会储存5个查找表的中任一，然后，一分别的乘法器39.1-39.5系会被提供在每一个存储元件38.1-38.5的数据输出

端D，而其输出信号则是会形成所述分别之路径34.1-34.5之分别的输出信号，接着，所述等路径34.1-34.5的所述等输出信号乃会利用由N-1＝4个加法器41.1-41.4所组成的链40而进行迭加，因此，藉由所述迭加，即可在所述滤波器输出端31处获得所述已滤波且已过取样的信号。

于所述滤波器输入端30处之所述I或Q符号分量的一值系首先会被施加至所述第一路径34.1的输入端，因此，在所述第一路径之中会有n个数据值自所述查找表中被读取，并且，其系会掌控在所述滤波器输出端31处，所述信号于时间上的前n个输出值，而在一个符号周期T_s之后，所述符号分量的相同值会被供给至所述第二路径34.2，因此，在所述第二路径34.2之中会有n个数据值读取自所述查找表，且其会掌控接续的输出值，并且，此系会继续下去，直到在最后一个路径34.5之中的所述查找表亦已经被读取为止，不过，在此情况下，其系必须要确认的是，在所述滤波器之中并不仅具有一个输入值，而是输入值会不断地会被读取至所述滤波器，因此，所述5个查找表的第m个乃会被读取为，举例而言，一于时间上之接续符号值的一函数，同时间，所述5个查找表的第(m-1)个系会被读取为一于时间上在前之输入值的一函数。

再者，一比较器42系会被提供在所述滤波器的所述输入端30，以及在每一个例子中，系会进行于所述滤波器输入端30处具有一长度3位之所述信号I或Q与具有一3位长度之每一个数字字符“100”之间的比较，在此例子中，所述具有一3位长度的字符“100”系代表值0，并且，所述比较器42系会被用以检查所述值0(由“100”数字地加以代表)是否出现在所述滤波器输入端30，若是的话，所述比较器就会产生逻辑值0，反之，其则会产生逻辑值1，然后，来自所述比较器42的输出信号乃会经由一由(N-1)＝4个延迟组件44.1-44.4所组成的链43(举例而言，D正反器(flipflops)的形式)而进行延迟，其中，所述等延迟组件44.1-44.4的延迟延时乃会对应于所述符号时脉周期T_s，接着，来自所述比较器42的所述输出信号以及于所述延迟组件44.1-44.4的输出端处所产生的延迟信号会被供给至所述等分别之乘法器39.1-39.5的第二输入端。

由于所述比较器42若是发现所述值0出现在所述滤波器输入端30时(对应于所述二进元字符“100”)，一逻辑0会被产生在所述比较器42的所述输出端，因此，所述乘法器39.1的输出，以及接续地，所述等乘法器39.2-39.5处于所述符号时脉率f_s的输出，乃会无关于所述分别之存储元件38.1-38.5的输出值而处于值0(举例而言，以二进元字符“00000000”作为表示)，并且，所述分别之存储元件38.1-38.5的输出系会有效地具有利用所述分别之乘法器39.1-39.5而重复写在其上的值0，只要一零一出现在所述等路径34.1-34.5的输入端。由于所述等分别之乘法器39.1-39.5仅会将所述分别之存储元件38.1-38.5的输出信号乘上一逻辑0、或一逻辑1，因此，所述等乘法器39.1-39.5系可以是简化之乘法器的形式，也就是，允许来自所述等存储元件38.1-38.5的所述等输出信号未改变地通过(乘上1)、或是会将所述输出侧设定为所述值0(乘上0)的乘法器，至于在这些简化之乘法器39.1-39.5的例子中，于所述等存储元件38.1-38.5之个别输出在线的所述等信号则是会经由具有来自所述比较器42之所述输出信号且具有来自所述比较器42之所述已延迟输出信号的AND闸，而逻辑地、一个一个位地相连结。

为了产生用于所述存储元件38.1-38.5的所述等分别之地址信号，所述分别之信号系首先会利用位在一路径34.1-34.5之一开始的一位移动装置35.1-35.5而被向左移动ceil(1d(n))＝3个位位置，举例而言，一数字乘法器系可以为了这个目的而加以提供，藉由数字形式的所述值8而实行一乘法操作，举例而言，所述字符“011000”系因此会产生自所述字符“011”，而在所述已移动之字符中的三个最不重要位位置则是会藉由所述计数器37的计数而加以掌控，所述计数器系会连续地自0(对应于所述字符“000”)计数至n-1(对应于所述字符“111”)，且所述计数器的所述等输出值乃会随着所述时脉率n·f_s而改变，此即表示，在每一个路径中的每一个符号时脉率T_s中，n＝8个地址乃会被产生为于所述路径之所述分别输入端处的所述信号的一函数，此外，此两个组件的所述函数也是可以藉由所述等位线的适当布线而加以实行，以取代一逻辑位移动装置以及加法器，在此例子中，所述用于所述地址输入端A的信号乃会利用所述地址信号的大部分重要位，特别是，所述ceil(1d(k))＝2个最重要位，会对应于所述路径输入信号，以及所述等最不重要位，特别是，所述ceil(1d(n))＝3个最不重要位，会对应于用于所述计数器37之所述输出信号的方式而加以产生，再者，特别是在n并不代表2之次方的解决方案之中，一会将每一个所述路径输入信号乘上所述因子n的乘法器系可以在每一个例子中加以提供，以取代一位移动装置35.1-35.5。

举例而言，表三系显示所述等存储元件38.1-38.5之内存占用状态的一实例。每一个存储元件系会具有k·n＝32个地址，而在所述情况下，一个具有一8位长度的数据值系可以被储存在每一个地址，且所述数据值乃会在此例子中对应于所述脉冲响应之一系数与所述路径之输入的所述I或Q分量的分别值的乘积，其中，所述等8-位数据值乃是以十六进制(hexadecimal)的形式显示于表格之中，在此情况下，乃会选择一2’s补码形式以用于负的值，并且，在此例子中，对应于取样率之增加的n＝8个数据值乃会被分配至所述等k＝4个滤波器输入值-1，

0，+1，以及

的每一个，若是所述值0被施加至所述分别之路径的所述输入端，以作为I或Q分量时，则所述分别之路径的所述输出会被设定为0。

再者，正如亦可以由表三中所看出的，相关于来自所述最后一个存储元件38.5之所述等k＝4个滤波器输入值的所述等分别的三个最后数据值，系会被设定为0(“0x00”)，此即表示，由于为了所述脉冲响应所读取的所述最后三个数据值系被设定为0的关系，所述脉冲响应乃会具有一仅为n·N-3＝37个输出值的长度，理论上，这些具有值0的数据值亦没有必要一定得明确地被储存在所述最后一个存储元件38.5之中。

上述的所述电路系可以为了本发明的目的而藉由根据本发明之所述亦会实行所述符号映的射滤波器来进行修饰，在此状况下，所述I、或Q分量将不会被供给至所述滤波器输入端，但作为替代地，所述滤波器输入端将会被供给待以平行形式进行传输的位b_k(对π/4-DQPSK调制而言2个位平行，以及对8DPSK调制而言3个位平行)，而分别在表一以及表二中所包含的所述等关联则是会在此例子中固有地被包含在所述等储存的查找表之中，此外，由于所述π/4-DQPSK调制以及8DPSK调制系为不同之调制方法的事实，因此，所述等数据值的选择将不仅会取决于在时间i·T_s时位在所述分别路径之输入端处的信号，也会取决于在时间(i-1)·T_s时的信号，再者，当使用一非差分调制方法时，对所述符号映像的额外积分而言，所述等数据值作为较旧之输入值之一函数的如此选择将并非为必要。

地址	滤波器输入值	存储元件38.1	存储元件38.2	存储元件38.3	存储元件38.4	存储元件38.5
地址	滤波器输入值	存储元件38.1	存储元件38.2	存储元件38.3	存储元件38.4	存储元件38.5	1234567891011121314151617181920212223242526272829303132	第一值第一值第一值第一值第一值第一值第一值第一值第二值第二值第二值第二值第二值第二值第二值第二值第三值第三值第三值第三值第三值第三值第三值第三值第四值第四值第四值第四值第四值第四值第四值第四值	0x040x050x050x030xFF0xFB0xF60xF20x030x040x030x020x000xFC0xF90xF60xFD0xFC0xFD0xFE0x000x040x070x0A0xFC0xFB0xFB0xFD0x010x050x0A0x0E	0xF00xF20xF80x020x110x220x350x470xF50xF60xFA0x020x0C0x180x260x320x0B0x0A0x060xFE0xF40xE80xDA0xCE0x100x0E0x080xFE0xEF0xDE0xCB0xB9	0x550x5F0x620x5F0x550x470x350x220x3C0x430x460x430x3C0x320x260x180xC40xBD0xBA0xBD0xC40xCE0xDA0xE80xAB0xA10x9E0xA10xAB0xB90xCB0xDE	0x110x020xF80xF20xF00xF20xF60xFB0x0C0x020xFA0xF60xF50xF60xF90xFC0xF40xFE0x060x0A0x0B0x0A0x070x040xEF0xFE0x080x0E0x100x0E0x050x05	0xFF0x030x050x050x040x000x000x000x000x020x030x040x030x000x000x000x000xFE0xFD0xFC0xFD0x000x000x000x010xFD0xFB0xFB0xFC0x000x000x00

表三

Claims

1.一种具有一有限脉冲响应的数字滤波器(2，3)，其中所述脉冲响应的长度至多与N个输入值的延时对应，且所述数字滤波器

接收一数字滤波器输入信号(I，Q)，并发射一滤波器输出信号，而所述输出信号相较于所述滤波器输入信号则是经过n倍的过取样；以及

具有一用于储存N个查找表的装置(38.1-38.5)，其中，所述装置(38.1-38.5)针对所述滤波器输入信号的k个可能值而将n个数据值的每一个储存在每一个查找表中，以及每一个数据值的特征在于，

所述脉冲响应的一系数与

所述输入信号(I，Q)的一值的乘积，或是该系数与取决于所述输入信号值的一数值

的乘积与所述输出信号是由所述等数据值形成。

2.根据权利要求1所述的数字滤波器(2，3)，其特征在于，

所述滤波器系为一传送端脉波定形滤波器。

3.根据权利要求1或2所述的数字滤波器(2，3)，其特征在于，

所述滤波器接收为一信号的输入信号I、或Q分量，特别是以(ceil(1d(k’)))的形式，其中k’代表所述滤波器输入信号之可能值的总数，以及每一个数据值对应于：

所述脉冲响应的一系数与

I或Q分量(I，Q)值，

的个别乘积。

4.根据权利要求1至3中任一所述的数字滤波器(2，3)，其特征在于，

所述数字滤波器具有N个路径(34.1-34.5)，其中，

所述N个路径中每一个的输入是由所述滤波器输入信号(I，Q)、或是由一延迟滤波器输入信号驱动；以及

所述N个路径中每一个各具有一储存组件(38.1-38.5)，以储存所述N个查找表中其一。

5.根据权利要求4所述的数字滤波器(2，3)，其特征在于，

各储存组件(38.1-38.5)具有：

一地址输入端(A)，其以所述滤波器输入信号(I，Q)的一函数加以驱动；以及

一输出端(D)，其以所住地址输入端(A)的信号的一函数发射所储存的数据值。

6.根据权利要求5所述的数字滤波器(2，3)，其特征在于，

一计数器(37)，具有n个计数以用于所述地址输入驱动。

7.根据权利要求6所述的数字滤波器(2，3)，其特征在于，

各所述路径(34.1-34.5)中具有一除法电路(35.1-35.5，36.1-36.5)，其中所述除法电路将

各所述路径的所述输入信号值，以及

各所述计数

的各元组映像至k·n个地址中其一。

8.根据权利要求4至7中任一所述的数字滤波器(2，3)，其特征在于，

所述滤波器具有一用于连续施加所述滤波器输入信号(I，Q)的值至所述N个路径(34.1-34.5)的各输入端的装置(32)，其中所述连续施加是与所述滤波器输入信号(I，Q)及时实行。

9.根据权利要求8所述的数字滤波器(2，3)，其特征在于，

所述用于连续施加所述滤波器输入信号值的装置具有一链(32)，所述链(32)是由N-1个延迟组件(33.1-33.4)组成，且由所述输入信号驱动，其中，第一延迟装置(33.1)的输入端与所述N个路径中第一个(34.1)的输入端电连接，且其它的N-1个延迟装置(33.2-33.4)中每一个的输出端则分别与其它N-1个路径(34.2-34.5)的输入端电连接。

10.根据权利要求4至9中任一所述的数字滤波器(2，3)，其特征在于，

一用于自所述N个储存组件(38.1-38.5)迭加所述输出信号的装置(40)。

11.根据权利要求10所述的数字滤波器(2，3)，其特征在于，

所述用于迭加的装置(40)具有N-1个加法器(41.1-41.4)。

12.根据权利要求1至第11中任一所述的数字滤波器(2，3)，其特征在于，

在所述查找表中只储存除了0以外的所述滤波器输入信号值的数据值。

13.根据权利要求12所述的数字滤波器(2，3)，其特征在于，

各所述路径(34.1-34.5)具有一电路装置(39.1-39.5)，其在位于各所述路径输入端的所述信号值为0时，将所述路径的输出端与一储存组件(38.1-38.5)的输出端(D)去耦。

14.根据权利要求1至13中任一所述的数字滤波器(2，3)，其特征在于，

所述滤波器是以一平方根升余弦传输函数作为基础。

15.根据权利要求1至14中任一所述的数字滤波器(2，3)，其特征在于，

一滤波器输入信号只具有5个不同的值，特别是，所述滤波器输入信号在单位圆上利用8个不同多个符号值来描述PSK调制的所述I或Q信号分量。

16.根据权利要求2至15中任一所述的数字滤波器(2，3)，其特征在于，

所述滤波器不仅用于脉波定形，亦会被用于实行符号映像。

17.一种I/Q调制器，具有：

一根据权利要求1至16中任一所述的第一滤波器(2)，以对所述I/Q调制器的I路径中的信号进行脉波定形；以及

一根据权利要求1至16中任一所述的第二滤波器(3)，以对所述I/Q调制器的Q路径中的信号进行脉波定形。

18.根据权利要求17所述的I/Q调制器，其特征在于，

所述I/Q调制器是用于一传送器中，所述传送器符合蓝芽1.2标准或更高的标准，其具有一较高数据率或具有在蓝芽标准上的高速率。

19.一种具有一有限脉冲响应的滤波方法，其中所述脉冲响应的长度至多与N个输入值的延时对应，其中

发射一用于一数字滤波器输入信号(I，Q)的滤波器输出信号，而所述滤波器输出信号相较于所述滤波器输入信号则是经过n倍的过取样；以及

读取用于滤波所述数字滤波器输入信号的N个储存查找表(look-up tables)(38.1-38.5)，其中n个数据值的每一个是针对所述滤波器输入信号(I，Q)的k个可能值而储存在每一个查找表中，以及每一个数据值的特征在于，

所述脉冲响应的一系数与

所述输入信号(I，Q)的一值的乘积或是该系数与取决于所述输入信号值的一数值

的乘积与所述输出信号是由所述等数据值形成。

20.根据权利要求19所述的方法，其特征在于，

所述滤波方法于传送端脉波定形期间执行滤波。

21.根据权利要求19或20所述的方法，其特征在于，

所述滤波器输入信号代表一信号的所述输入信号I、或Q分量(I，Q)，特别是(ceil(1d(k’)))的形式，其中k’代表所述滤波器输入信号的可能值的总数，以及每一个数据值对应于：

所述脉冲响应的一系数与

I或Q分量(I，Q)值，

的个别乘积。

22.根据权利要求19至21中任一所述的方法，其特征在于，

在所述查找表(38.2-38.5)中只储存与所述滤波器输入信号有关且除了0以外的值的数据值。

23.根据权利要求19至22中任一所述的方法，其特征在于，

所述滤波方法是一个以平方根升余弦作为基础的方法。

24.根据权利要求19至23中任一所述的方法，其特征在于，

所述滤波器输入信号(I，Q)只具有5个不同的值，特别是，所述滤波器输入信号在单位圆上利用8个不同多个符号值来描述PSK调制的所述I或Q信号分量(I，Q)。

25.根据权利要求19至24所述的方法，其特征在于，

所述滤波器方法是使用于一传送器中，所述传送器符合蓝芽1.2标准或更高的标准，其具有一较高数据率或具有在蓝芽标准上的高速率。