CN1741265A - 半导体装置的识别编码形成方法、识别方法和半导体装置 - Google Patents

半导体装置的识别编码形成方法、识别方法和半导体装置 Download PDF

Info

Publication number
CN1741265A
CN1741265A CNA2005100859586A CN200510085958A CN1741265A CN 1741265 A CN1741265 A CN 1741265A CN A2005100859586 A CNA2005100859586 A CN A2005100859586A CN 200510085958 A CN200510085958 A CN 200510085958A CN 1741265 A CN1741265 A CN 1741265A
Authority
CN
China
Prior art keywords
coding
mentioned
semiconductor device
logical value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100859586A
Other languages
English (en)
Inventor
山口义章
古川达也
下川浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1741265A publication Critical patent/CN1741265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明的目的在于：提供利用半导体装置本身进行低成本的半导体装置的识别方法、和在该识别方法中所用的识别编码。将具有触发器、RAM或者SRAM等存储器单元的半导体装置的电源打开，取得从各存储器单元最初输出的Hi或者Lo逻辑信号。并且，将该逻辑信号的组合作为固有识别编码，使用在半导体装置的识别中。

Description

半导体装置的识别编码形成方法、识别方法和半导体装置
技术领域
本发明涉及一种将多个触发器或者RAM(Randam Access Memory)这种输出Hi/Lo两个值的电路形成在衬底上而构成的半导体装置的识别编码形成方法、半导体装置的识别方法和半导体装置。
背景技术
在管理半导体集成电路的制造工序时、和进行不良分析时等，必须要识别从半导体衬底形成的各个片状元件(芯片)。例如，为了对出库后的集成电路的不良原因进行分析并采取对策，必须要一直向前追溯到半导体制造工序或者装配封装工序的履历来进行调查。并且，当在扩散工序中寻找原因时，通过确定制造该成为不良芯片的期间、批量、晶片以及在晶片中的位置，能够确定该芯片在各工序中接受处理的条件。为了能够进行这样的识别，在出库前对各半导体装置(芯片、片状元件)标注特有的识别号码和记号。
作为以往的半导体装置的设别方法，有利用激光调整器(lasertrimmer)，让识别信息存储在半导体芯片上所形成的元件识别用模式中的方法、和向内装在半导体芯片中的永久存储器写入该芯片的识别信息的方法。并且，在日本特开2003-203832号公报中，记载有利用在具有绝缘表面的衬底上形成的TFT的特性偏差来生成识别号码的方法。该方法如下：根据TFT的特性偏差，事先在芯片上形成衬底识别电路，其中，该衬底识别电路含有将一比特随机数输出的固有比特生成电路，使其生成一比特随机数，让芯片具有固有的数值，将其作为识别号码使用。
但是，在利用激光调整器存储各半导体装置的识别信息的方法中，必须导入激光调整器，且信息写入的操作较复杂。并且，在使用永久存储器的方法中，即使在本来不需要永久存储器的半导体装置中也必须追加该工序，不管是哪种方法都具有花时间和增加成本的缺点。
并且，虽然在日本特开2003-203832号公报中记载的方法，由于为利用半导体装置本身具有的TFT的方法，因此成本较低，但是用该方法能够识别的仅是具有在拥有绝缘表面的衬底上形成的TFT的半导体装置。所以，具有这样的缺点：不能作为由形成在硅衬底上的MOS型晶体管和双极型晶体管构成的一般半导体装置的识别方法使用。
发明内容
本发明的目的在于：解决上述课题，提供利用半导体装置本身进行低成本的半导体装置的识别方法、和在该识别方法中所用的识别编码。
本发明的半导体装置的识别编码形成方法，为具有将逻辑值输出的多个单元的半导体装置的识别编码形成方法。其特征在于，包括：当向上述电路投入电源时，取得从上述单元的每一个单元输出的逻辑值的步骤(a)；以及用上述逻辑值形成上述半导体装置的识别编码的步骤(b)。
与稳定动作时相比，向半导体装置投入电源后最初输出的逻辑值大大地反映出半导体装置的制造偏差。所以，由于能够在各单元获得固有的逻辑值，因此能够获得可更正确地进行半导体装置的识别的识别编码。并且，由于能够利用半导体装置本身获得识别编码，因此能够简化识别及降低成本。并且，由于能够获得的识别编码，是根据该半导体装置本身所具有的晶体管特性偏差而形成的，因此无论是晶片状态，还是组装后的封装状态，或者是芯片状态的任一状态，都能够较容易地取得识别信息。
在上述步骤(a)后，可以还包括：再次向上述半导体装置投入电源，取得从上述单元的每一个单元输出的逻辑值的步骤(c)。在上述步骤(b)中，可以形成将上述多个单元中的、在上述步骤(a)及上述步骤(c)中逻辑值发生变动的不稳定单元屏蔽的固有编码，作为上述识别编码中的一个编码。这里，「屏蔽」的意思是指，不稳定单元的输出为「0」，在固有编码中，一直输出「0」的单元和不稳定单元的逻辑值都为「0」。此时，由于在固有编码中没有反映出来自不稳定单元的输出值，因此即使是拥有特性偏差的不稳定单元的半导体装置，也能够获得可更正确地进行识别的识别编码。
在上述步骤(b)中，可以还形成上述单元中的、只有上述不稳定单元的逻辑值成为「0」的屏蔽编码，作为上述识别编码的一个编码。此时，能够利用固有编码和屏蔽编码进行更准确的识别。具体地说，将成为识别对象的半导体装置的固有编码(对象固有编码)、和用于比较的屏蔽编码(比较屏蔽编码)进行“与”运算；将成为识别对象的屏蔽编码(对象屏蔽编码)、和用于比较的固有编码(比较固有编码)进行“与”运算。并且，通过比较这两个值，能够更正确地进行半导体装置的识别。
在上述步骤(a)之前，可以在向所有上述多个单元写入「0」或者「1」后，切断上述电源；在上述步骤(c)之前，也可以在向所有上述多个单元写入「0」或者「1」后，切断上述电源。此时，在步骤(a)中，不稳定单元受到初始化时的剩余电荷的影响，当写入「0」时输出「0」，当写入「1」时输出「1」。因此，能够更确切地检测出不稳定单元。
在上述步骤(b)中，可以仅利用在上述步骤(a)中获得的逻辑值和在上述步骤(c)中获得的逻辑值中的、「1」的比例大于或等于规定值的逻辑值，来形成上述固有编码。此时，在即使投入电源，单元也没有进入将数据读出的状态的情况下，能够避免使用所获得的「0」较多的逻辑值来形成固有编码。因此，能够防止在最终获得的固有编码中「0」的数据较多的现象。
在进行上述步骤(a)后，进行上述步骤(c)前，可以还包括：利用在上述步骤(a)中获得的逻辑值来形成中间识别编码的步骤(e)。在上述步骤(b)中，若在上述步骤(c)中获得的逻辑值和上述中间识别编码的汉明距离小于或等于规定值的话，可以利用执行上述步骤(c)而获得的逻辑值来形成上述识别编码。此时，由于能够不使用与其它逻辑值差异较大的逻辑值来形成识别编码，因此能够获得更正确的识别编码。
另外，在上述步骤(c)后，可以还包括：利用在上述步骤(c)中获得的逻辑值，来形成中间识别编码的步骤(f)。在上述步骤(b)中，若上述中间识别编码和在上述步骤(a)中获得的逻辑值的汉明距离小于或等于规定值的话，可以利用在上述步骤(a)中获得的逻辑值，来形成上述识别编码。此时，由于能够不使用与其它逻辑值差异较大的逻辑值来形成识别编码，因此能够获得更正确的识别编码。
上述单元，最好为通过切断电源消去所保持的逻辑值的单元。
上述单元，可以为触发器或者SRAM。
本发明的半导体装置的识别方法，为利用通过上述半导体装置的识别编码形成方法而形成的上述识别编码的半导体装置的识别方法，通过将在成为识别对象的半导体装置中所取得的上述固有编码和比较用屏蔽编码进行“与”运算后的第1值、以及在成为识别对象的半导体装置中所取得的上述屏蔽编码和比较用固有编码进行“与”运算后的第2值加以比较，来进行识别。
通过此方法进行识别，能够大大地提高准确地识别半导体装置的比率。
可以通过判断上述第1值和上述第2值是否完全一致来进行识别。
可以通过判断上述第1值和上述第2值的汉明距离是否小于或等于规定值来进行识别。
本发明的半导体装置，可以包括：具有将逻辑值输出的多个单元的逻辑值输出电路；以及当向上述逻辑值输出电路投入电源时，取得从上述单元的各单元输出的逻辑值，形成上述逻辑值输出电路的识别编码的识别编码生成电路。
与稳定动作时相比，向半导体装置投入电源后最初输出的逻辑值，大大地反映出半导体装置的制造偏差。因此，能够在该识别编码生成电路中，在构成电路的各单元获得固有的逻辑值。所以，使用本发明的半导体装置，能够更正确地进行识别。
可以还包括：将上述多个单元中的、每从上述逻辑值输出电路输出上述逻辑值时就发生变动的不稳定单元屏蔽的屏蔽电路。
(发明的效果)
如上所述，使用本发明，能够更正确、更简便地进行半导体装置的识别。
附图的简单说明
图1为表示向具有SRAM的半导体装置投入外部电源后，最初被输出的信号排列的初始模式编码的例图。
图2为表示将图1所示的SRAM初始模式编码转换成16进制值的图。
图3为表示在具有不稳定单元的SRAM中，用第1实施例所述的方法，重复n次取得SRAM初始模式编码的结果表。
图4为表示通过逻辑运算(“与”)对重复n次取得的初始模式编码进行处理后的结果表。
图5为表示芯片的固有编码表。
图6为表示将求得固有编码的操作实现的逻辑电路的电路图。
图7为表示各芯片的屏蔽编码表。
图8为表示在图6所示的电路中，来自半导体装置的各存储器单元的输出(“与”电路11及”或”电路12的输入)、“与”寄存器13及”或”寄存器14的输出、和固有编码及屏蔽编码的真值表。
图9为表示用于自动地识别半导体装置是否具有特定的ID编码的固有编码比较电路的例子的电路图。
图10为用于说明汉明距离的概念图。
图11为在利用图9所示的电路来识别半导体装置时，表示对象固有编码、对象屏蔽编码、比较固有编码、比较屏蔽编码及汉明距离值的真值表。
图12为表示为了取得可正确地进行半导体装置的识别的固有编码的步骤的流程图。
(符号的说明)
11-“与”电路；12-”或”电路；13-“与”寄存器；14-”或”寄存器；15-“同”电路；16-固有编码保持部；17-屏蔽(mask)寄存器；18-屏蔽编码保持部；21-“与”电路；22-“与”电路；23-判定电路。
具体实施方式
以下，参照附图对本发明的实施例加以说明。
(第1实施例)
本发明的半导体装置(芯片)的识别方法，是基于下述想法的方法。一般，在含有逻辑电路的被称为LSI和系统LSI的半导体集成电路中，设置有用MOS工序和CMOS工序形成的许多触发器、RAM或者SRAM(Static Random Access Memory)。这些电路由复数个MOS晶体管构成，由于制造条件因时间而不同，因此在批量中的复数个晶片的每个晶片不同、以及在一枚晶片内的位置不同，而使晶体管模式大小和杂质扩散浓度产生差异。由于这样的制造工序中的差异，因此即使是设计相同的晶体管，也具有阈值的差异等动作输出特性的偏差。
本发明，为在装载了触发器、RAM或者SRAM等那样的将高(Hi)/低(Lo)(或者1/0)两个值输出的电路的半导体装置中，利用动作输出偏差进行芯片识别的发明。具体地说，当打开半导体装置的电源时，将从多个比特最初输出的信号的组合的随机数模式作为识别信息利用。之所以利用将半导体装置的电源打开之后不久的输出信号，是因为与稳定动作时相比，其大大反映出制造偏差。
由于在本发明中将输出信号的随机数模式作为识别信息，因此构成触发器、RAM或者SRAM等存储器单元的电路，最好不偏于任何一方而是以同等程度的概率输出Hi和Lo信号。所以，这些电路，最好是在电气上对称地将晶体管等元件组入的电路。并且，最好为通过切断电源而将到那时所保持的信息立即消去的电路。以下，以在半导体装置中装载了SRAM的情况为例继续说明。
图1为表示向具有SRAM的半导体装置投入外部电源后，最初被输出的按顺序排列的初始模式编码的例图。初始模式编码，从半导体装置中的、指定SRAM的特定地址的存储器单元(比特)输出。并且，在图1中，在横向(比特)设置有32个存储器单元(比特)，在纵向(字)设置有两个比特。也就是说，该初始模式编码，由SRAM的32比特、两个字节形成。
在图1中，「H」表示Hi(1)数据，空白表示Lo(0)数据。该组合成为各半导体装置固有的识别信息。为了得到该识别信息的操作，例如，可以在扩散工序结束后，处于晶片的状态下，使用LSI检验器进行通常的探测检验时，追加进行就行。更具体地说，可以在进行了通常的探测检验之后等，通过使事先决定的SRAM的指定地址的数据输出，来提取初期模式编码就行。象这样，当在通常的检验中追加进行为了获得识别信息的操作时，具有不需要专门的装置和工序等进行特别准备的优点。另外，在图1中，虽然用32比特、两个字节构成了模式编码，但是本实施例并不限于此，可以构筑将Hi和Lo数据组合的其它形式的模式编码。
图2为表示将图1所示的SRAM初始模式编码转换成16进制值的图。如图2所示，通过将由Hi、Lo构成的初始模式编码转换成16进制，能够缩小识别信息的数据容量。如上所述，在探测检验时取得初始模式编码的情况下，初始模式编码被转换成16进制的形式，与探测检验数据一起被保存在各芯片中。
在本实施例中，取得向半导体装置投入电源后最初输出的初始模式编码且将其作为识别编码。与稳定动作时相比，初始模式编码大大地反映出半导体装置的制造偏差。所以，由于能够对半导体装置获得固有的识别编码，因此能够更正确地进行半导体装置的识别。另外，在本实施例中，由于能够利用半导体装置本身进行识别，因此能够简化识别及降低成本。并且，由于所获得的初始模式编码，是基于该半导体装置本身所具有的晶体管特性偏差形成的，因此不管是晶片状态，还是组装后的封装状态，或者是芯片状态的任一状态，都能够较容易地提取识别信息。
(第2实施例)
如第1实施例所述，本发明的芯片识别编码形成方法，为在投入电源时，从SRAM的指定地址所输出的信号中取得初始模式编码，将其作为识别编码的方法。但是，当投入电源时，不一定从所指定的地址一直输出相同的信号(数据)。特别是，在晶体管特性和存储器单元电气特性等有偏差的不稳定存储器单元中，有时输出不均匀，每投入一次电源，Hi/Lo的输出就发生变动。因此，在本实施例中，提供即使是具有不稳定单元的芯片，也能够正确地识别的方法。
图3为表示在具有不稳定比特的SRAM中，用第1实施例所述的方法，重复n次取得SRAM初始模式编码的结果表。得知：在图3所示的到n次为止的初始模式编码中，没有完全一致的编码。在本实施例中，对这样的初始模式编码进行逻辑运算。更具体地说，以到n次为止的每次的模式编码的各个比特为单位，进行“与”运算，将不稳定比特的编码作为Lo除去。
图4为表示通过逻辑运算(“与”)对重复n次取得的初始模式编码进行处理后的结果表。图4所示的结果，对图3所示的各比特的初始模式编码，进行从第1次到第n次的值的“与”运算。并且，若从第1次到第n次有一次存在不同值的话，那么该比特中的运算结果就为Lo。运算结果为Lo的比特，在图4中编码用「D」表示，为模式编码不一致比特。然后，如图5所示，进行除去模式编码不一致比特的操作，将其作为半导体装置(芯片)固有的模式编码(以下，称为「固有编码」)。图5为表示芯片的固有编码表。
通过图6所示的逻辑电路来实现用上述方法求得固有编码的操作。图6为表示将求得固有编码的操作实现的逻辑电路的电路图。在图6所示的电路中，不仅求得固有编码，还同时生成称为「屏蔽编码」的附带编码。「屏蔽编码」具有这样的结构：是与固有编码一样的32比特、两个字节的编码，在图4中只有输出了模式编码不一致数据「D」的不稳定比特的编码为Lo，这以外的编码都为Hi。
图6所示的电路，具有：接收来自各存储器单元的从第1次到第n次的数据的“与”电路11及”或”电路12；接收来自“与”电路11的输出的“与”寄存器13；接收来自”或”电路12的输出的”或”寄存器14；接收来自“与”寄存器13和”或”寄存器14的输出的“同”电路15；将来自“与”寄存器13的输出作为固有编码保持的固有编码保持部16；接收来自“同”电路15的输出的屏蔽寄存器17；以及将来自屏蔽寄存器17的输出作为屏蔽编码保持的屏蔽编码保持部18。另外，虽然在图6中，作为“与”电路11及”或”电路12的输入，分别只记载有一个输入，但是实际上输入了第1次到第n次的n个数据。
在图6所示的逻辑电路中，在对“与”电路11输入数据的同时，也对”或”电路12输入数据。并且，从“与”电路11输出的数据，在通过“与”寄存器13输出到固有编码保持部16的同时，还被输出到“同”电路15。此时，在固有编码保持部16保持有图5所示的固有编码。而输入到”或”电路12的数据，通过”或”寄存器14被输入到“同”电路15。在“同”电路15中，当来自“与”电路11的输出和来自”或”电路12的输出相同时，输出Hi；不同时，输出Lo。其结果，在来自“同”电路15的输出中为Lo(空白)的比特的分布，与图4中输出模式编码不一致数据「D」的比特的分布一致。也就是说，如图7所示，在由“同”电路15输出的屏蔽编码中，初始模式编码在不稳定的比特为Lo，在这以外的比特为Hi。图7为表示各芯片的屏蔽编码的表。该屏蔽编码，为核实半导体装置实际上是否具有特定的固有编码的辅助编码，对其使用方法以后再进行详细说明。另外，在实际识别半导体装置时所使用的编码，由固有编码和屏蔽编码形成的组构成。在本说明书中，将该组称为「ID编码」。
图6所示的电路，例如，能够通过将ID编码生成用的程序装入为了取得初始模式编码的LSI检验器内来实现。或者，可以在各半导体装置上形成图6所示的电路，将从半导体装置输出的初始模式编码(Hi或者Lo)输入到设置在其上的电路中。并且，也可以在半导体装置以外的板上形成图6所示的电路。
图8为表示在图6所示的电路中，来自半导体装置的各存储器单元的输出(“与”电路11及”或”电路12的输入)、“与”寄存器13及”或”寄存器14的输出、和固有编码及屏蔽编码的真值表。其结果，从第0存储器单元到第3存储器单元的4个存储器单元中，读取了5次识别信息。在第0存储器单元的事例中，5次读取中的任意一次均输出「0」，此时，固有编码为「0」，屏蔽编码为「1」。在第1存储器单元、第2存储器单元的事例中，在5次读取中既有输出「1」的时候，也有输出「0」的时候，此时，固有编码为「0」，屏蔽编码为「0」。另外，在表中，在第1存储器单元和第2存储器单元中，将「X」记载为从第2次到第4次的输出，这表示「不必在意(是1也行，是0也行)」的意思。在第1存储器单元及第2存储器单元中，由于第1次和第5次的输出不同，因此仅由此就能够决定“与”寄存器13及”或”寄存器14的输出。也就是说，由于即使不考虑第2次到第4次的输出对结果也没有影响，因此省略了实际上是输出「0」，还是输出「1」的记录。其次，在第3存储器单元的事例中，5次读取中的任意一次均输出「1」，此时，固有编码为「1」，屏蔽编码为「1」。
其次，利用通过上述方法获得的ID编码，对实际进行半导体的识别(元件识别)的方法加以说明。图9为表示用于自动地识别半导体装置是否具有特定的ID编码的固有编码比较电路的例子的电路图。
图9所示的固有编码比较电路，由被输入对象固有编码和比较屏蔽编码的“与”电路21、被输入对象屏蔽编码及比较固有编码的“与”电路22、和接受“与”电路21、22的输出的判定电路23构成。在图9所示的固有编码比较电路中，首先通过已经说明的方法取得想要识别的半导体装置的ID编码(称为对象固有编码、对象屏蔽编码)。其次，在“与”电路21中，对所获得的对象固有编码和成为基准的比较屏蔽编码进行“与”处理，在“与”电路22中，对所获得的对象屏蔽编码和成为基准的比较固有编码进行“与”电路处理。然后，在判定电路23中，对“与”电路21和“与”电路22的输出值进行核对比较。图9所示的判定电路23，为进行所谓的汉明距离计算的电路。在判定电路23中，当汉明距离的值为0时，判定半导体装置具有与比较固有编码一样的ID编码，当汉明距离的值不为0时，判定半导体装置不具有与比较固有编码一样的ID编码。
这里，对汉明距离加以说明。图10为用于说明汉明距离的概念的图。当将来自“与”电路21的输出值作为A，将来自“与”电路22的输出值作为B时，有关这些输出，能够用符号A、B的距离(汉明距离)来表示A向B变化的程度。这里，将汉明距离定义为当对符号A和符号B进行比较时，值不同的比特的个数。由n比特构成的存储器单元中的符号A、B之间的汉明距离d，能够用下面的式子(1)表示。
d = Σ i = 1 n | a i - b i | - - - ( 1 )
图10表示n＝8时的符号A、B之间的汉明距离。ai表示来自“与”电路21的输出值，bi表示来自“与”电路22的输出值。如果将图10所示的ai、bi值填入式子(1)进行计算的话，则此时的汉明距离为3。
图11为在利用图9所示的电路来识别半导体装置时，表示对象固有编码、对象屏蔽编码、比较固有编码、比较屏蔽编码及汉明距离值的真值表。由于对象固有编码和对象屏蔽编码的组合为(0、0)(0、1)(1、1)3组，比较固有编码和比较屏蔽编码的组合也同样只有3组，因此这3种编码的组合为9组。在图11中，示出了这9种全部的组合。另外，由于图11所示的汉明距离是利用1比特输出值进行判定的，因此在上述式子(1)中，i＝1，n＝1。
在图11的第1排所示的情况中，由于对象固有编码为「0」，比较屏蔽编码为「0」，因此在“与”电路21(图9所示)中的“与”处理为「0」；由于对象屏蔽编码为「0」，比较固有编码为「0」，因此在“与”电路22(图9所示)中的“与”处理为「0」。由于“与”电路21、22的输出均为「0」，因此若将ai＝0，bi＝0代入上述式子(1)的话，则此时的汉明距离成为「0」。当汉明距离为「0」时，则判定成为识别对象的半导体装置的对象编码，与比较编码一致。在图11所示的第1排中，对象编码与比较编码确实一致。由于在图11的第2排到第5排、第7排、和“与”电路21、22的输出均为「0」，因此汉明距离为「0」，判定半导体装置的对象编码和比较编码一致。并且，由于在图11的第9排，“与”电路21、22的输出均为「1」，因此在上述式子(1)中汉明距离为「0」，判定半导体装置的对象编码和比较编码一致。
而在图11的第6排所示的情况中，由于对象固有编码为「0」，比较屏蔽编码为「1」，因此在“与”电路21(图9所示)中的“与”处理为「0」；由于对象屏蔽编码为「1」，比较固有编码为「1」，因此在“与”电路22(图9所示)中的“与”处理为「1」。如果将ai＝0，bi＝1代入上述式子(1)中，则两者的汉明距离为「1」。当汉明距离为「1」时，判定成为识别对象的半导体装置的对象编码，与比较编码不一致。在图11的第8排中，由于在“与”电路21中的输出为「1」，在“与”电路22中的输出为「0」，因此汉明距离为「1」，判定半导体装置的对象编码与比较编码不一致。
另外，在上述方法中，仅当汉明距离为「0」时，也就是对象ID编码和比较ID编码完全一致时，才判定半导体装置具有与比较ID编码一样的编码。但是，由于经过制造和安装工序，有时ID编码的一部分比特会发生变化。特别是，由于在安装时芯片被高温加热，且被施加应力，因此构成触发器和SRAM的元件特性较易变化。例如，如果在半导体衬底上形成扩散层的工序结束后的特性功能检验时，取得ID编码，在安装芯片后进行为了识别半导体装置的ID编码的识别的话，汉明距离有可能会不完全一致。为了解决这样的问题，决定出可以认为ID编码一致的汉明距离的规定范围，当不一致的汉明距离在该范围内时将其判定为一致就行。例如，当ID编码具有64个比特时，假设判定标准为汉明距离小于或等于构成ID编码的比特数的10％时为一致，在图9所示的电路中算出的汉明距离值为6以下的话，则判定为一致。
在本实施例中，通过根据复数个初始模式编码来形成固有编码，能够将不稳定比特作为「0」或者「Lo」从固有编码中除去。因此，即使是具有不稳定存储器单元的芯片，也能够更准确地进行识别。
并且，通过将对象固有编码和比较屏蔽编码进行“与”运算，将对象屏蔽编码和比较固有编码进行“与”运算，且计算这些值的汉明距离，能够极大地提高准确识别半导体装置的比率。例如，当将对象固有编码和比较固有编码进行“与”处理，将对象屏蔽编码和比较屏蔽编码进行“与”处理，且求出这些结果的汉明距离时，准确识别半导体装置的比率为90～95％左右，较低。而用图11所示的方法，对对象固有编码和比较屏蔽编码进行比较，对对象屏蔽编码和比较固有编码进行比较时，准确识别半导体装置的比率变得极高。象这样，用图11所示的电路，能够从数百个、数千个大量的半导体芯片中自动地选出具有特定的ID编码的半导体芯片。
(第3实施例)
在本实施例中，提供一种即使在最初取得ID编码之后，经过安装等各种处理工序，触发器和SRAM那样的元件的输出发生变动，也能够正确地形成稳定的ID编码的方法。
在本实施例中，重复进行先将取得ID编码的全存储器单元初始化成「1」及「0」中的状态之一，然后切断一次电源，并再次接通电源的操作，多次取得图3所示的初始模式编码。使用此方法后，不稳定存储器单元受到初始化时的剩余电荷的影响，当用「1」将全存储器单元初始化时，输出「1」；当用「0」将全存储器单元初始化时，输出「0」。并且，在使用图6所示的电路，对多次取得的初始模式编码，进行运算后，生成不稳定比特作为Lo而被除去的固有编码。用此方法，能够更准确地检测出不稳定存储器单元。
但是，有时会出现在取得的初始模式编码中包含很多Lo数据的现象。作为此现象的原因，可认为如下：虽然投入了电源，但是存储器单元并没有进入读取数据的状态(检验状态)。如果在复数的初始模式编码中包含有Lo数据较多的初始模式编码的话，则在最终所获得的固有编码中，Lo数据也较多，因此难以将半导体芯片进行对照比较。
为了回避这样的问题，当对重复n次取得的初始模式编码进行图6的电路的运算时，不采用Hi的数目在一定数目以下的初始模式编码(最终不成为初始模式编码的中间模式编码)，使用重新取得的初始模式编码就行。并且，还可以导入以下的运算、操作。也就是说，当预定取得n个初始模式编码时，通过在取得了i个(i＜n)初始模式编码的时候，利用图6所示的电路进行运算，来取得中间固有编码。然后，将在第i+1取得的初始模式编码和上述中间ID编码进行比较，当两者的汉明距离在一定值以上大时，将该初始模式编码除外。象这样，通过仅采用汉明距离在一定值以下的初始模式编码，进行利用了图6所示的电路的运算，来取得最终固有编码。此时，由于能够不采用与其它逻辑值相差太大的逻辑值来形成固有编码，因此能够获得更正确的固有编码。作为此方法的变形例，可以用将到此为止取得的i个初始模式编码、和利用第i+1个初始模式编码算出的汉明距离进行比较，来代替将取得中的初始模式编码和中间ID编码进行比较。
这里，参照附图对具体地进行上述方法的步骤加以说明。图12为表示为了取得可正确地进行半导体装置的识别的固有编码的步骤的流程图。这里，对从SRAM取得固有编码的情况加以说明。如图12所示，首先，在步骤St1中，打开半导体装置的电源，在步骤St2中，向取得编码的所规定的存储器单元的全部(例如，分别输出合计64比特(32比特相当于一个字时的32比特×2个字)的SRAM)写入「0」，将其初始化。然后，在步骤St3中切断电源。接着，在步骤St4中再次接通电源，在步骤St5中，读出SRAM的初始模式编码的数据，之后，在步骤St6中，再次切断电源。其次，在步骤St7中，调查全部比特中的、读出的初始模式编码的值为Hi或者「1」的比特的比率，判断其是否大于或等于24/64。若未满24/64，则再次返回到最初阶段重复操作。若比率大于或等于24/64，则在步骤St8中，对使用到上次为止取得的所有初始模式编码而获得的中间固有编码和这次取得的初始模式编码进行比较，算出两者的汉明距离。并且，判断汉明距离是否小于或等于10，若汉明距离比10大，则返回到步骤St1，再次取得初始模式编码。若汉明距离小于或等于10，则将其作为初始模式，执行步骤St9。在步骤St9中，判段是否取得了10个初始模式编码，若没有取得，则返回到步骤St1，取得下一个初始模式编码。若取得了10个，则执行步骤St10。
在步骤St10中，打开半导体装置的电源。接着，在步骤St11中，向输出比特的所有SRAM写入「1」，将其初始化。然后，通过用与步骤St3～步骤St9一样的方法进行步骤St12～步骤St18，取得10个初始模式编码。另外，由于对步骤St12～St18的说明，与步骤St3～步骤St9一样，因此在此不作说明。通过上述步骤一共取得20个初始模式，最后用图6所示的电路进行逻辑运算获得最终的ID编码。使用在本实施例中获得的ID编码，由于还严格地除去了含有不稳定要素的比特，因此能够更准确地进行半导体装置的识别。
其次，当将很多半导体装置(芯片)的ID编码、与特定的ID编码(上述比较ID编码)进行对照时，用图12所示的方法取得各半导体装置的ID，进行图9所示的电路的运算，进行对照比较。此时，判定电路23中的一致、不一致的判定，可以在汉明距离为0时判定为一致；也可以在汉明距离为小于或等于固有编码的比特数的10％的值时判定为一致。
如上所述，根据本发明，在不装载TFT那样的特殊元件，而装载有一般的触发器和SRAM等那样的将「0(或者Lo)」及「1(或者Hi)」的逻辑值输出的电路的半导体装置中，能够在没有特别的电路的情况下，形成各元件的ID编码，并且，能够进行识别。
(工业上的利用可能性)
本发明所涉及的半导体装置的识别编码形成方法和利用了该形成方法的识别方法，在如下方面特别有用：能够在不特别准备半导体芯片识别用模式和电路的情况下，对装载有触发器和SRAM那样的输出「0」和「1」的逻辑值的电路的元件进行识别。

Claims (14)

1、一种半导体装置的识别编码形成方法，具有将逻辑值输出的多个单元的电路，其特征在于：
包括：当向上述电路投入电源时，取得从上述单元的每一个单元输出的逻辑值的步骤(a)；以及
用上述逻辑值形成上述半导体装置的识别编码的步骤(b)。
2、根据权利要求1所述的半导体装置的识别编码形成方法，其特征在于：
在上述步骤(a)后，还包括：又一次向上述半导体装置投入电源，取得从上述单元的每一个单元输出的逻辑值的步骤(c)；
在上述步骤(b)中，形成将上述多个单元中的、在上述步骤(a)及上述步骤(c)中逻辑值发生变动的不稳定单元电路屏蔽的固有编码，将其作为上述识别编码中的一个编码。
3、根据权利要求2所述的半导体装置的识别编码形成方法，其特征在于：
在上述步骤(b)中，还形成上述单元中的、只有上述不稳定单元电路的逻辑值成为「0」的屏蔽编码，将其作为上述识别编码的一个编码。
4、根据权利要求2所述的半导体装置的识别编码形成方法，其特征在于：
在上述步骤(a)之前，在向所有上述多个单元写入「0」或者「1」之后，切断上述电源；
在上述步骤(c)之前，也在向所有上述多个单元写入「0」或者「1」之后，切断上述电源。
5、根据权利要求2所述的半导体装置的识别编码形成方法，其特征在于：
在上述步骤(b)中，仅用在上述步骤(a)中获得的逻辑值和在上述步骤(c)中获得的逻辑值中的、「1」的比例大于或等于规定值的逻辑值，来形成上述固有编码。
6、根据权利要求2所述的半导体装置的识别编码形成方法，其特征在于：
在进行上述步骤(a)后，进行上述步骤(c)前，还包括：利用在上述步骤(a)中获得的逻辑值来形成中间识别编码的步骤(e)；
在上述步骤(b)中，若在上述步骤(c)中获得的逻辑值和上述中间识别编码的汉明距离小于或等于规定值，则利用在上述步骤(c)中获得的逻辑值来形成上述识别编码。
7、根据权利要求2所述的半导体装置的识别编码形成方法，其特征在于：
在上述步骤(c)后，还包括：利用在上述步骤(c)中获得的逻辑值，来形成中间识别编码的步骤(f)；
在上述步骤(b)中，若上述中间识别编码和在上述步骤(a)中获得的逻辑值的汉明距离小于或等于规定值，则利用在上述步骤(a)中获得的逻辑值，来形成上述识别编码。
8、根据权利要求1所述的半导体装置的识别编码形成方法，其特征在于：
上述单元，为通过切断电源将保持的逻辑值消去的单元。
9、根据权利要求8所述的半导体装置的识别编码形成方法，其特征在于：
上述单元，为触发器或者SRAM。
10、一种半导体装置的识别方法，其利用了由在权利要求3中所述的半导体装置的识别编码形成方法而形成的上述识别编码，其特征在于：
通过将在成为识别对象的半导体装置中所取得的上述固有编码和比较用屏蔽编码进行了“与”运算的第1值、以及在成为识别对象的半导体装置中所取得的上述屏蔽编码和比较用固有编码进行了“与”运算的第2值加以比较，来进行识别。
11、根据权利要求10所述的半导体装置的识别方法，其特征在于：
以判断上述第1值和上述第2值是否完全一致来进行识别。
12、根据权利要求10所述的半导体装置的识别方法，其特征在于：
以判断上述第1值和上述第2值的汉明距离是否小于或等于规定值来进行识别。
13、一种半导体装置，其特征在于：
包括：具有将逻辑值输出的多个单元的逻辑值输出电路；以及
当向上述逻辑值输出电路投入电源时，取得从上述单元的每个单元输出的逻辑值，来形成上述逻辑值输出电路的识别编码的识别编码生成电路。
14、根据权利要求13所述的半导体装置，其特征在于：
还包括：将上述多个单元中的、每从上述逻辑值输出电路输出上述逻辑值时就发生变动的不稳定单元屏蔽的屏蔽电路。
CNA2005100859586A 2004-08-23 2005-07-21 半导体装置的识别编码形成方法、识别方法和半导体装置 Pending CN1741265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004241987 2004-08-23
JP2004241987A JP2006060109A (ja) 2004-08-23 2004-08-23 半導体装置の識別コード作成方法および半導体装置の識別方法並びに半導体装置

Publications (1)

Publication Number Publication Date
CN1741265A true CN1741265A (zh) 2006-03-01

Family

ID=35996047

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100859586A Pending CN1741265A (zh) 2004-08-23 2005-07-21 半导体装置的识别编码形成方法、识别方法和半导体装置

Country Status (5)

Country Link
US (1) US20060050580A1 (zh)
JP (1) JP2006060109A (zh)
KR (1) KR20060053883A (zh)
CN (1) CN1741265A (zh)
TW (1) TW200608466A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159779B2 (ja) * 2001-12-28 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、電子機器
US7222040B1 (en) * 2005-12-22 2007-05-22 Sony Computer Entertainment Inc. Methods and apparatus for producing an IC identification number
US7676531B2 (en) * 2005-12-22 2010-03-09 Sony Computer Entertainment Inc. Methods and apparatus for random number generation
KR101059005B1 (ko) * 2006-04-13 2011-08-23 엔엑스피 비 브이 반도체 장치, 그 식별자 생성 방법 및 그 식별 방법
JP5113074B2 (ja) 2006-11-06 2013-01-09 パナソニック株式会社 情報セキュリティ装置
US8347091B2 (en) 2006-11-06 2013-01-01 Panasonic Corporation Authenticator apparatus
US8219857B2 (en) * 2008-06-26 2012-07-10 International Business Machines Corporation Temperature-profiled device fingerprint generation and authentication from power-up states of static cells
EP4092590A1 (en) * 2009-07-10 2022-11-23 BlackBerry Limited System and method for performing serialization of devices
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP6106043B2 (ja) * 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR102090365B1 (ko) * 2017-06-22 2020-04-23 한양대학교 에리카산학협력단 반도체 칩 정품 인증용 고유값 설정 방법, 반도체 칩 정품 인증용 고유값을 포함하는 데이터베이스, 및 이를 포함하는 인증서버

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01182992A (ja) * 1988-01-14 1989-07-20 Mitsubishi Electric Corp 半導体記憶装置
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP3959966B2 (ja) * 1999-04-27 2007-08-15 セイコーエプソン株式会社 半導体集積回路
JP4045434B2 (ja) * 2003-04-23 2008-02-13 株式会社日立製作所 モジュール型計算機システム及びｉ／ｏモジュール
JP2005072355A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd 半導体装置及びｉｄ発生装置
JP3898682B2 (ja) * 2003-10-03 2007-03-28 株式会社東芝 半導体集積回路
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes

Also Published As

Publication number Publication date
US20060050580A1 (en) 2006-03-09
TW200608466A (en) 2006-03-01
JP2006060109A (ja) 2006-03-02
KR20060053883A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
CN1741265A (zh) 半导体装置的识别编码形成方法、识别方法和半导体装置
CN1106648C (zh) 带有测试电路的半导体集成电路
Stapper et al. Synergistic fault-tolerance for memory chips
CN1188896A (zh) 存贮器试验装置
Jeong et al. An advanced BIRA for memories with an optimal repair rate and fast analysis speed by using a branch analyzer
Jeong et al. A fast built-in redundancy analysis for memories with optimal repair rate using a line-based search tree
CN1315732A (zh) 随机存储器的自动检测方法及其检测电路
CN1667755A (zh) 带有存储器的半导体器件和存储器测试的方法
CN1799104A (zh) 存储在非易失性存储器中的数据的完整性控制
US20070114396A1 (en) Critical area calculation method and yield calculation method
Kang et al. A BIRA for memories with an optimal repair rate using spare memories for area reduction
Huang et al. A simulator for evaluating redundancy analysis algorithms of repairable embedded memories
CN101630534A (zh) 非易失性存储器可靠性的测试方法和装置
CN1702767A (zh) 更新一存储模块的方法和电路
EP0765522B1 (en) Memory test system
Gasiot et al. Process variability effect on soft error rate by characterization of large number of samples
CN116244303A (zh) 多管芯芯片管理方法、装置、计算机设备和存储介质
CN1103080C (zh) 具改进可测内置电可擦可编程只读存储器的单片微计算机
CN1144135C (zh) 车载电脑装置
CN1186809C (zh) 嵌入式内存测试平台装置及其测试方法
CN101034289A (zh) 计算机系统与处理方法
CN1412829A (zh) 半导体试验装置、半导体装置的试验方法和制造方法
CN1298035C (zh) 晶片测试参数分析方法
O’Dougherty et al. A study of semiconductor defects within automotive manufacturing using predictive analytics
CN117742614B (zh) 一种芯片内部闪存组合riad阵列方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication