CN1737784A - 计算机系统升级方法及装置 - Google Patents
计算机系统升级方法及装置 Download PDFInfo
- Publication number
- CN1737784A CN1737784A CN 200410064237 CN200410064237A CN1737784A CN 1737784 A CN1737784 A CN 1737784A CN 200410064237 CN200410064237 CN 200410064237 CN 200410064237 A CN200410064237 A CN 200410064237A CN 1737784 A CN1737784 A CN 1737784A
- Authority
- CN
- China
- Prior art keywords
- bus
- district
- north bridge
- upgrading
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
一种计算机系统升级方法及装置,包含:在一个含有一可支持多种北桥芯片的南桥芯片的一主机板上,将南桥芯片与主机板上一第一系统北桥区的间沟通的一组第一总线信号,连接至一总线切换装置;第一系统北桥区包含第一中央处理器区、第一系统存储器区、第一加速图形处理区、第一北桥芯片。制作一个升级模块,包含一升级系统北桥区,升级中央处理器区包含升级中央处理器区、升级系统存储器区、升级加速图形处理区、升级北桥芯片。主机板上设置一扩充插槽,用来连接升级模块使用以升级该计算机系统,升级模块通过与第一总线相同的信号与扩充插槽连接。当升级模块插入扩充插槽时,总线切换装置将第一中央处理器区从第一总线断开并将扩充插槽连接到第一总线上。
Description
(1)技术领域
本发明是关于一种计算机系统升级方法及装置,特别是有关一种在计算机系统的主机板上的升级方法及装置。
(2)背景技术
中央处理器(central process unit,CPU)为计算机系统的核心组件,处理数据的搬移及运算、计算机程序的执行并控制所有计算机系统内的装置。在早期的计算机系统中,所有计算机系统内的装置均通过相同的总线(bus)与中央处理器直接连接,并由中央处理器通过命令直接控制。
随着科技的进步,中央处理器的运算速度以及命令、数据总线的位宽度以及传送时脉(clock)的频率也不断提升,一个计算机系统可以连接及内含的装置数量大量增加,在同一时间计算机系统可以处理及搬移的数据量也随的大增。但是由于功能性上的不同,有些装置不需要以太高速的频率操作,例如使用者输出入接口鼠标及键盘;有些装置则是因为普遍使用而容易取得所以存在不同时期的计算机系统中,例如PCI适配卡以及现在在工业计算机界仍普遍使用的ISA适配卡。一个计算机系统内的各种不同的装置,分别使用各种适合该装置特性或限制的总线传送以及接收信号。
总线桥接(bus bridge)装置因为上述的现象而产生。其功能为不同总线的间命令及数据的翻译。所有装置在传送、读取、输出或输入数据到不同总线的装置时,均通过不同功能的总线桥接装置。因为有总线桥接装置的存在,一个计算机系统中可以存在各种利用不规格总线的装置。
系统逻辑(system core logic)芯片为整合多种总线桥接装置的集成电路组件。当一个计算机系统想要使用的装置所使用的不同规格总线数量众多时,为了主机板使用装置的信号走线(signal routing)方便进而节省使用的集成电路数量以及主机板的尺寸大小,很多内含多种总线桥接装置的系统逻辑芯片被因此而设计出来。系统逻辑芯片因为基本上为多种总线桥接装置所组成,在某些系统中使用一组两颗系统逻辑芯片,称为系统芯片组(systemchipset)。其中一处理高速总线如中央处理器总线、系统存储器总线、加速图形处理总线......等等的间总线沟通的芯片通常称为北桥(north bridge),而另一处理较低速总线如输出入接口以及系统储存装置接口总线等的总线的间的芯片称为南桥(south bridge)。南北桥的间通过一组总线传输数据,该总线可与其它装置共享或为南北桥的间传输命令/数据所专用。
很多系统逻辑芯片内部甚至植入多种系统装置,进一步节省主机板上需要的组件数量。例如加速图形处理装置或系统存储器装置可以植入已含有该装置使用的总线的北桥中,或是输出入接口装置可植入已含有该装置使用的总线的南桥中。
对于每一个系统上的装置而言,只要连接该装置的总线正常运作,而且其电源、时脉以及设定组件连接正确,该装置就能够正常动作。
图1举例说明一个计算机系统中主机板的方块图。图中主机板主要分为系统北桥区11以及系统南桥区12。该系统北桥区11包括中央处理器111、北桥芯片112、系统存储器113、加速图形处理装置114以及系统北桥区控制电路115等。其中该系统北桥区控制电路115一般包括系统北桥区11上所有装置的电源电路以及风扇电路,主要功能为控制系统北桥区11上所有装置在一般工作期间以及省电期间工作的电压以及中央处理器产生热能的正常传导。系统北桥区11以及系统南桥区12通过系统逻辑总线131连接。系统逻辑总线131上的信号包括系统南桥区12与北桥芯片112以及系统北桥区控制电路115沟通的信号集合。
系统存储器113为系统暂时存放包括中央处理器在内所有系统装置于系统执行动作时所需要数据的位置。系统存储器113通常只在该装置被供给电源时可以储存数据,一般使用的存储器型态为动态随机存取存储器(dynamicrandom access memory,DRAM)。其中依据系统设计的不同,系统存储器113可通过系统存储器总线连接到中央处理器111或北桥芯片112之上。系统存储器总线可为一个或多个,而个别的系统存储器总线可以连接一个或多个系统存储器113装置。举例来说,某些系统可以同时存在同步动态随机存取存储器(synchronous DRAM,SDRAM)以及双倍数据率同步动态随机存取存储器(double data rate SDRAM,DDR SDRAM),或是某些系统具有两个相同规格存储器总线的双信道(dual channel)存储器总线设计;其中每个个别的总线都可依照系统设计连接一个或多个存储器装置。
系统南桥区12主要包括南桥芯片121、通过系统输出/入总线133连接到南桥芯片121的系统输出/入控制器133以及通过系统南桥区控制总线132连接到南桥芯片121的系统南桥区控制电路134。
通过系统输出/入总线133连接到南桥芯片121的系统输出/入控制器123功能为控制计算机系统与外界沟通的各种接口。一个系统中的系统输出/入总线133可以为一个或多个,而个别的系统输出/入总线133可以连接一种或多种系统输出/入控制器123装置。举例来说,系统输出/入总线133可以是PCI总线或是ISA总线等不同的规格。而每种规格的系统输出/入总线133都有相对其规格设计的系统输出/入控制器123,其可以是音讯、视讯、储存装置或是数据通讯装置。不同的系统输出/入控制器123控制不同规格的输出/入接口总线134,通过各种预先订定的输出/入接口连接器124与外界的组件或讯号电缆线连接。
系统南桥区控制电路122一般包括系统南桥区各项装置的电源电路以及风扇电路,主要功能为控制系统逻辑区各项装置在一般工作期间以及省电期间工作的电压以及系统逻辑区各项装置产生热能的正常传导。
一个计算机系统的主机板在制作完成后,所选择的系统逻辑芯片直接焊接在主机板上无法改变。随着所选择的系统逻辑,中央处理器以及存储器的类型也已经决定;主机板上只能支持同样类型且脚位相同的装置的升级。如果想要升级该主机板的中央处理器或存储器到不同类型且脚位不同的装置时,现今的做法是更换整个主机板。这种做法造成主机板上仍可使用的组件的浪费,并因为主机板上可外接组件的规格替换快速,可能使原本可继续使用的外接组件因为规格已淘汰而无法在新的主机板继续使用,而必须另外购买同样功能但规格不同的装置。这对升级的费用以及时间上都会耗费许多,而且浪费仍可以继续使用的装置。
(3)发明内容
本发明的目的是解决上述现有技术的问题,提供一种计算机系统升级方法及装置,让一使用一可支持多种型式北桥芯片的南桥芯片的计算机系统的主机板,可以利用本发明提供的方法以及装置将系统中所使用的与北桥连接的装置包含中央处理器、系统存储器以及加速图形处理装置等装置升级。
本发明的目的是这样实现的:本发明提供一种升级计算机系统的方法,该方法包括:(1)将一个主机板上一南桥芯片与该主机板上一第一系统北桥区的间沟通的一组第一总线信号,连接至一总线切换装置;其中该第一系统北桥区包含一第一中央处理器区、一第一系统存储器区、一第一加速图形处理区以及一第一北桥芯片;(2)制作一个升级模块,该升级模块包含一升级系统北桥区,其中该升级系统北桥区包含一升级中央处理器区、一升级系统存储器区、一升级加速图形处理区以及一升级北桥芯片;(3)于该主机板上设置一扩充插槽,用来连接该升级模块使用以升级该计算机系统,其中该升级模块通过与该第一总线相同的信号与该扩充插槽连接;(4)当该升级模块插入该扩充插槽时,该总线切换装置将该第一中央处理器区从该第一总线断开并将该扩充插槽连接到该第一总线上。
本发明另提供一可通过插入一升级模块升级的计算机主机板,其中该升级模块包括一升级系统北桥区,该升级系统北桥区包含一升级中央处理器区、一升级系统存储器区、一升级加速图形处理区以及一升级北桥芯片;该主机板包括:(1)一第一系统北桥区,其中该第一系统北桥区包含一第一中央处理器区、一第一系统存储器区、一第一加速图形处理区以及一第一北桥芯片;(2)一系统南桥区,该系统南桥区可同时支持该第一系统北桥区以及该升级系统北桥区;该系统南桥区于主机板上通过一第一总线与该第一系统北桥区连接;(3)一扩充插槽,该扩充插槽设置于该主机板供连接该升级模块使用以升级该计算机系统,其中该升级模块通过与该第一总线相同的信号与该扩充插槽连接;(4)一总线切换装置,该总线切换装置于该升级模块插入时将该第一系统北桥区从该第一总线断开并将该扩充插槽连接到该第一总线上。
本发明进一步提供一种可升级的计算机系统,包括:一升级模块,该升级模块包括一升级系统北桥区,该升级系统北桥区包含一升级中央处理器区、一升级系统存储器区、一升级加速图形处理区以及一升级北桥芯片;
一主机板,包含:(1)一第一系统北桥区,其中该第一系统北桥区包含一第一中央处理器区、一第一系统存储器区、一第一加速图形处理区以及一第一北桥芯片;(2)一系统南桥区,该系统南桥区可同时支持该第一系统北桥区以及该升级系统北桥区;该系统南桥区于主机板上通过一第一总线与该第一系统北桥区连接;(3)一扩充插槽,该扩充插槽设置于该主机板供连接该升级模块使用以升级该计算机系统,其中该升级模块通过与该第一总线相同的信号与该扩充插槽连接;(4)一总线切换装置,该总线切换装置于该升级模块插入时将该第一中央处理器区从该第一总线断开并将该扩充插槽连接到该第一总线上。
利用本发明提供的方法以及装置将系统中所使用的与北桥连接的装置包含中央处理器、系统存储器以及加速图形处理装置等装置升级。
(4)附图说明
本发明通过下面的附图将会令人比较容易全盘了解,附图仅为图解之用,而非将本发明限制于图示范围。
图1举例说明一个计算机系统中主机板的方块图。
图2表示一个根据本发明实施例的计算机系统主机板的方块图。
图3表示一个配合第2图的本发明实施例的可升级主机板的升级模块31的方块图。
图4表示另一个根据本发明一实施例的计算机系统主机板40的方块图。
图5表示一个配合第4图的本发明实施例的可升级主机板的升级模块51的方块图。
(5)具体实施方式
本发明提供的一种升级计算机系统的方法,其目的主要为升级系统的中央处理器。但是不同类型的中央处理器,往往需要使用不同的北桥芯片。在现今的系统逻辑芯片设计中,一个多功能的南桥芯片,通常可以支持多种不同规格而可以连接不同中央处理器的北桥芯片。通过将一个主机板上一南桥芯片与该主机板上一第一系统北桥区的间沟通的一组第一总线信号,作能够切换给一个升级模块使用的设计,便可以在原有的主机板连接使用新的中央处理器以及北桥芯片。不过现今与北桥芯片和中央处理器直接连接的装置,均含有系统存储器装置以及加速图形处理装置在内;如果这些组件不随的更新于升级模块上,要将升级后的中央处理器以及北桥芯片相关于系统存储器装置以及加速图形处理装置的信号连接回主机板上,难度将提高过多而并不何实施的效益。本发明的升级方式为将一个主机板上一南桥芯片与该主机板上一第一系统北桥区的间沟通的一组第一总线信号,连接至一总线切换装置,而该装置能将该第一总线的信号于一升级模块插入时连接至该升级模块。其中该第一系统北桥区与该升级模块相对于系统的功能需相同,均包含一中央处理器区、一系统存储器区、一加速图形处理区以及一北桥芯片。该主机板上将设置一扩充插槽,用来做连接该升级模块之用。当该升级模块插入该扩充插槽时,该总线切换装置将该第一系统北桥区从该第一总线断开并将该扩充插槽连接到该第一总线上。其中该总线切换装置可以为一组跳接器,将该第一总线上所有信号用跳接器决定接往该第一北桥区或式接往该扩充插槽。该总线切换装置也可以为一总线开关集成电路组件;该总线开关集成电路组件接收从该主机板来的一切换信号;该主机板于该升级模块未插入时将该切换信号设为第一状态,并于该升级模块插入时将该切换信号设为第二状态;该总线切换装置于该切换信号为第一状态时将该系统逻辑模块的该第一总线的信号切换到连接该第一中央处理器区,并于该切换信号为第二状态时将该系统逻辑模块的该第一总线的信号切换到连接该扩充插槽上。将不使用的装置以及系统绕线自第一总线上断开,不但可以避免已不在使用的装置上负载对信号的干扰,更可以避免板子上的绕线对高速信号的反射干扰信号。
图2表示一个根据本发明实施例的计算机系统主机板的方块图。该主机板包括一第一系统北桥区21、一系统南桥区22、一总线切换装置23以及一扩充插槽24。
第一系统北桥区21包括一第一中央处理器区211、一第一北桥芯片212、一第一系统存储器区213以及一第一加速图形处理区214。第一系统北桥区21另包含第一系统北桥区的控制电路,其控制第一系统北桥区21上所有装置的电源及散热处理功能。
系统南桥区22包括南桥芯片221。系统南桥区22另包括所有不与第一系统北桥区21相连的装置,其主要功能为主机板上所有其它装置与第一系统北桥区21的沟通以及控制主机板与外界的装置的数据交换。
系统南桥区22通过总线231与总线切换装置24连接。总线切换装置24通过总线2311与第一系统北桥区21连接并通过总线2312与扩充插槽23连接。总线切换装置24在扩充插槽23未连接其它装置时将总线231的信号与总线2311相对应的信号连接在一起并与总线2312的信号断开。在此情形下,系统南桥区22与第一系统北桥区21相连接,组成一个完整的系统架构而可以正常开机执行。
图3表示一个配合第2图本发明实施例的可升级主机板的升级模块31的方块图。升级模块31包括一升级中央处理器区311、一升级北桥芯片312、一升级系统存储器区313、一升级加速图形处理区314以及一升级信号连接器316。升级模块31另包含该升级模块的控制电路,其控制该升级模块上所有装置的电源及散热处理功能。
与扩充插槽23连接的信号连接器316上的信号与总线2312的信号定义相同。总线2311及总线2312上的信号的定义在一般情形下均相同。只有在少数情形中,控制第一系统北桥区21及升级模块31的信号有不同的定义时,总线2311及总线2312会有信号定义的差异。
在升级模块31连接至扩充插槽23时,总线切换装置24将总线231的信号与总线2312相对应的信号连接在一起并与总线2311的信号断开。在此情形下,系统逻辑区22与升级中央处理器区310连接,组成一个完整的系统而可以正常开机执行。
图4表示另一个根据本发明一实施例的计算机系统主机板40的方块图。该主机板40包括一第一系统北桥区41、一系统南桥区42、一总线切换装置43以及一扩充插槽44。该主机板40另包含一加速图形处理转接插槽45及一第二加速图形处理插槽46,其中加速图形处理转接插槽45及第二加速图形处理插槽46的相对应信号直接连接作为传递总线信号之用。
第一系统北桥区41包括一AMD K7 462脚位型式中央处理器411、一VIA KT880北桥芯片412、4个DDR SDRAM存储器插槽413以及第一加速图形处理插槽414。第一系统北桥区41另包含电源/时脉控制电路415,其控制第一系统北桥区41上所有装置的时脉、电源及散热处理功能。
由于所使用的AMD K7 462脚位型式中央处理器411以及VIA KT880北桥芯片412的设计方式,4个DDR SDRAM存储器插槽413在本实施例中的主机板40上连接到VIA KT880北桥芯片412。
系统南桥区42包括VIA KT8327CD南桥芯片421,其通过VIA V-LINK总线与VIA KT880北桥芯片412沟通。如图所示,系统逻辑区42另包括所有不与第一系统北桥区41相连的装置,其主要功能为主机板上所有其它装置与第一系统北桥区41的沟通以及控制主机板与外界的装置的数据交换。
系统南桥区42通过总线431与总线切换装置44连接。总线431的信号包含VIA南北桥的间沟通的V-LINK总线信号以及时脉及电源控制信号。总线切换装置44通过总线4311与第一系统北桥区41连接并通过总线4312与扩充插槽43连接。总线切换装置44在扩充插槽43未连接其它装置时将总线431的信号与总线4311相对应的信号连接在一起并与总线4312的信号断开。在此情形下,系统南桥区42与第一系统北桥区41相连接,组成一个完整的系统架构而可以正常开机执行。
图5表示一个配合第4图本发明实施例的可升级主机板的升级模块51的方块图。升级模块51包括一VIA K8 754脚位型式中央处理器511、一VIA K8T800北桥芯片512、2个DDR SDRAM存储器插槽513、一升级加速图形处理连接器514以及一升级信号连接器516。升级模块51另包含该升级模块的时脉/电源控制电路515,其控制该升级模块上所有装置的时脉/电源及散热处理功能。
由于所使用的VIA K8 754脚位型式中央处理器511以及VIA K8TS00北桥芯片512的设计,2个DDR SDRAM存储器插槽513在本实施例中的升级模块51上连接到VIA K8 754脚位型式中央处理器511。
与扩充插槽44连接的信号连接器516上的信号与总线4212的信号定义相同。总线4211及总线4212上的信号的定义相同,均包含VIA V-LINK总线信号以及时脉及电源控制信号。
在升级模块51连接至扩充插槽43时,总线切换装置44将总线421的信号与总线4212相对应的信号连接在一起并与总线4211的信号断开。在此情形下,系统逻辑区42与升级模块51连接,组成一个完整的系统而可以正常开机执行。
请注意在本实施例的设计中,北桥芯片512控制的加速图形处理总线信号通过升级加速图形处理连接器514于升级模块51插入主机板40时连接到加速图形处理转接插槽35,将总线信号连接到第二加速图形处理插槽46上。加速图形处理装置于系统插入升级模块51后应连接在第二加速图形处理插槽46上因为第一加速图形处理插槽414于升级模块插入后,总线4311于系统上断开,北桥芯片412已失去功用而无法作用。通过此实施例的设计,升级模块51的尺寸可以更小而且升级后的加速图形处理装置可以继续使用原本配合主机板40的机壳的机构。
通过应用本发明,计算机系统在升级时,只需增加升级模块以及升级模块上所需要的装置而非整个系统,大部分计算机系统中原有的装置都可以继续使用。如果升级模块的设计有考虑到所要升级的主机板的平台(platform)机构,甚至系统的机壳都可以继续适用。升级计算机的人工以及金钱上的花费,因此而可以大幅的减少。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技术的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (6)
1.一种计算机系统升级方法,其特征在于包含:
提供一第一总线信号于一主机板上,以电性连接一南桥芯片与一第一系统北桥区,其中所述的第一系统北桥区包含一第一中央处理器区、一第一系统存储器区、一第一加速图形处理区以及一第一北桥芯片;
提供一个升级模块,所述的升级模块包含一升级系统北桥区,其中所述的升级系统北桥区包含一升级中央处理器区、一升级系统存储器区、一升级加速图形处理区以及一升级北桥芯片;
于所述的主机板上设置一扩充插槽;
于所述的主机板上设置一总线切换装置;
将所述的升级模块设置于所述的扩充插槽,其中所述的升级模块系通过与所述的第一总线相同的信号以电性连接于所述的扩充插槽;以及
切换所述的总线切换装置 使所述的第一系统北桥区与所述的第一汇流的连接中断 并使所述的扩充插槽与所述的第一总线电性连接。
2.一种计算机系统升级装置,是一可升级的计算机主机板,可通过连接一包含包括一升级系统北桥区的一升级模块而升级,所述的升级系统北桥区包含一升级中央处理器区、一升级系统存储器区、一升级加速图形处理区以及一升级北桥芯片,其特征在于所述的主机板包括:
一第一系统北桥区,包含一第一中央处理器区、一第一系统存储器区、一第一加速图形处理区以及一第一北桥芯片;
一系统南桥区,系通过一第一总线与所述的第一系统北桥区电性连接;
一扩充插槽,用以连接所述的升级模块 以升级所述的计算机系统;以及
一总线切换装置,当所述的升级模块与所述的扩充插槽连接时,中断所述的第一系统北桥区与所述的第一总线的连接 并使所述的扩充插槽与所述的第一总线电性连接。
3.如权利要求2所述的计算机系统升级装置,其特征在于更包括:
一加速图形处理总线转接插槽及一第二加速图形处理总线插槽,所述的加速图形处理总线转接插槽用以电性连接所述的升级模块中所述的加速图形处理区的信号至所述的第二加速图形处理总线插槽以连接一加速图形处理装置。
4.如权利要求2所述的计算机系统升级装置,其特征在于:
所述的总线切换装置为一跳接器。
5.如权利要求2所述的计算机系统升级装置,其特征在于:
所述的总线切换装置系一总线开关集成电路组件,用以接收所述的主机板发出的一切换信号。
6.如权利要求5所述的计算机系统升级装置,其特征在于:
所述的升级模块未连接于所述的主机板时,所述的切换信号系显示一第一状态,而所述的升级模块连接于所述的主机板时,所述的切换信号系显示一第二状态,于所述的第一状态时,所述的总线切换装置使得所述的系统南桥区通过所述的第一总线电性连接所述的第一系统北桥区,于所述的第二状态时,所述的总线切换装置使得所述的系统南桥区通过所述的第一总线电性连接所述的扩充插槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410064237 CN1737784A (zh) | 2004-08-19 | 2004-08-19 | 计算机系统升级方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410064237 CN1737784A (zh) | 2004-08-19 | 2004-08-19 | 计算机系统升级方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1737784A true CN1737784A (zh) | 2006-02-22 |
Family
ID=36080584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410064237 Pending CN1737784A (zh) | 2004-08-19 | 2004-08-19 | 计算机系统升级方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1737784A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101939761B (zh) * | 2007-12-13 | 2015-04-22 | Ati技术无限责任公司 | 包括至少两图形处理器的装置中的设定控制 |
-
2004
- 2004-08-19 CN CN 200410064237 patent/CN1737784A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101939761B (zh) * | 2007-12-13 | 2015-04-22 | Ati技术无限责任公司 | 包括至少两图形处理器的装置中的设定控制 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1818894B (zh) | 数据处理系统和数据处理器 | |
KR101078700B1 (ko) | 컨버터 및 제어 시스템 | |
CN100424668C (zh) | Pci-e总线自动配置系统 | |
JP3128932U (ja) | Cpuカード及びコンピュータ | |
CN1154166A (zh) | Pci到isa中断协议转换器及选择机制 | |
CN1399743A (zh) | 高速缓存系统和数字信号处理器结构 | |
US6175886B1 (en) | Semiconductor integrated circuit with low-power bus structure and system for composing low-power bus structure | |
EP0535793A2 (en) | Method for managing data transfers in a computing system having a dual bus structure | |
CN1696917A (zh) | 主从系统中直接内存存取控制器及总线结构 | |
CN1272720C (zh) | 用于中断的动态优先权排序的方法及装置 | |
CN103106164A (zh) | 一种高效dma控制器 | |
US20050114581A1 (en) | Universal controller for peripheral devices in a computing system | |
CN1633128A (zh) | 一种通讯传输控制装置及实现通讯协议控制的方法 | |
CN1889066A (zh) | 一种复用管脚工作模式的自动切换装置 | |
CN1737784A (zh) | 计算机系统升级方法及装置 | |
CN2854946Y (zh) | 一种会议系统主机及由其构成的电子会议系统 | |
CN1924844A (zh) | 自动调整总线宽度的方法及装置 | |
CN112069121A (zh) | 一种MCU控制GPU服务器Switch板系统及控制方法 | |
CN1737783A (zh) | 计算机系统升级方法及装置 | |
CN1619467A (zh) | 计算机系统及电源管理状态切换方法 | |
Toledo et al. | A plug and play approach to data acquisition | |
CN112612741A (zh) | 一种多路服务器 | |
CN1265300C (zh) | 一种紧凑型外围部件互连总线系统中控制平面的实现方法 | |
KR20020088046A (ko) | 메모리 가속기, 가속 방법과 관련된 인터페이스 카드 및마더보드 | |
CN2788463Y (zh) | 一种通讯传输控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |