CN1732564A - 通过差别平面化形成凸出金属部分的方法 - Google Patents

通过差别平面化形成凸出金属部分的方法 Download PDF

Info

Publication number
CN1732564A
CN1732564A CNA2003801077142A CN200380107714A CN1732564A CN 1732564 A CN1732564 A CN 1732564A CN A2003801077142 A CNA2003801077142 A CN A2003801077142A CN 200380107714 A CN200380107714 A CN 200380107714A CN 1732564 A CN1732564 A CN 1732564A
Authority
CN
China
Prior art keywords
gap
metal
dusts
planarization
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801077142A
Other languages
English (en)
Other versions
CN100423225C (zh
Inventor
J·宝德曼
S·金
P·菲希尔
M·科布瑞恩斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1732564A publication Critical patent/CN1732564A/zh
Application granted granted Critical
Publication of CN100423225C publication Critical patent/CN100423225C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在正常金属镶嵌处理后，金属层由宽度不同的金属间间隙分成多个金属部分(102－105，110、111)。进一步的化学机械抛光步骤使得金属部分从基片(100)凸出，部分(102－105)由较宽的金属间间隙分开，该部分比示出较窄金属间间隙的部分(110、111)凸出得更高。

Description

通过差别平面化形成凸出金属部分的方法
发明背景
可通过在基片上沉积连续层来制造诸如互连或金属化层的微电子结构。根据制造技术和材料，这些连续层中的一个或多个可形成具有不均形态的非平整表面。期望使非平整形态平面化，以预备后续沉积或操作。通常，诸如化学机械平面化(CMP)的平面化技术用于在相邻的暴露材料之间(诸如交替金属化的互连层和中间介质层)形成基本平整的表面。
在某些制造情况中，期望获得对各种材料的相对凸出具有受控容限的非平整形态。例如，为了将扩散蔓延用作促进因素，用于导电层界面，如共同申请和转让的美国专利申请“Method and Structure for Interfacing Electronic Devices(用于对接电子装置的方法和结构)”中所描述的，期望制造一种结构，其中一系列的金属层延伸或凸出离开周围的基片材料，如图2B中所示的结构，这将在以下进一步详细讨论。为了形成这种配置，选择性地移除基片材料的技术是很有用的。这种方法可包括以比移除金属层材料的速率明显更快的速率移除基片材料，或者可包括移除基片材料而基本不移除任何金属层材料。常规蚀刻剂的针对特定组材料而与其它组相对的选择性提供了在材料适当配对的情况下选择性蚀刻的机会。例如，常规的湿法蚀刻剂可用于以比蚀刻相邻的铜金属层的速率更快的速率选择性地蚀刻二氧化硅基片。例如，通过利用各向异性的等离子体蚀刻化学处理和技术，常规的图案形成技术也可用于帮助金属层之间的基片材料的选择性蚀刻。这些方法一般增加了结构处理的复杂性，并少许不精确。此外，在所需表面要具有超过一级形态的情况下，诸如表面中从相邻基片材料起特定组的金属化层比同一表面内的其它金属化层更加凸出的情况下，就需要相对于金属化层高度的基片高度的几个不同梯级，而当前的工艺就显得不够理想了。
因此，需要相对改进的工艺来制造可控制地调节相对于金属间层的金属层凸出高度的结构。此外，需要一种工艺来可控制地形成具有多个层次或形态梯级的表面。
附图说明
附图中，本发明作为实例加以说明而非限制性的，其中相同的标号表示类似元件。图中示出的部件并非按比例绘制，也不表示按精确的位置关系示出。
图1A示出了具有电镀入基片层中形成的沟槽中的金属层的基片层的剖视图。
图1B示出了微电子结构的剖视图，它具有在与一系列金属层耦合的基片层上形成的基本平面的表面。
图2A示出了微电子结构的剖视图，它具有在与一系列金属层耦合的基片层上形成的基本平面的表面。
图2B示出了本发明的一个实施例的各方面的剖视图，其中使用差别平面化来形成非平面表面。
图2C和2D示出了本发明的两个实施例的正交图，其中使用差别平面化来形成非平面表面。
图3A示出了微电子结构的剖视图，它具有在与一系列金属层耦合的基片层上形成的基本平面的表面。
图3B示出了本发明的另一个实施例的各方面的剖视图，其中使用差别平面化来形成非平面表面。
图4示出了根据本发明一个实施例的金属层高度差对金属间间隙距离的图表。
图5示出了根据本发明一个实施例的金属层高度差对金属间间隙距离的图表。
具体实施方式
在以下本发明实施例的详细描述中，参考附图，其中相同的标号表示相似元件。这里描述的说明性实施例被揭示得足够详细，以使本领域的熟练技术人员能够实施本发明。因此，以下的详细描述不是限制性的，且本发明的范围仅由所附权利要求书限定。
参考图1A，基片层(100)具有其中已形成金属层(124)的一连串开槽(122)。图1A所示的结构在半导体处理中是常见的，且基片层和金属层可包括各种材料。例如，在装置互连的情况下，金属层可包括诸如铜、铝、钨、钛、金、镍、铟及其合金的金属，它们是利用已知技术形成的，诸如电镀或者化学或物理气相沉积。
基片层可包括陶瓷或聚合物电介质材料、阻隔材料、蚀刻停止材料或金属层附近的微电子器件中使用的几乎任何非金属材料。例如，晶片可包括二氧化硅；氮化硅；氮氧化硅；碳掺杂氧化物；有机聚合物，诸如聚酰亚胺、聚对亚苯基二甲基、聚芳基醚、有机硅酸盐、聚萘、聚喹啉及其共聚物。可用于形成基片层(100)的其他类型材料的实例包括气凝胶、干凝胶和旋装玻璃(spin-on-glass“SOG”)。此外，基片层(100)可包括有机氢硅酸盐(“HSQ”)或甲基有机硅酸盐(methylsilsesquioxane“MSQ”)，它可利用常规旋涂工艺涂布于半导体晶片的表面上。虽然旋涂对于某些材料来说是形成基片层(100)的优选方式，但对于其他来说，化学气相沉积、等离子体增强化学气相沉积、SolGel工艺或泡沫技术是优选的。其他合适的基片层(100)材料诸如被称为“沸石”的那些自然产生互连的孔隙。虽然术语“沸石”是指示许多高度有序的中孔性材料，但几种沸石也被称作电介质材料，诸如中孔性氧化硅和硅铝酸盐沸石材料。通过气凝胶或干凝胶工艺合成沸石材料，旋涂就位，或利用化学气相沉积法进行沉积以形成空隙结构。在旋涂或其他沉积方法的情况下，需要使用本领域熟练技术人员所熟悉的蒸发技术除去溶剂。
基片层(100)可包括几种材料或几个子层，如在具有铜金属化(124)的常规互连结构的情况中，其中包括诸如钽、氮化钽、氮化钛和钨或抑制诸如铜的导电材料扩散进入相邻电介质层的其他材料金属的阻挡层位于铜材料和夹层电介质材料之间。具有合适电迁移和扩散阻挡特性的已知聚合物阻挡层也可用作阻挡层。许多前述电介质材料常规用作阻挡层附近的夹层电介质。
参考图1B，描述了与图1A相类似的结构，其区别在于已优选使用化学机械平面化使顶表面平面化，以形成基本平面的表面(126)，它包括基片层(100)的平面化表面和不连续金属层(102-105)的暴露的平面化表面。常规氧化铝基的浆液一般用于这种应用。实现高度平面表面的CMP处理可包括使用可改变的材料选择性和研磨颗粒尺寸的浆液的几个抛光阶段，如本领域熟练技术人员显而易见的。在所描述的实施例中，每个金属层都具有基本相当的金属层宽度(118)并与其他金属层隔开基本相当的金属间间隙(116)。图2A所述结构的关键方面在于金属间间隙(116)距离，在这种情况中其对于每个金属层(102-105)来说是相等的。
参考图2A，描述了与图1B相类似的结构。在所述实施例中，该基片包括二氧化硅且金属层(102-105)包括铜。例如，钽或氮化钽的薄阻挡层(未示出)可位于铜金属线和二氧化硅基片之间。参考图2B，描述与图2A相类似的结构，区别在于减少了基片层相对于金属层的水平高度。如图2B所示，每个金属层(102-105)从基片层起延伸或凸出一凸出高度(106-109)。在所述实施例中，由于图2A结构的每个金属间间隙距离(116)基本是相当的，所以每个凸出高度基本相等。从图2A的结构形成图2B的结构优选采用专门的化学机械平面化(CMP)技术，它被称作“差别平面化”。差别平面化可应用于更改实质上是线性或连续的接触件(140)(如图2C的正交示图中)，不连续的接触件(141)(如图2D的正交示图中)，或者给定微电子结构中不连续和线性几何形态的组合的凸出高度。例如，图2B的剖视图表示图2C所示的或图2D所示的结构的横截面。
差别平面化过程中材料选择和相对定位、CMP浆液选择、CMP压力、CMP边缘速度、CMP垫选择和CMP时间是关键因素。实验上确定：在差别平面化优化浆液选择、压力、边缘速度和垫选择后，金属线凸出高度与周围金属间间隙尺度特别相关。参考图4，例如，针对与图2B和2C相类似的结构，描述了金属层凸出高度和金属间间隙距离之间的关系，其中对象表面包括连续(140)铜金属层(102-105)以及二氧化硅基片层(100)，且用含氧化硅研磨颗粒的浆液进行差别平面化约240秒的时间，其中为特殊应用调节研磨颗粒的尺寸。
对于这种和许多基片和金属线材料的其他组合，浆液优选具有小于相邻金属间间隙尺度的约5％的最大颗粒尺寸，以便提供凸出高度差别。例如，采用小于约6微米的金属间间隙，优选颗粒尺寸在约40纳米和约70纳米之间的氧化硅基浆液。这种相对尺寸关系的一个原因在于更小的颗粒能更好地通向非常窄的沟状部件，因此，优选通过沉淀而非烟化形成氧化硅颗粒的氧化硅基浆液，因为烟化的氧化硅颗粒趋于成块，从而形成更大氧化硅颗粒的等效物。此外，为了在铜金属层面前的最大效果，浆液优选被Ph调节到约9和11之间，并优选具有类似于水的较低粘性，在约1和约4厘泊之间。pH水平在约7和9之间的浆液对铜也是有效的，尽管蚀刻基片材料比金属的相对选择性比率会导致基片水平高度降低时铜金属的少许腐蚀。优选的浆液包括氧化硅颗粒、去离子水和任何pH调节成分，诸如氢氧化钠。其他合适的浆液可具有类似的成分，除了不同的研磨剂，诸如氧化铝，以及用于调整铜腐蚀和相对于基片材料的抛光率的铜腐蚀抑制剂。
CMP垫选择是另一个关键因素，且对于小于约6微米的较小的金属间间隙尺度来说，最优选的是聚氨酯垫，它具有非常适于在CMP条件下接触低铺设表面的顺从、柔软、纤维状组合物。特别优选的是Rodel Corporation制造的商标为“PolitexSupremeTM”和“IC1000TM”的聚氨酯垫。可使用本领域熟练技术人员已知的技术更改其他商业上可得的垫，以便在功能上相似。常规CMP机器诸如Applied MaterialsCorporation的“MirraTM”和“ReflexionTM”以及Nikon Corporation的“NPS3301TM”。
参考图5，利用与图4所述数据的实施例相同的浆液和其他条件来说明CMP压力和CMP边缘速度的效果。如图5所示，增加压力和减小边缘速度可显著影响给定金属间间隔尺度的差别平面化。例如，在图4所示的较佳实施例中，在约6微米的金属间间隔距离下，约5磅/每平方英寸(psi)的相对高压和约60英尺/分钟(fpm)的相对低边缘速度提供约1100埃的凸出高度，而约2.5psi的相对低压和约250fpm的相对高边缘速度在相同的约6微米的金属间间隔距离下将提供约700埃的凸出高度。较佳地，CMP压力在约2.5psi和约6psi之间。如上所述，CMP时间也是关键因素。图4和5中描述的数据反映约240秒的CMP时间，在该时间下对于所选的铜和二氧化硅材料来说深度的增加渐进地变小。这种渐进变小是由于在很窄的沟槽中的特定深度后较小的CMP垫纤维不能合适地引起磨损造成的。直到该渐进减小接近最大凸出高度差，指定条件下的差别平面化才与时间线性地进行，因此CMP时间可与诸如图5所述的数据结合使用来为各组条件实现小于最大凸出高度，如本领域熟练技术人员显见的。例如，参考图4，对于约2微米的金属间间隙，通过将CMP时间减少到与图4数据有关的240秒以下，达到诸如约120秒的CMP时间，就可以实现小于200埃的凸出高度。这种技术可用于实现约50埃的可预期凸出高度，在该凸出高度之下，由于与常规CMP有关的系统可变性，容限会是不可预期的。差异平面化对于超过6微米的金属间间隙距离同样有效。例如，使用上述技术，具有约6微米和约10微米之间的金属间间隙距离的诸如图2A-2D中描述的结构可以被有效地差别平面化，其例外在于，会有效地使用更大颗粒尺寸的浆液，优选小于相应金属间间隙距离的约5％。
参考图3A和3B，说明了本发明的另一个变型，其中基片部分与具有相对较窄的金属间间隙的金属层有关，而基片的其他部分与具有较大金属间间隙的金属层有关。从诸如图3A所示的结构到图3B所述的结构的转化说明了本发明的适用性，以可预期地形成基片，其中金属层的特定组与含相同表面的其它金属层相比从相邻基片材料进一步凸出，有效地形成相对于有关金属层高度的基片高度的几个不同水平高度或梯级。换句话说，差别平面化图3A结构的基本平面的表面以降低相对于金属层(102-105，110，111)的水平高度的基片(100)的水平高度会形成诸如图3B所示的结构。
参考图3A，描述了基片层(100)，其优选类似于参考图1A或2A所描述的结构。如上所述，金属层(102-105，110，111)优选包括铜，但也可包括其它金属或合金。例如，在一个实施例中，较大的金属层(102-105)分别具有约6微米的宽度(118)以及约4微米的金属间间隙尺度(116、120)，而含两个系列的较小金属层(110、111)分别具有约2微米的宽度(114)和约1微米的金属间间隙尺度(112)。利用参考图2A所描述的技术就可以形成具有这些尺度的诸如图3A所述的结构。
为了形成与图3B所述的结构相类似的结构，其中具有两个分组的凸出高度一一个分组与较大的金属层(102-105)和较大的金属间间隙(116、120)有关而另一个分组与较小金属层及其较小金属间间隙(112)的两个系列(110、111)有关，可使用差别平面化。由于金属间间隙从约1微米到约4微米变化，且优选的氧化硅基浆液具有小于金属间间隙的约5％的沉淀颗粒尺寸，所以沉淀颗粒尺寸小于约70纳米的氧化硅基浆液是有效的。例如，使用PolitexTM最高垫，颗粒尺寸小于约70纳米且pH约9到11之间的氧化硅基浆液，约1到4厘泊之间的粘度，约5psi的CMP压力，以及约60英尺/分的CMP边缘速度，就可形成与图3B相类似的结构，其对于所述系列(110、111)内的较小金属层具有约200埃的凸出高度(130、132)，且对于较大金属层(102-105)具有约800埃的凸出高度(106-109)。
因此，揭示了新颖的表面更改解决方案。虽然这里参考具体实施例描述了本发明，但本领域的普通技术人员可方便地在其中进行修改。因此，所有这种变型和修改都包含在本发明的范围内，如所附权利要求书所限定的。

Claims (50)

1.一种形成微电子结构的方法，其特征在于，包括：
在基片层中形成一系列金属层，系列中的这些金属层由金属间间隙分开；
平面化所述金属层和基片层以形成基本平面的表面；
差别平面化所述基本平面的表面，以降低相对于金属层的水平高度的基片层的水平高度。
2.如权利要求1所述的方法，其特征在于，系列中的每个金属层都通过小于约6微米的金属间间隙与系列中的其它金属层分开。
3.如权利要求2所述的方法，其特征在于，金属层包括铜而基片层包括非金属。
4.如权利要求3所述的方法，其特征在于，平面化金属层和基片层以形成基本平面的表面包括使用氧化铝基浆液的化学机械平面化。
5.如权利要求3所述的方法，其特征在于，差别平面化包括使用氧化硅基浆液的化学机械平面化。
6.如权利要求5所述的方法，其特征在于，氧化硅基浆液包括颗粒尺寸小于金属间间隙的约5％的氧化硅颗粒。
7.如权利要求6所述的方法，其特征在于，氧化硅颗粒是沉淀颗粒。
8.如权利要求5所述的方法，其特征在于，氧化硅基浆液的pH在约9和11之间。
9.如权利要求5所述的方法，其特征在于，氧化硅基浆液的粘度在约1到4厘泊之间。
10.如权利要求1所述的方法，其特征在于，差别平面化包括施加约2.5到6psi之间的平面化压力。
11.如权利要求3所述的方法，其特征在于，基片包括二氧化硅。
12.如权利要求5所述的方法，其特征在于，差别平面化包括使用聚氨酯抛光垫的化学机械平面化。
13.如权利要求3所述的方法，其特征在于，差别平面化将金属间间隙中基片层的水平高度降低约50埃和约1200埃之间。
14.如权利要求13所述的方法，其特征在于，一个金属间间隙约为2微米，其中差别平面化将该金属间间隙中的基片层的水平高度降低约200到约400埃之间。
15.如权利要求13所述的方法，其特征在于，一个金属间间隙约为3微米，其中差别平面化将该金属间间隙中的基片层的水平高度降低约400到约700埃之间。
16.如权利要求13所述的方法，其特征在于，一个金属间间隙约为5微米，其中差别平面化将该金属间间隙中的基片层的水平高度降低约500到约1000埃之间。
17.如权利要求13所述的方法，其特征在于，一个金属间间隙约为6微米，其中差别平面化将该金属间间隙中的基片层的水平高度降低约600到约1200埃之间。
18.如权利要求1所述的方法，其特征在于，差别平面化包括以约50到300英尺/分的边缘速度化学机械平面化基本平面的表面。
19.一种从基片的铜层之间的金属间间隙和铜表面选择性地平面化金属间基片材料的方法包括：
用氧化硅基浆液以约2.5和6psi之间的抛光压力以及50和300英尺/分之间的抛光边缘速度来化学机械抛光该表面。
20.如权利要求19所述的方法，其特征在于，氧化硅基浆液包括氧化硅颗粒，其颗粒尺寸小于金属间间隙的约5％。
21.如权利要求20所述的方法，其特征在于，氧化硅颗粒是沉淀颗粒。
22.如权利要求19所述的方法，其特征在于，氧化硅基浆液的pH在约9和11之间。
23.如权利要求19所述的方法，其特征在于，氧化硅基浆液的粘度在约1和4厘泊之间。
24.如权利要求19所述的方法，其特征在于，基片包括二氧化硅。
25.如权利要求19所述的方法，其特征在于，差别平面化包括使用聚氨酯抛光垫的化学机械平面化。
26.如权利要求19所述的方法，其特征在于，差别平面化将金属间间隙中的基片层的水平高度降低约100埃到1200埃之间。
27.如权利要求19所述的方法，其特征在于，同一平面化处理从较宽金属间间隙移除材料的速率比从较窄金属间间隙移除材料的速率更快。
28.一种微电子结构，其特征在于，包括：
基片层，它与一系列金属层耦合，形成交替金属层和金属间基片间隙的表面，每个金属层延伸超过其周围的金属间晶片间隙的水平高度，其凸出高度小于约1200埃并且是相邻金属间基片间隙尺度的函数，其中通过差别平面化形成该凸出高度。
29.如权利要求28所述的微电子结构，其特征在于，约6微米的金属间基片间隙之间的金属层具有约1150埃的凸出高度。
30.如权利要求28所述的微电子结构，其特征在于，约5微米的金属间基片间隙之间的金属层具有约1000埃的凸出高度。
31.如权利要求28所述的微电子结构，其特征在于，约3微米的金属间基片间隙之间的金属层具有约650埃的凸出高度。
32.如权利要求28所述的微电子结构，其特征在于，约2微米的金属间基片间隙之间的金属层具有约400埃的凸出高度。
33.如权利要求28所述的微电子结构，其特征在于，第一系列的金属层具有约6微米的宽度并由约4微米的金属间间隙围绕，其中凸出高度为约800埃。
34.如权利要求33所述的微电子结构，其特征在于，进一步包括从相同基片凸出的第二系列的金属层，该第二系列具有约2微米的宽度并由约1微米的金属间间隙围绕，其中对于第二系列来说，凸出高度约为200埃。
35.如权利要求34所述的微电子结构，其特征在于，差别平面化包括使用颗粒尺寸小于约70纳米的氧化硅基研磨剂的化学机械平面化。
Figure A2003801077140005C1
式中，R1、R2、Ar、Y1～Y5、Z2、b、c和e与上述相同。
12、如权利要求10所述的树脂组合物，其特征在于，
在式(3)和(3a)中，由环Y3和X1和X2形成的含磷基团是用下述式表示的基团，式中的芳香环上可具有有机取代基。
Figure A2003801077140005C2
13、如权利要求1所述的树脂组合物，其特征在于，
有机磷化合物(B)是从二芳基氧亚膦基—多羟基芳烃类、二烷基氧亚膦基—多羟基芳烃类、10-(多羟基芳基)-10H-9-氧杂-10-磷杂菲-10-氧化物类、以及亚环烷基氧亚膦基—多羟基芳烃类中选择的至少一种。
14、如权利要求1所述的树脂组合物，其特征在于，
有机磷化合物(B)是从单或双[(9，10-二氢-9-氧杂-10-氧化-10-磷杂菲-10基)C1-14烷基]苯类、N-单或N，N-双[(9，10-二氢-9-氧杂-10-氧化-10-磷杂菲-10-基)C1-14烷基]氨基三嗪类、单或双[(亚环烷基氧亚膦基)C1-4烷基]苯类、和N-单或N，N-双[(亚环烷基氧亚膦基)C1-14烷基]氨基三嗪类中选择的至少一种。
15、如权利要求1所述的树脂组合物，其特征在于，
有机磷化合物(B)是由R1为羟基或可以形成酯的衍生物基团且c为2以上的权利要求7所述的式(1)的化合物、和至少含有芳香族二羧酸的二羧酸成分获得的低聚物或聚合物。
16、如权利要求1所述的树脂组合物，其特征在于，
阻燃助剂(C)是从(C1)、(C2)芳香族树脂、(C3)非磷系的含氮环状化合物或其盐、(C4)无机金属系化合物、(C5)含硫化合物、(C6)含硅化合物中选择的至少一种，其中(C1)是从(c1)无机磷化合物、(c2)正磷酸酯或其缩合物、(c3)磷酸酯酰胺、(c4)磷氮基化合物、(c5)具有氧亚膦基或磷酸亚基的亚磷酸酯或其金属盐、和(c6)具有氧亚膦基或磷酸亚基的有机次膦酸化合物或其金属盐中选择的含磷化合物。
17、如权利要求16所述的树脂组合物，其特征在于，
芳香族树脂(C2)是从聚苯硫醚系树脂、聚苯醚系树脂、聚碳酸酯系树脂、芳香族尼龙、聚芳酯系树脂、芳香族环氧树脂、以及在主链或侧链上具有芳香族环的树脂中选择的至少一种，其中所述芳香族环具有羟基和/或氨基。
18、如权利要求16所述的树脂组合物，其特征在于，
非磷系的含氮环状化合物或其盐(C3)，是从非磷系的具有氨基的含氮环状化合物或其盐、环状尿素化合物、四唑化合物以及(多)磷酸酰胺中选择的至少一种。
19、如权利要求16所述的树脂组合物，其特征在于，
无机金属系化合物(C4)是从金属氢氧化物、硼酸金属盐、磷酸氢金属盐、锡酸金属盐中选择的至少一种。
20、如权利要求16所述的树脂组合物，其特征在于，
含硫化合物(C5)是从有机磺酸金属盐中选择的至少一种。
21、如权利要求16所述的树脂组合物，其特征在于，
含硅化合物(C6)是从直链或支链状有机硅烷、以及沸石中选择的至少一种。
22、如权利要求1所述的树脂组合物，其特征在于，
相对于基础树脂(A)100重量份，有机磷化合物(B)和阻燃助剂(C)的总量是0.01～300重量份；所述有机磷化合物(B)和所述阻燃助剂(C)的比例为前者/后者＝5/100～1000/100。
23、如权利要求1所述的树脂组合物，其特征在于，
还含有从受阻酚系抗氧化剂、磷系稳定剂、氟系树脂、和填充剂中选择的至少一种。
24、一种阻燃性树脂组合物的制造方法，其特征在于，
是混合基础树脂(A)、权利要求1所述的有机磷化合物(B)、和阻燃助剂(C)而制造阻燃性树脂组合物。
25、一种成形体，其特征在于，
是用权利要求1所述的阻燃性树脂组合物形成的。
26、如权利要求25所述的成形体，其特征在于，
是电气·电子部件、办公自动化装置部件、家电机器部件、汽车部件、或机械机构部件。
CNB2003801077142A 2002-12-28 2003-12-08 通过差别平面化形成的凸出金属部分及其制造方法 Expired - Fee Related CN100423225C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/334,308 2002-12-28
US10/334,308 US6914002B2 (en) 2002-12-28 2002-12-28 Differential planarization

Publications (2)

Publication Number Publication Date
CN1732564A true CN1732564A (zh) 2006-02-08
CN100423225C CN100423225C (zh) 2008-10-01

Family

ID=32655018

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801077142A Expired - Fee Related CN100423225C (zh) 2002-12-28 2003-12-08 通过差别平面化形成的凸出金属部分及其制造方法

Country Status (5)

Country Link
US (2) US6914002B2 (zh)
EP (1) EP1576665A1 (zh)
CN (1) CN100423225C (zh)
AU (1) AU2003293481A1 (zh)
WO (1) WO2004061950A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596880B1 (ko) * 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
CN102451688B (zh) * 2010-10-27 2013-08-28 中国科学院大连化学物理研究所 一种空心纳米复合氧化物材料及其制备
CN104263248B (zh) * 2014-09-26 2016-06-29 深圳市力合材料有限公司 一种适用于低下压力的弱酸性铜抛光液
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN112241125B (zh) * 2020-10-29 2021-08-13 北京理工大学 一种基于微分平坦特性的无人机轨迹跟踪方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US6194313B1 (en) * 1997-04-30 2001-02-27 Texas Instruments Incorporated Method for reducing recess for the formation of local interconnect and or plug trench fill for etchback process
US6093649A (en) * 1998-08-07 2000-07-25 Rodel Holdings, Inc. Polishing slurry compositions capable of providing multi-modal particle packing and methods relating thereto
US6232231B1 (en) * 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
NZ511080A (en) * 1998-10-21 2003-05-30 W Aqueous alkaline (pH 10.8) slurries prepared from slurries with a particle size from 0.1-0.5 microns heated or autoclaved to increase abrasivity
JP3566885B2 (ja) * 1999-06-02 2004-09-15 シャープ株式会社 トレンチアイソレーションの形成方法及び半導体装置の製造方法
US6355147B1 (en) * 1999-12-10 2002-03-12 Sandia Corporation Porous electrode apparatus for electrodeposition of detailed metal structures or microelectronic interconnections
US6281114B1 (en) * 2000-02-07 2001-08-28 Infineon Technologies Ag Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication
US6391768B1 (en) * 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
US6815354B2 (en) * 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
US7677956B2 (en) * 2002-05-10 2010-03-16 Cabot Microelectronics Corporation Compositions and methods for dielectric CMP
US20030219982A1 (en) 2002-05-23 2003-11-27 Hitachi Chemical Co., Ltd CMP (chemical mechanical polishing) polishing liquid for metal and polishing method
US6870270B2 (en) * 2002-12-28 2005-03-22 Intel Corporation Method and structure for interfacing electronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备
CN114952600B (zh) * 2022-07-11 2023-09-19 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Also Published As

Publication number Publication date
US20040127049A1 (en) 2004-07-01
US6914002B2 (en) 2005-07-05
US20050170759A1 (en) 2005-08-04
EP1576665A1 (en) 2005-09-21
CN100423225C (zh) 2008-10-01
AU2003293481A1 (en) 2004-07-29
US7105925B2 (en) 2006-09-12
WO2004061950A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
US6451697B1 (en) Method for abrasive-free metal CMP in passivation domain
US7105925B2 (en) Differential planarization
KR100396883B1 (ko) 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
US6800218B2 (en) Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
EP1930938A1 (en) Polishing agent, method for polishing surface to be polished, and method for manufacturing semiconductor integrated circuit device
US8691664B2 (en) Backside process for a substrate
CN104250816A (zh) 化学机械抛光浆料组合物和将其用于铜和硅通孔应用的方法
WO2001083638A1 (en) Polishing slurries for copper and associated materials
KR20160001684A (ko) 화학적 기계 연마 조성물 및 텅스텐의 연마 방법
WO2009071351A1 (en) A method for chemically-mechanically polishing patterned surfaces composed of metallic and nonmetallic patterned regions
US6485355B1 (en) Method to increase removal rate of oxide using fixed-abrasive
WO2006049892A2 (en) Metal ion-containing cmp composition and method for using the same
US6569769B1 (en) Slurry-less chemical-mechanical polishing
KR20000058073A (ko) 알루미늄 또는 알루미늄 합금 전도 재료 층의 기계화학적연마방법
US11066575B2 (en) Chemical mechanical planarization for tungsten-containing substrates
EP0982766A1 (en) Process for chemo-mechanical polishing of a copper-based material layer
US5990558A (en) Reduced cracking in gap filling dielectrics
JP5357021B2 (ja) 酸化物の除去速度向上のためのガリウム及びクロムイオン
KR100321156B1 (ko) 반도체 소자의 금속배선 형성방법
CN1176490C (zh) 防止金属导线间短路的方法
KR100558692B1 (ko) 반도체 집적회로 제조 방법
CN1347148A (zh) 金属导线的制造方法
KR100587603B1 (ko) 반도체 장치의 제조에서의 연마 방법
KR20030085999A (ko) 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법
KR20050012580A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20181208

CF01 Termination of patent right due to non-payment of annual fee