CN1731683A - 输入/输出电路串行转并行的装置及方法 - Google Patents

输入/输出电路串行转并行的装置及方法 Download PDF

Info

Publication number
CN1731683A
CN1731683A CN 200510092311 CN200510092311A CN1731683A CN 1731683 A CN1731683 A CN 1731683A CN 200510092311 CN200510092311 CN 200510092311 CN 200510092311 A CN200510092311 A CN 200510092311A CN 1731683 A CN1731683 A CN 1731683A
Authority
CN
China
Prior art keywords
input
output
data
control signal
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510092311
Other languages
English (en)
Inventor
李政道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 200510092311 priority Critical patent/CN1731683A/zh
Priority to CNB2006100050241A priority patent/CN100550654C/zh
Publication of CN1731683A publication Critical patent/CN1731683A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明的串行转并行I/O电路装置包括有：M个顺序逻辑电路；每一个顺序逻辑电路皆包括有：一第一D触发器，用以接收一位的输入数据，此外每一个第一D触发器的输出连接到下一级第一D触发器的输入；一第二D触发器，用以接收一位的启用控制信号，此外每一个第二D触发器的输出连接到下一级第二D触发器的输入；一多工器，包含有两个输入端与一启用控制信号接收端，一输入端接收第一D触发器所接收的输入数据，该启用控制信号接收端，用以接收第二个D触发器所接收的启用控制信号；以及一D型选通锁存器，用以将数据输出，且其所输出的数据会反馈至多工器的另一个输入端，用以当做下一批数据输入时，数据输出的选择。

Description

输入/输出电路串行转并行的装置及方法
技术领域
本发明涉及一种关于输入/输出(I/O)电路的装置及方法，特别是指I/O电路中串行转并行(serial to parallel)的装置及方法。
背景技术
一般集成电路(Integrated circuit，IC)在制造完成后，其引脚(pin)数目也就固定了，且同时由于片上体系(SOC：system on a chip)的趋势使然，因此部分引脚必须共用，以达到缩小IC尺寸的目的。因此在引脚有限以及SOC趋势下，单一引脚多功能化(multifunction)是必然的结果。
如图1所示，一个利用具有单一引脚多功能概念所设计的IC的一个引脚可以同时拥有许多功能，但同时间又只能有一种功能可以存在(亦即同时间只能选择其中一所述功能来使用该引脚)，如这一来必须等到这一功能执行完毕后才能切换到下一个功能。相较于没有多功能引脚的IC其速度较慢，因此只适合在较慢速的总线中使用；此外，上述结构还需要另外提供一引脚当作引脚选择(chip select)之用，用以进行功能切换。
一般为了解决输出引脚不够的问题，可能会利用顺序逻辑电路(sequential logic circuit)的方式(如图2A)来扩充引脚。一个I/O电路可由数个顺序逻辑电路组合而成，每一个顺序逻辑电路可以处理1位的数据，若需要扩增输出的数目，则只需要增加顺序逻辑电路的数目即可(如图2B所示)。每一个顺序逻辑电路包含有：一个D触发器(D-type flip-flop)以及一个D型锁存器(D-type Latch)。一个M位的输入数据流I(I0...IM-3IM-2IM-1)，依其位顺序每次输入一位的输入数据至第一个顺序逻辑电路的D触发器中，当D触发器收到一批输入数据后，会将前一次收到的输入数据传送至下一级的D触发器中；当输入数据流I(I0...IM-3IM-2IM-1)输入完毕后，经时钟信号CLK触发，将已写入的输入数据流I(I0...IM-3IM-2IM-1)分别输出至对应的D型锁存器锁存，最后经由另一个时钟信号Load的触发，将数据流I(I0...IM-3IM-2IM-1)输出。其中M大于或等于顺序逻辑电路的数目。
举例来说，如图2C所示为一8位的I/O电路200，由8个顺序逻辑电路所组成，首先第一个顺序逻辑电路210的D触发器D0接收M位输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)的第一批输入数据I0当作其输入数据；接着当第二批输入数据I1输入至第一D触发器D0，此时I0被传送至第二个顺序逻辑电路220的D触发器D2当作其输入数据，接着第三批输入数据I2输入至第一D触发器D1后，I1被传送至第二D触发器D1，而I0被传送至第三D触发器D2...依此类推；等到输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)都输入完毕后，经由时钟信号CLK的触发，将输入数据分别输出至对应的D型锁存器(如：第一D触发器D0对应第一选通锁存器DG0)，由对应的选通锁存器分别锁存其输入数据；最后再经由时钟信号Load的触发，将输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)同时输出。其中当输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)写入前，可以先利用一个清除信号CLR将先前写入D触发器的输入数据清除干净。由表一的输入与输出状态所示可以发现，系统必须至少写满8位后才会输出数据。
图3表示现有I/O电路的工作流程图，其步骤如下所述：
步骤310：输入一清除信号CLR以清除先前所写入的输入数据；
步骤320：将输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)依位顺序，每次一位输入至第一个D触发器，且当下一批输入数据输入时，前一批的输入数据会被往前推至下一级D触发器；
步骤330：当输入数据流I(I0...IM-3IM-2IM-1)(M＞＝8)输入完毕后，经由时钟信号CLK的触发，将输入数据分别输出至对应的D型锁存器并锁存；以及
步骤340：经时钟信号Load的触发，将D型锁存器所锁存的输入数据流I输出。
由上述可以发现，顺序逻辑电路以串联的方式扩充输出引脚，用以解决IC输出引脚不够用的方法，但这种方式每次都必须等到顺序逻辑电路全部写满之后才能一次输出，因此速度还是很慢。
发明内容
本发明提供了一种I/O电路串行转并行的装置及方法，使得IC电路在扩充输出引脚之余，尚且可以快速有效率的将输入数据传送出去。
本发明优选实施例的并行转串行的I/O电路包括有：M个顺序逻辑电路串联，每一个顺序逻辑电路可处理1位的数据，并可视需要增加顺序逻辑电路的数目，用以扩充I/O数量。每一个顺序逻辑电路皆包含有：两个D触发器，分别用以接收一输入数据以及一启用控制信号；一多工器，用以选择输出数据的类型；以及一D型锁存器，用以将数据锁存后再输出。
本发明优选实施例的I/O电路串行转并行的方法如下：首先将一N位的输入数据流依位高低，以每次一位依序输入至系统中；其次，系统根据同步输入的启用控制信号的状态(高电平或低电平)，决定要输出输入数据或输出前一次输出的反馈数据(维持不变)。
附图说明
图1为一具有引脚多功能概念的IC输出示意图
图2A为一顺序逻辑电路示意图
图2B为一数个顺序逻辑电路组合的I/O电路示意图
图2C为一8位I/O电路示意图
图3为一I/O电路工作流程图
图4A为本发明的串行转并行I/O电路示意图(1)
图4B为本发明的串行转并行I/O电路示意图(2)
图5为本发明的I/O电路串行转并行的方法流程图
图6为本发明的8位I/O电路串行转并行的方法流程图
表一为一8位I/O电路的输出输入状态图
表二为多工器的真值表
表三为本发明的一8位I/O电路的输出输入状态图
图示标号简单说明
2008位的I/O电路
210第一个顺序逻辑电路
310清除先前写入的数据
320将输入数据流I输入至第一个D触发器
330时钟信号CLK触发后，将输入数据流I输出至对应的D型锁存器
340时钟信号Load触发后，将D型锁存器所锁存的输入数据流I输出
400串行转并行I/O电路
410第一移位寄存器
420第二移位寄存器
SL顺序逻辑电路(SL0、SL1、...、SLM-1)
D1第一D触发器(D10、D11、...、D1M-1)
D2第二D触发器(D20、D21、...、D2M-1)
MUX多工器(MUX0、MUX1、...、MUXM-1)
DGD型锁存器(DC0、DC1、...、DGM-1)
I输入数据流(I0...IN-3IN-2IN-1)
E启用信号流(E0...EN-3EN-2EN-1)
CLR  清除信号
CLK  时钟信号
Load 时钟信号
510清除先前写入的数据
520输入一输入数据流I以及一启用控制信号流E
530时钟信号CLK触发后，输入数据流I以及启用控制信号流E依序输入第一个第一D触发器以及第一个第二D触发器
540时钟信号CLK再次触发后，先前所获得的输入数据传送至下一级的第一D触发器和对应的多工器的输入端，而启用控制信号传送至下一级的第二D触发器和对应的多工器MUX的启用控制信号接收端
550多工器根据启用控制信号的状态选择要输出输入数据或是反馈数据
560将多工器所选择的数据传送至对应D型锁存器锁存
570时钟信号Load触发后，将所选择的数据输出，并反馈至对应的多工器
具体实施方式
本发明提供了一种I/O电路串行转并行的装置及方法，使得I/O电路无需等待即可将输入数据流快速输出。以下将列举一优选实施例说明，然而本领域技术人员皆知此仅为一举例，而并非用以限定发明本身，有关此发明的优选实施例详叙如下。
图4A表示本发明优选实施列的I/O电路串行转并行装置400，图4B则表示图4A的细部结构图。图4B所示的电路包括有：M个顺序逻辑电路SL(SL0、SL1、...、SLM-1)；每一个顺序逻辑电路皆包括有：一第一D触发器D1(D10、D11、...、D1M-1)，用以接收1位的输入数据，此外每一个第一D触发器的输出连接到下一级第一D触发器的输入(例如：第一个第一D触发器D10的输出连接至第二个第一D触发器D11的输入)；一第二D触发器D2(D20、D21、...、D2M-1)，用以接收1位的启用控制信号，此外每一个第二D触发器的输出连接到下一级第二D触发器的输入(例如：第一个第二D触发器D20的输出连接至第二个第二D触发器D21的输入)；一多工器MUX(MUX0、MUX1、...、MUXM-1)，包含有两个输入端，一输入端连接至对应第一D触发器的输出，用以接收第一D触发器所接收的输入数据(例如：第一个第一D触发器D10连接至第一个多工器MUX0，将其所接收的输入数据传送至第一个多工器MUX0)，此外多工器MUX还有一启用控制信号接收端，连接至对应的第二个D触发器的输出，用以接收第二个D触发器所接收的启用控制信号(例如：第一个多工器MUX0连接至第一个第二D触发器D20，接收第一个第二D触发器D20所传送出的启用控制信号)；以及一D型锁存器DG(DG0、DG1、...、DGM-1)，连接至对应的多工器，用以将对应多工器所选择的数据输出，且其所输出的数据会反馈至多工器的另一个输入端，当作反馈数据以在下一批输入数据输入时，作为数据输出的选择(例如：第一个D型锁存器DG0连接至第一个多工器MUX0，输出第一个多工器MUX0所选择的数据，并将其输出的数据反馈至第一个多工器MUX0的另一输入端)。如图4B所示，M个第一D触发器D1(D10、D11、...、D1M-1)组合成一第一移位寄存器410，而M个第二D触发器D2(D20、D21、...、D2M-1)组合成一第二移位寄存器420。
本发明的I/O电路串行转并行的方法，包括有：首先对分别对所有的第一D触发器D1(D10、D11、...、D1M-1)以及所有的第二D触发器D2(D20、D21、...、D2M-1)输入一清除信号CLR，以清除先前所输入的信号，此时所有的第一D触发器D1(D10、D11、...、D1M-1)中的数据为空(Null)，而所有的第二D触发器D2(D20、D21、...、D2M-1)中的启用控制信号为低电平(0)，因此系统会选择保持原来的输出状态(多工器的真值表如表二所示，当启用控制信号为高电平(1)时，多工器选择输入数据当作其输出，而当启用控制信号为低电平(0)时，多工器选择反馈数据当作其输出)；接着同时输入一个N位的输入数据流I(I0...IN-3IN-2IN-1)，以及一个N位的启用控制信号流E(E0...EN-3EN-2EN-1)，输入数据流I以及启用控制信号E依照位顺序的高低，每次输入1位至第一个第一D触发器D11以及第一个第二D触发器D20中，且此二个信号皆由一时钟信号CLK所控制。
当时钟信号CLK触发时，则第一个第一D触发器D10接收到第一批输入数据I0，同时第一个第二D触发器D20接收到第一批启用控制信号E0。当时钟信号CLK再次触发时，第二批输入数据I1以及第二批启用控制信号E1分别输入第一个第一D触发器D10以及第一个第二D触发器D20，而I0同时输出至第一个多工器MUX0的一输入端以及第二个第一D触发器D11，E0同时输出至第一个多工器MUX0的启用控制信号接收端与第二个第二D触发器D21。此时第一个多工器MUX0根据所接收到启用控制信号E0的状态(假设E0为高电平(1))选择输出I0，而后将I0传送至第一个D型锁存器DG0锁存，等到时钟信号Load触发后将I0输出，同时I0反馈至第一个多工器MUX0的另一输入端以当反馈数据，作为下一批数据输出的选择。
接着，当时钟信号CLK再次触发时，第三批输入数据I2与第三批启用控制信号E2分别输入第一个第一D触发器D10以及第一个第二D触发器D20，而I1同时输出至第一个多工器MUX0的一输入端以及第二个第一D触发器D11，E1同时输出至第一个多工器MUX0的启用控制信号接收端与第二个第二D触发器D21，而I0同时输出至第二个多工器MUX1的一输入端以及第三个第一D触发器D12，E0同时输出至第二个多工器MUX1的启用控制信号接收端与第三个第二D触发器D22。此时第一个多工器MUX0根据所接收到启用控制信号E1的状态，来选择要输出输入数据I1或是反馈数据I0(亦即若第一个多工器MUX0所接收到的启用控制信号E1为高电平(1)则选择输出I1；若为低电平(0)则选择输出I0)。同样，第二个多工器MUX1也会根据所接收到启用控制信号E0的状态，来选择输出数据(I0或是先前反馈的输出数据)，最后将第一个多工器MUX0以及第二个多工器MUX1所选择的数据，分别传送至第一个D型锁存器DG0以及第二个D型锁存器DG1而锁存，等到时钟信号Load再次触发后同时输出，且其输出的数据分别反馈至第一个多工器MUX0以及第二个多工器MUX1的另一输入端，当作反馈数据并作为下一批数据输出的选择。往后的数据输入状况可依此类推，但应注意的是，M与N皆为大于1的正整数。
图5表示本发明优选实施例的工作流程图，其步骤如下所述：
步骤510：输入清除信号CLR；
步骤520：输入一输入数据流I(I0...IN-3IN-2IN-1)以及一启用控制信号流E(E0...EN-3EN-2EN-1)；
步骤530：时钟信号CLK触发，以使数据流I以及启用控制信号流E可依照位高低，以每次1位的方式依序输入第一个第一D触发器D10以及第一个第二D触发器D20；
步骤540：时钟信号CLK再次触发，以使先前所获得的输入数据Ia(0aN-1，a为整数)传送至下一级的第一D触发器和对应的多工器的输入端，而启用控制信号Ea(0 a N-1，a为整数)则传送至下一级的第二D触发器和对应的多工器MUX的启用控制信号接收端；
步骤550：当对应的多工器MUX收到输入数据Ia(0 a N-1，a为整数)以及启用控制信号Ea(0 a N-1，a为整数)后，多工器MUX根据启用控制信号Ea(0 a N-1，a为整数)的状态，以选择要输出输入数据Ia(0 a N-1)或是选择先前所反馈的反馈数据Ia-1(0 a N-1，a为整数)；
步骤560：将多工器MUX所选择的数据(Ia或Ia-1)传送至对应D型锁存器DG锁存；以及
步骤570：时钟信号Load触发，将所选择的数据输出，并反馈至对应的多工器MUX。
以一8位的I/O电路串行转并行为例，这一8位的串行转并行I/O电路包含有：八个串联的顺序逻辑电路SL(SL0、SL1、SL2、SL3、SL4、SL5、SL6、SL7)，包含八个第一D触发器D1(D10、D11、D12、D13、D14、D15、D16、D17)；八个第二D触发器D2(D20、D21、D22、D23、D24、D25、D26、D27)；八个多工器MUX(MUX0、MUX1、MUX2、MUX3、MUX4、MUX5、MUX6、MUX7)；以及八个D型锁存器DG(DG0、DG1、DG2、DG3、DG4、DG5、DG6、DG7)。此外还包括一N位的输入数据流I(I0...IN-3IN-2IN-1)、一N位的启用控制信号流E(E0...EN-3EN-2EN-1)、一清除信号CLR、一时钟信号CLK以及一时钟信号Load。
其流程图如图6所示：
步骤602：输入清除信号CLR；
步骤604：N位的输入数据流I(I0...IN-3IN-2IN-1)以及N位的启用控制信号流E(E0...EN-3EN-2EN-1)等候输入；
步骤606：设定初始值a＝0(0 a N-1)；
步骤608：经由时钟信号CLK的触发，以使输入信号Ia以及启用控制信号Ea分别同步输入至D10以及D20；
步骤610：判断a是否为0。若a为0则执行步骤612，否则执行步骤616；
步骤612：令a＝a+1；
步骤614：判断a是否大于N-1，若是则输入结束，若否则跳回步骤608；
步骤616：设定初始值b＝a-1且k＝0；
步骤618：将Ib输入至MUXk以及D1k+1，而Eb则输入至MUXk以及D2k+1；
步骤620：判断b是否为0。若b不为0则执行步骤622，否则执行步骤624；
步骤622：令b＝b-1且k＝k+1，随后跳至步骤618以及步骤620；
步骤624：多工器根据各自获得的启用控制信号，选择输入数据或是反馈数据其中之一；
步骤626：时钟信号Load触发，将被选择的数据送至对应的D型锁存器存储；以及
步骤628：时钟信号Load再次触发，以将数据输出并反馈至对应的多工器。
由表三的8位I/O电路输出与输入状态表可以发现，若只更改一位的数据，则相较于现有技术要写满8位数据后才能输出，本发明的I/O效率提升8倍(只需原来时间的1/8)；若欲更改二位的数据，则相较于现有技术，本发明的I/O效率提升4倍(只需原来时间的1/4)。
本发明提供的I/O电路串行转并行的装置及方法，无需要等待顺序逻辑电路写满数据后才一次输入，也就是说，每输入一位的数据后，系统可立即输出，如这一来，只需要将所需要数据位数目输入完毕即可，因此相较于现有技术必须将顺序逻辑电路写满后才输出，速度较快，可以节省时间，提升I/O的效率。
本发明虽以8位I/O电路的优选实施列阐明如上，然而其并分用以限定本发明的精神与发明实体仅止于上述实施例，其可包含任何位的I/O电路，皆涵盖在本发明的精神之中。所以，在不脱离本发明的精神与范围内所作的修改，均应包含在所提出的权利要求范围中。
时间   M位输入数据流(M＞＝8) 输入数据   D触发器输出(O7O6O5O4O3O2O1O0)   输出(Q7Q6Q5Q4Q3Q2Q1Q0)
  T0   IM-1IM-2...I0   Null   00000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T1   IM-1IM-2...I1   I0   I000000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T2   IM-1IM-2...I2   I1   I1I0000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T3   IM-1IM-2...I3   I2   I2I1I000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T4   IM-1IM-2...I4   I3   I3I2I1I00000   Q7Q6Q5Q4Q3Q2Q1Q0
  T5   IM-1IM-2...I5   I4   I4I3I2I1I0000   Q7Q6Q5Q4Q3Q2Q1Q0
  T6   IM-1IM-2...I6   I5   I5I4I3I2I1I000   Q7Q6Q5Q4Q3Q2Q1Q0
  T7   IM-1IM-2...I7   I6   I6I5I4I3I2I1I00   Q7Q6Q5Q4Q3Q2Q1Q0
  T8   IM-1IM-2...I8   I7   I7I6I5I4I3I2I1I0   I7I6I5I4I3I2I1I0
  T9   IM-1IM-2...I9   I8   I8I7I6I5I4I3I2I1   I7I6I5I4I3I2I1I0
  T10   IM-1IM-2...I10   I9   I9I8I7I6I5I4I3I2   I7I6I5I4I3I2I1I0
  T11   IM-1IM-2...I11   I10   I10I9I8I7I6I5I4I3   I7I6I5I4I3I2I1I0
  T12   IM-1IM-2...I12   I11   I11I10I9I8I7I6I5I4   I7I6I5I4I3I2I1I0
  T13   IM-1IM-2...I13   I12   I12I11I10I9I8I7I6I5   I7I6I5I4I3I2I1I0
  T14   IM-1IM-2...I14   I13   I13I12I11I10I9I8I7I6   I7I6I5I4I3I2I1I0
  T15   IM-1IM-2...I15   I14   I14I13I12I11I10I9I8I7   I7I6I5I4I3I2I1I0
  T16   IM-1IM-2...I16   I15   I15I14I13I12I11I10I9I8   I15I14I13I12I11I10I9I8
                                                          表1
            多工器真值表
  启用控制信号   输出(Q(t))
  0   Q(t-1)
  1   B
             表2
  时间   M位输入数据流I(IN-1IN-2IN-3...I0)   启用控制信号流E(EN-1EN-2EN-3...E0)假设皆为“1” 输入数据   启用控制信号   第一输出(BMBM-1...B0)   输出信号(Q7Q6Q5Q4Q3Q2Q1Q0)
  T0   Null(“CLR”)   Null   Null   00000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T1   IN-1IN-2IN-3...I0   1N-11N-2...10   Null   00000000   Q7Q6Q5Q4Q3Q2Q1Q0
  T2   IN-1IN-2IN-3...I1   1N-11N-2...11   I0   E0   I000000000   I0Q7Q6Q5Q4Q3Q2Q1
  T3   IN-1IN-2IN-3...I2   1N-11N-2...12   I1   E1   I1I0000000   I1I0Q7Q6Q5Q4Q3Q2
  T4   IN-1IN-2IN-3...I3   1N-11N-2...13   I2   E2   I2I1I000000   I2I1I0Q7Q6Q5Q4Q3
  T5   IN-1IN-2IN-3...I4   1N-11N-2...14   I3   E3   I3I2I1I00000   I3I2I1I0Q7Q6Q5Q4
  T6   IN-1IN-2IN-3...I5   1N-11N-2...15   I4   E4   I4I3I2I1I0000   I4I3I2I1I0Q7Q6Q5
  T7   IN-1IN-2IN-3...I6   1N-11N-2...16   I5   E5   I5I4I3I2I1I000   I5I4I3I2I1I0Q7Q6
  T8   IN-1IN-2IN-3...I7   1N-11N-2...17   I6   E6   I6I5I4I3I2I1I00   I6I5I4I3I2I1I0Q7
  T9   IN-1IN-2IN-3...I8   1N-11N-2...18   I7   E7   I7I6I5I4I3I2I1I0   I7I6I5I4I3I2I1I0
  T10   IN-1IN-2IN-3...I9   1N-11N-2...19   I8   E8   I8I7I6I5I4I3I2I1   I8I7I6I5I4I3I2I1
  T11   IN-1IN-2IN-3...I10   1N-11N-2...110   I9   E9   I9I8I7I6I5I4I3I2   I9I8I7I6I5I4I3I2
                                                                       表3

Claims (10)

1.一种顺序逻辑电路，包括有：
一选择元件，包括有：
一第一输入端，用以接收第一输入信号；
一第二输入端，用以接收第二输入信号；
一启用控制信号接收端，用以接收一启用控制信号，以决定该选择元件选择该第一输入信号或该第二输入信号；以及
一输入端；
一第一存储元件，其输出端连接至该选择元件的该第一输入端，用以将该第一存储元件的该输入端所接收的输入数据传送至该选择元件当做该第一输入信号；
一第二存储元件，其输出端连接至该选择元件的该启用控制信号接收端，用以将该第一存储元件的该输入端所接收的该启用控制信号传送至该选择元件；以及
一第三存储元件，其输入端连接至该选择元件的输出端，用以将该选择元件所选择的数据加以输出，并将该选择元件所输出的该数据反馈至该选择元件的该第二输入端，用以当做下一批数据信号输出的第二输入信号选择。
2.如权利要求1所述的顺序逻辑电路，其中当该启用控制信号为高电平时，该选择元件选择该第一输入信号，用以选择该第一存储元件所选择的该数据当作该第三存储元件的输出。
3.一种串行转并行的输入/输出电路，包括有：
多个选择元件，其中每一个存储元件包括有：
一第一输入端，用以接收第一输入信号；
一第二输入端，用以接收第二输入信号；
一启用控制信号接收端，用以接收一启用控制信号，决定该选择元件选择该第一输入信号或该第二输入信号；以及
一输入端；
多个第一存储元件，用以分别接收一输入数据，其中每一个该第一存储元件的输出端分别连接至下一个该第一存储元件的输入端，同时连接至对应其中之一该多个选择元件的该第一输入端，用以将该第一输入端所接收的输入数据传送至对应的该选择元件当做该第一输入信号；
多个第二存储元件，用以分别接收一启用控制信号，其中每一个该第二存储元件的输出端分别连接至下一个该第二存储元件的输入端，同时连接至对应其中之一该多个选择元件的该启用控制信号接收端，用以将该第二存储元件所接收的该启用控制信号传送至对应的该选择元件；以及
多个第三存储元件，其中每一个该第三存储元件的输入端分别连接至对应其中之一该多个选择元件的输出端，用以将对应的该选择元件所选择的数据输出，并将该选择元件所输出的数据信号反馈至对应的该选择元件的该第二输入端，用以当做下一批该数据信号输出的该第二输入信号选择；
其中，该输入数据信号流的位依序输入至该第一存储元件，且当接收到该输入数据信号后可立即输出，无需等到该多个第一存储元件全数写入数据完毕后才输出。
4.如权利要求3所述的串行转并行的输入/输出电路，其中当下一个该输入数据输入时，该第一存储元件将已接收到的该输入数据传送至下一级的该第一存储元件。
5.如权利要求3所述的串行转并行的输入/输出电路，其中该启用控制信号流的依照位高低每次1位依序输入该第二存储元件当作为该启用控制信号，且当下一个启用控制信号输入时，该第二存储元件将已接收到的该启用控制信号传送至下一级的该第二存储元件。
6.如权利要求1所述的串行转并行的输入/输出电路，其中：
当该第二存储元件所接收到的启用信号为高电平时，则对应的该选择元件选择该第一输入信号，用以选择对应的该第一存储元件所接收的该输入数据当作该第三存储元件的输出；以及
当该第二存储元件所接收到的启用信号为低电平时，则对应的该选择元件选择该第二输入信号，用以选择前一批输出反馈的反馈数据当作该第三存储元件的输出，以使该第三存储元件的输出维持不变。
7.一种输入/输出电路串行转并行的方法，包括有：
输入一输入数据；
输入一启用控制信号；
选择一数据；以及
输出该数据；
其中，该输入数据为一输入数据流的其中一位，且该输入数据流依照位高低依序输入至一串行转并行的输入/输出电路系统中，且每输入一位的输入数据，该串行转并行的输入/输出电路系统会立即输出该输入数据，无需等待该串行转开行的输入/输出电路系统将全数的该输入数据写入完毕后才输出。
8.如权利要求7所述的输入/输出电路串行转并行的方法，其中前一批输出的数据会反馈至该串行转并行的输入/输出电路系统中，且该串行转并行的输入/输出电路系统选择输出该输入数据或是选择输出该反馈数据。
9.如权利要求7所述的输入/输出存储电路串行转并行的方法，其中该启用控制信号为一启用控制信号流的其中一位，且该启用控制信号流依照位高低依序输入至该串行转并行的输入/输出电路系统中。
10.如权利要求7所述的输入/输出电路串行转并行的方法，其中：
当该启用控制信号为高电平时，该串行转并行的输入/输出电路系统选择该输入数据当作其输出；以及
当该启用控制信号为低电平时，该串行转并行的输入/输出电路系统选择该反馈数据当作其输出，亦即输出为持不变。
CN 200510092311 2005-08-26 2005-08-26 输入/输出电路串行转并行的装置及方法 Pending CN1731683A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200510092311 CN1731683A (zh) 2005-08-26 2005-08-26 输入/输出电路串行转并行的装置及方法
CNB2006100050241A CN100550654C (zh) 2005-08-26 2006-01-18 输入/输出电路串行转并行的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510092311 CN1731683A (zh) 2005-08-26 2005-08-26 输入/输出电路串行转并行的装置及方法

Publications (1)

Publication Number Publication Date
CN1731683A true CN1731683A (zh) 2006-02-08

Family

ID=35963995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510092311 Pending CN1731683A (zh) 2005-08-26 2005-08-26 输入/输出电路串行转并行的装置及方法

Country Status (1)

Country Link
CN (1) CN1731683A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034539B (zh) * 2006-03-07 2011-01-26 北京中庆微数字设备开发有限公司 多驱动输出电路的电源噪声抑制方法
CN103490785A (zh) * 2013-10-15 2014-01-01 武汉邮电科学研究院 高速串并转换方法及转换器
CN103531167A (zh) * 2013-10-23 2014-01-22 天利半导体（深圳）有限公司 一种串/并行数据控制电路
CN105591645A (zh) * 2014-10-22 2016-05-18 京微雅格（北京）科技有限公司 一种多级串并转换电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034539B (zh) * 2006-03-07 2011-01-26 北京中庆微数字设备开发有限公司 多驱动输出电路的电源噪声抑制方法
CN103490785A (zh) * 2013-10-15 2014-01-01 武汉邮电科学研究院 高速串并转换方法及转换器
CN103490785B (zh) * 2013-10-15 2016-08-10 武汉邮电科学研究院 高速串并转换方法及转换器
CN103531167A (zh) * 2013-10-23 2014-01-22 天利半导体（深圳）有限公司 一种串/并行数据控制电路
CN105591645A (zh) * 2014-10-22 2016-05-18 京微雅格（北京）科技有限公司 一种多级串并转换电路
CN105591645B (zh) * 2014-10-22 2018-11-06 京微雅格（北京）科技有限公司 一种多级串并转换电路

Similar Documents

Publication Publication Date Title
CN1260884C (zh) 时钟控制电路
CN1130829C (zh) 逻辑合成方法、半导体集成电路和运算电路
CN101075145A (zh) 为低功率设计的动态时钟系统与方法
CN1197090C (zh) 高速半导体存储器件
CN101063700A (zh) 一种实现芯片测试的方法及装置
US8447798B2 (en) Look up table (LUT) structure supporting exclusive or (XOR) circuitry configured to allow for generation of a result using quaternary adders
CN101053158A (zh) 可重构半导体集成电路及其处理分配方法
US20120007755A1 (en) Parallel to serial conversion apparatus and method of converting parallel data having different widths
CN1731683A (zh) 输入/输出电路串行转并行的装置及方法
CN101063894A (zh) 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN1741026A (zh) 一种快速生成逻辑电路的方法
CN111813370A (zh) 基于fpga的多路并行归并排序系统
CN106155747B (zh) 一种基于fpga可加速配置的方法和控制系统
CN1159656C (zh) 判优器及其总线系统
CN1808910A (zh) 输入/输出电路串行转并行的装置及方法
US8028107B2 (en) Apparatus and method for serial to parallel in an I/O circuit
CN1713369A (zh) 用于半导体集成器件的设计方法、设计程序和存储介质
CN1229925A (zh) 半导体集成电路
CN86102484A (zh) 总线仲裁器
CN1555016A (zh) 存储器存取要求优先序列仲裁装置及方法
CN1495897A (zh) 集成电路设备及用于该设备的系统
CN101060644A (zh) 一种高速空分循环选择电路及其实现方法
CN1200330C (zh) 可降低同时切换输出效应的输出电路及其控制方法
CN1320486C (zh) 并行逻辑模拟系统中的静态划分与分配相结合的方法
CN1873634A (zh) Ic卡控制器以及ic卡控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication