CN1728084A - 存储设备 - Google Patents

存储设备 Download PDF

Info

Publication number
CN1728084A
CN1728084A CNA2004100912441A CN200410091244A CN1728084A CN 1728084 A CN1728084 A CN 1728084A CN A2004100912441 A CNA2004100912441 A CN A2004100912441A CN 200410091244 A CN200410091244 A CN 200410091244A CN 1728084 A CN1728084 A CN 1728084A
Authority
CN
China
Prior art keywords
data
write
pointer
packet
writing position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100912441A
Other languages
English (en)
Inventor
对木润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1728084A publication Critical patent/CN1728084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
    • G06F2205/108—Reading or writing the data blockwise, e.g. using an extra end-of-block pointer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种存储设备，其接收任意数据长度的数据的输入，存储该数据，并将所存储的数据按输入顺序输出。提供了一种能够从数据区中快速卸载任意数据长度的数据的存储设备。该存储设备配备有起始位置指针，每次由于数据输入而使写指针所记录的写入位置被改变时，该起始位置指针都在该改变之前另外存储该写入位置。当释放区域时，根据所保存的写入位置以及要卸载的数据项的数目确定新的读取位置。

Description

存储设备
技术领域
本发明涉及一种存储设备，其接收任意数据长度的数据的输入，存储该数据，并将所存储的数据按照输入顺序输出。
背景技术
近来，包括以因特网为代表的网络上的分组通信以及数字照相机所拍取的图像数据的通信在内的各种数据通信已被广泛使用。这些通信采用缓冲设备来暂时存储已传输的数据，从而在数据传输过程中发生错误的情况下重传数据。
例如，与PCI Express标准兼容的分组通信可以发送和接收任意数据长度的数据包。该分组通信中所使用的缓冲设备可以暂时存储多个任意数据长度的数据包。
图4是表示常规缓冲设备的一个实施例的示意框图。
图4中所示的缓冲设备用于与PCI Express标准兼容的分组通信。其接收任意数据长度的数据包的输入，存储这些数据包，并将所存储的数据包按照输入顺序输出。缓冲设备50配备有数据缓冲区51、写指针52、读指针53、数据输入控制电路54、写指针控制电路55、数据输出控制电路56和读指针控制电路57。
图4中所示的缓冲设备50的数据缓冲区51具有存储数据包的多个数据区。数据区的大小以2的次幂来表示。
写指针52记录数据缓冲区51的数据区中的接下来要在其中存储数据包的写入位置。
读指针53记录数据缓冲区51的数据区中的接下来要从中读取数据包的读取位置。
当将数据包输入数据缓冲区51的数据区中时，将要输入的数据包的数据长度与可用数据区的大小进行比较。如上所述，由于数据缓冲区51的数据区的大小以2的次幂来表示，所以可用数据区的大小以二进制形式由下面的公式(1)给出。
(可用数据区的大小)＝(数据区的大小)-(写指针)+(读指针)...(1)
数据输入控制电路54接收数据包的输入，利用公式(1)确定可用数据区的大小，并且如果确定可用数据区的大小为大于该数据包的数据长度，则将所输入的数据包存储在位于数据缓冲区51的数据区中的由写指针52所记录的写入位置中。
每次数据输入控制电路54存储数据包时，写指针控制电路55都改变写指针52所记录的写入位置，该写入位置改变的长度等于新存储的数据包的数据长度。
数据输出控制电路56按照输入顺序，从数据缓冲区51的数据区中由读指针53所记录的读取位置中读取并输出存储在该数据区中的数据包。
在数据输出控制电路56输出了数据包之后，读指针控制电路57从接收了这些数据包的外部设备接收一通知(下文中称为ACK(确认)通知)，声明已经成功地接收了这些数据包，并请求释放用于指定数量的数据项的区域。从而，读指针控制电路57改变读指针53所记录的读取位置，该读取位置改变的长度等于所述数据包的数据长度，由此，释放了这些数据包所占用的数据区。
各个任意数据长度的数据包在其头部中包含有表示该数据长度的数据长度信息。
当接收到ACK通知时，图4所示的常规缓冲设备50的读指针控制电路57从特定数据包的头部读取数据长度信息，并改变读取位置，该读取位置改变的长度等于所读出的数据长度信息所表示的数据长度。因而，该常规缓冲设备50的问题在于，每次从数据缓冲区51的数据区中卸载(unload)一个数据包时，都要读取数据长度，从而增加了处理时间。
在与PCI Express标准兼容的分组通信中，允许对于多个数据包的集合发送通知。读指针控制电路57从数据缓冲区51中的该通知所指定的多个数据包中的最靠前的数据包的头部中读取数据长度信息，然后根据该数据长度信息所代表的数据长度确定下一个数据包的包头位置。然后，读指针控制电路57读取关于从所确定的包头位置到下一数据包的数据长度信息，并重复此处理。这进一步增加了从数据存储区51的数据区中卸载数据包所需的处理时间。这可能导致通信速度下降的问题。
发明内容
考虑到以上情况而创作本发明，本发明提供了一种能够从数据区中快速卸载任意数据长度的数据的存储设备。
本发明提供了一种存储设备，其接收任意数据长度的数据的输入、存储该数据、并将所存储的数据按照输入顺序输出，所述存储设备具有：
数据存储部，其具有存储数据的多个数据区；
写指针，其记录所述数据区中的接下来要在其中存储数据的写入位置；
数据输入部，其接收所述数据，并在位于所述数据区中的由所述写指针所记录的所述写入位置中存储所述数据；
写指针控制部，每次所述数据输入部存储数据时，所述写指针控制部都改变所述写指针所记录的所述写入位置，写入位置改变的长度等于新存储数据的数据长度；
写入位置历史记录存储部，每次由所述写指针控制部改变所述写入位置时，所述写入位置历史记录存储部都在所述改变之前另外地存储所述写入位置；
读指针，其记录所述数据区中的接下来要从中读取数据的读取位置；
数据输出部，其按照输入顺序，从位于所述数据区中的由所述读指针记录的所述读取位置中，读取并输出存储在所述数据区中的数据；以及
读指针控制部，当接收到一个请求释放指定数目的数据项所占用的区域的通知时，所述读指针控制部按照写入位置被记录的顺序，删除所述写入位置历史记录存储部中的与所述通知中指定的数据项数目相同数目的写入位置，并使所述读指针记录剩余写入位置中的最靠前的写入位置，作为新的读取位置。
根据本发明的所述存储设备具有写入位置历史记录存储部，每次由于数据输入而由所述写指针改变所述写入位置时，所述写入位置历史记录存储部都在所述改变之前另外存储所述写入位置，并在释放区域时，根据所保存的写入位置和要卸载的数据项的数目来确定新的读取位置。与“背景技术”中所描述的常规缓冲设备不同，这消除了从数据的头部读取数据长度信息的处理，并且消除了根据该数据长度确定下一数据的包头位置的处理。从而，根据本发明的存储设备可以从数据区中快速地卸载任意数据长度的数据。
本发明提供了一种存储设备，其能够从数据区中快速地卸载任意数据长度的数据。
附图说明
图1是表示与根据本发明的存储设备的一个实施例对应的缓冲设备的示意框图；
图2是表示在图1所示的缓冲设备的数据缓冲区的数据区中存储的数据包的示意图；
图3的表列出了当数据包在图1所示的缓冲设备的数据缓冲区的数据区中处于存储状态时，写指针、读指针和起始位置指针所记录的数值；以及
图4是表示常规缓冲设备的一个实施例的示意框图。
具体实施方式
下面参照附图说明本发明的实施例。
图1是表示与根据本发明的存储设备的一个实施例对应的缓冲设备的示意框图。
图1中所示的缓冲设备10配备有数据缓冲区11、写指针12、数据输入控制电路13、写指针控制电路14、起始位置指针15、读指针16、数据输出控制电路17、和读指针控制电路18。
缓冲设备10在与PCI Express标准兼容的分组通信中使用。
这里先对缓冲设备10的部件的操作进行概念性的说明，随后对这些部件的具体操作进行说明。
图1所示的缓冲设备10的数据缓冲区11具有存储数据包(作为根据本发明的数据的示例)的数据区。数据缓冲区11是根据本发明的数据存储部的示例。将数据区的大小表示为2的次幂。
写指针12记录数据缓冲区11的数据区中的接下来要在其中存储数据包的写入位置。写指针12是根据本发明的写指针的示例。
数据输入控制电路13接收数据包的输入，确定可用数据区的大小，如果确定可用数据区的大小为大于所输入数据包的数据长度，则在位于数据缓冲区11的数据区中的由写指针12记录的写入位置中存储所输入的数据包。数据输入控制电路13是根据本发明的数据输入部的示例。
每次数据输入控制电路13存储一数据包时，写指针控制电路14都改变写指针12所记录的写入位置，写入位置改变的长度等于新存储的数据包的数据长度。写指针控制电路14是根据本发明的写指针控制部的示例。
每次写指针控制电路14改变写指针12所记录的写入位置时，起始位置指针15都在改变之前另外存储该写入位置。起始位置指针15是根据本发明的写入位置历史记录存储部的示例。
读指针16记录数据缓冲区11的数据区中的接下来要从中读取数据包的读取位置。读指针16是根据本发明的读指针的示例。
数据输出控制电路17按照输入顺序，从数据缓冲区11的数据区中由读指针16所记录的读取位置中，读取并输出存储在该数据区中的数据包。数据输出控制电路17是根据本发明的数据输出部的示例。
当收到一个通知，请求释放指定数目的数据项区域时，读指针控制电路18按照写入位置被记录的顺序，删除起始位置指针15中的与该通知所指定的数据项数目相同数目的写入位置，并使读指针16记录剩余写入位置中的最靠前的写入位置，作为新的读取位置。读指针控制电路18是根据本发明的读指针控制部的示例。
下面，对图1所示的缓冲设备10的实施例进行更具体的说明。
参照图1到3，下面对如下示例进行说明，其中将任意数据长度的数据包顺序地存储在图1所示的缓冲设备10的数据缓冲区11的数据区中，这些数据区最初不包含数据包，然后，将存储在这些数据区中的多个数据包输出到外部设备(未示出)，最后，释放这些数据区。为了简化说明，数据长度和地址使用相同的单位。
图2是表示在图1所示的缓冲设备的数据缓冲区的数据区中所存储的数据包的示意图。图3的表列出了当数据包在数据区中处于存储状态时，写指针、读指针和起始位置指针所记录的数值。
如上所述，由于最初没有数据存储在图1所示的数据缓冲区11的数据区中，所以如图3中的“初始状态”行所示，写指针12所记录的写入位置20(参考标号)的数值和读指针16所记录的读取位置30(参考标号)的数值都为“0”，而起始位置指针15另外保存的写入位置40(参考标号)的数值还不存在。
当在数据缓冲区11的数据区中输入数据包时，将要输入的数据包的数据长度与可用数据区的大小相比。如上所述，由于将数据缓冲区11的数据区的大小表示为2的次幂，所以可用数据区的大小以二进制形式由下面的公式(2)给出。
(可用数据区大小)＝(数据区的大小)-(写指针)+(读指针)...(2)
当将数据长度为“10”的数据包<1>输入图1所示的缓冲设备10时，数据输入控制电路13利用上面的公式(2)确定可用数据区的大小，并且如果确定可用数据区的大小为大于输入数据包<1>的数据长度“10”，则将所输入的数据包<1>存储在位于数据缓冲区11的数据区中的由写指针12记录的写入位置“0”中。由于数据包<1>的数据长度为“10”，所以如图2所示，数据包<1>存储在数据缓冲区11中的与写入位置“0”对应的地址0到地址9的数据区111中。当由数据输入控制电路13存储数据包<1>时，写指针控制电路14改变由写指针12所记录的写入位置，写入位置改变的长度为与新存储的数据包的数据长度相等的“10”，从而，如图3中的“处于存储状态的数据包<1>”行所示，写入位置20的数值变成了“10”。同时，由于写指针控制电路14对写指针12所记录的写入位置所进行的变化，起始位置指针15存储“0”作为改变前的写入位置40的数值。
当将数据长度为“20”的数据包<2>输入图1所示的缓冲设备10中时，数据输入控制电路13利用上面的公式<2>确定可用数据区的大小，并且如果确定可用数据区的大小为大于输入数据包<2>的数据长度“20”，则将所输入的数据包<2>存储在位于数据缓冲器11的数据区中的由写指针12所记录的写入位置“10”中。由于数据包<2>的数据长度为“20”，所以如图2所示，数据包<2>存储在数据缓冲区11中的与写入位置“10”对应的地址10到29的数据区112中。当数据输入控制电路13存储数据包<2>时，写指针控制电路14改变由写指针12记录的写入位置，该改变的长度为“20”，等于新存储的数据包的数据长度，从而，如图3中的“处于存储状态的数据包<2>”行所示，写入位置20的数值变成“30”。同时，由于写指针控制电路14对写指针12所记录的写入位置所进行的改变，起始位置指针15另外地存储“10”作为改变之前的写入位置40的数值。从而，起始位置指针15保存两个写入位置40的数值，即“0”和“10”。
当将数据长度为“15”的数据包<3>输入图1所示的缓冲设备10中时，数据输入控制电路13利用上面的公式(2)确定可用数据区的大小，并且如果确定可用数据区的大小为大于输入数据包<3>的长度“15”，则将所输入的数据包<3>存储在位于数据缓冲区11的数据区中的由写指针12所记录的写入位置“30”。由于数据包<3>的数据长度为“15”，所以如图2所示，将数据包<3>存储在数据缓冲区11中的与写入位置“30”对应的地址30到地址44的数据区113中。当数据输入控制电路13存储数据包<3>时，写指针控制电路14改变由写指针12所记录的写入位置，所改变的长度为“15”，等于新存储的数据包的数据长度，从而，如图3中的“处于存储状态的数据包<3>”行所示，写入位置20的数值变为“45”。同时，由于写指针控制电路14对写指针12所记录的写入位置所进行的改变，起始位置指针15另外存储“30”作为在改变前的写入位置40的数值。从而，起始位置指针15存储三个写入位置40的数值，即“0”、“10”和“30”。
这里假设数据输出控制电路17一次性从图1所示的缓冲设备10的数据缓冲区11的数据区中读取两个数据包，发送到外部设备(未示出)，并被外部设备成功接收。在这种情况下，外部设备将一个通知(下文中称为ACK(确认)通知)发送到缓冲设备10，通知缓冲设备10成功接收了数据包，并请求缓冲设备10释放特定数目的数据项区域，其中该通知是根据本发明的通知的示例。由于这里发送了两个数据包，所以缓冲设备10接收了请求释放该两个数据包所占用的区域的ACK通知。由于缓冲设备10接收了ACK通知，读指针控制电路18按照写入位置被保存的顺序，删除起始位置指针15中的与ACK通知中所指定的数据项数目(在本例中为“2”)相同数目的写入位置。即，如图3中的“处于卸载状态的数据包<1>、<2>”行所示，读指针控制电路18删除数值“0”和“10”，留下“30”作为起始位置指针所指示的写入位置40的数值。将剩余写入位置40的数值中的最前面的写入位置的数值“30”作为新的读取地址复制给读指针16。从而，将“30”记录为读取位置30的数值。这释放了由数据包<1>和数据包<2>所占用的数据区。
因此，本实施例不必在释放区域时读取数据包的数据长度。因而，可以快速释放区域。
顺便提及，当从图1所示的缓冲设备10向外部设备发送数据包时，如果由于暂时通信故障等原因而使数据包未被成功接收，则外部设备发送一个通知(下文称为NACK(否定确认)通知)到缓冲设备10，通知后者没有成功接收所有数据包或者某些后续数据包。
如果从外部设备接收到没有成功接收所有数据包的NACK通知，则数据输出控制电路17重传所有数据包。在这种情况下，保留写指针12、读指针16和起始位置指针15的记录的内容。
如果从外部设备接收到没有成功接收某些后续数据包的NACK通知，则在NACK通知中表示成功接收的数据项的数目，并且利用与上述相同的方法对于成功接收的数据包释放数据区。即，根据所保存的写入位置以及要卸载的数据项的数目确定被释放的区域，作为新的读取位置。数据输出控制电路17重发那些未成功接收的数据包。
由此，即使当从外部设备(未示出)接收到没有成功接收某些后续数据包的NACK通知时，本实施例也不必在释放外部设备成功接收的数据包的区域时，读取这些数据包的数据长度。从而可以快速释放这些区域。
顺便提及，虽然通过引证在与PCI Express标准兼容的分组通信中使用的缓冲设备，对本实施例进行了说明，但是本发明也可以应用于任何接收任意数据长度的数据输入、存储该数据、并将所存储的数据按照输入顺序输出的存储设备。
同时，虽然引用ACK通知作为根据本发明的通知的示例，对本实施例进行了说明，但这并不是限制性的，根据本发明的通知可以为任何请求释放特定数目的数据项区域的通知。

Claims (1)

1.一种存储设备，其接收任意数据长度的数据的输入，存储所述数据，并将所存储的数据按照输入顺序输出，所述存储设备包括：
数据存储部，其具有存储数据的多个数据区；
写指针，其记录所述数据区中的接下来要在其中存储数据的写入位置；
数据输入部，其接收所述数据，并在所述数据区中的由所述写指针所记录的所述写入位置中存储所述数据；
写指针控制部，所述数据输入部每次存储所述数据时，所述写指针控制部都改变所述写指针所记录的所述写入位置，所改变的长度等于新存储数据的数据长度；
写入位置历史记录存储部，每次由所述写指针控制部改变所述写入位置时，所述写入位置历史记录存储部都在所述改变之前另外地存储所述写入位置；
读指针，其记录所述数据区中的接下来要从中读取数据的读取位置；
数据输出部，其按照输入顺序，从所述数据区中的由所述读指针记录的所述读取位置读取并输出存储在所述数据区中的数据；以及
读指针控制部，当接收到一个请求释放指定数目的数据项所占用的区域的通知时，所述读指针控制部按照写入位置被记录的顺序，删除所述写入位置历史记录存储部中的与所述通知中指定的数据项数目相同数目的写入位置，并使所述读指针记录剩余写入位置中的最靠前的写入位置，作为新的读取位置。
CNA2004100912441A 2004-07-30 2004-11-17 存储设备 Pending CN1728084A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004223847 2004-07-30
JP2004223847A JP4377297B2 (ja) 2004-07-30 2004-07-30 記憶装置

Publications (1)

Publication Number Publication Date
CN1728084A true CN1728084A (zh) 2006-02-01

Family

ID=34978731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100912441A Pending CN1728084A (zh) 2004-07-30 2004-11-17 存储设备

Country Status (6)

Country Link
US (1) US7353344B2 (zh)
EP (1) EP1621996B1 (zh)
JP (1) JP4377297B2 (zh)
KR (1) KR100694242B1 (zh)
CN (1) CN1728084A (zh)
DE (1) DE602004011760T2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6273664B2 (ja) * 2012-08-31 2018-02-07 富士通株式会社 データ送信装置、およびデータ送信方法
US8938561B2 (en) * 2013-01-10 2015-01-20 Skymedi Corporation Time-sharing buffer access system
CN112882659B (zh) * 2021-02-26 2023-05-02 杭州海康威视数字技术股份有限公司 一种信息获得方法、装置、电子设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241936A (ja) 1992-03-03 1993-09-21 Mitsubishi Electric Corp ガーベッジコレクション処理方式及びその記憶装置
GB2267588B (en) * 1992-06-06 1996-03-20 Motorola Inc FIFO memory system
DE19529966A1 (de) * 1995-08-14 1997-02-20 Thomson Brandt Gmbh Verfahren und Schaltungsanordnung zur Resynchronisation einer Speicherverwaltung
US5917506A (en) * 1996-12-05 1999-06-29 Winbond Electronics Corp. Fast data alignment display queue structure for image block transfer
EP0869430B1 (en) 1997-04-02 2005-11-30 Matsushita Electric Industrial Co., Ltd. Fifo memory device
US6065070A (en) * 1998-03-18 2000-05-16 National Semiconductor Corporation DMA configurable channel with memory width N and with steering logic comprising N multiplexors, each multiplexor having a single one-byte input and N one-byte outputs
US6490649B2 (en) 1998-11-10 2002-12-03 Lexar Media, Inc. Memory device
US7318117B2 (en) * 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
US6629226B1 (en) * 2000-12-08 2003-09-30 Cypress Semiconductor Corp. Fifo read interface protocol
US7412569B2 (en) * 2003-04-10 2008-08-12 Intel Corporation System and method to track changes in memory

Also Published As

Publication number Publication date
JP4377297B2 (ja) 2009-12-02
KR100694242B1 (ko) 2007-03-14
KR20060011767A (ko) 2006-02-03
EP1621996B1 (en) 2008-02-13
DE602004011760T2 (de) 2009-02-05
US20060026368A1 (en) 2006-02-02
DE602004011760D1 (de) 2008-03-27
EP1621996A1 (en) 2006-02-01
JP2006049957A (ja) 2006-02-16
US7353344B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN1035382A (zh) 先进先出(fifo)信息缓冲控制器
CN101064191A (zh) 闪存装置和闪存的访问方法
CN100346289C (zh) 一种先入先出存储器及其输出空满标志的方法
CN1825295A (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
CN1012395B (zh) 先进先出(f1f0)缓冲控制器
CN1745533A (zh) Arq系统中的传输控制方法
CN1834946A (zh) I/o控制器、信号处理系统以及传输数据的方法
CN1127235C (zh) 使用在集成电路中的存储器的总线接口及方法
CN1241367C (zh) 数据发送装置、数据接收装置及数据发送接收方法
CN101043300A (zh) 重新发送控制电路、控制方法、控制程序以及发送装置
CN1502198A (zh) 通过将限定符插入控制块中链接帧数据
CN1435758A (zh) 存储装置、数据处理方法以及数据处理程序
US8320251B2 (en) Method and device for transmitting data packets
CN1728084A (zh) 存储设备
CN1622553A (zh) 一种基于因特网标准文件传输协议的文件断点上载方法
CN1282035A (zh) 网络
CN1281037C (zh) 具有有效分组管理单元的分组转发系统及其操作方法
CN114337938A (zh) 一种数据传输方法、数据重传方法、装置和相关设备
CN1633101A (zh) 一种数据包存储的管理方法和装置
CN1310127C (zh) 磁盘设备及磁盘存取方法
CN1235348A (zh) 仪器控制命令处理系统及其方法
CN1437327A (zh) 一种网络处理器中内核与微引擎间的通信方法
JP2007124485A (ja) 高速ダウンリンクパケットアクセス方式における伝送方法及び受信装置
CN1479310A (zh) 存取电路
CN102065484B (zh) 用于混合自动重传请求合并的数据存储方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication