CN1719313A - 有源元件阵列基板 - Google Patents

Abstract

一种有源元件阵列基板，包括基板、像素单元、驱动配线及静电放电保护电路。其中，基板具有有源区域及与有源区域邻接的周边区域。像素单元阵列排列于有源区域内。驱动配线配置于有源区域及周边区域内，并与像素单元电连接。静电放电保护电路配置于基板的周边区域内，并连接像素单元。静电放电保护电路包括第一导线、第二导线、多组第一保护元件及一组第二保护元件。其中，第二导线配置于像素单元与第一导线之间。第一保护元件位于第一导线与第二导线之间，并对应连接驱动配线。第二保护元件配置于最外侧的驱动配线旁，并连接第一导线及第二导线，以保护最外侧的驱动配线。

Description

有源元件阵列基板

技术领域

本发明涉及一种液晶显示器(Liquid Crystal Display)的有源元件阵列基板，特别涉及一种具有静电放电(Electronic Static Discharge，ESD)保护电路的有源元件阵列基板。

背景技术

在日常生活环境中，静电放电的现象随处可见。基本上，由于电子对于各种物体的亲和力不同，故任何两个物体接触之后再分开，便很容易产生物体间电荷转移的现象，造成静电的累积。一旦物体中的静电累积到一定程度，当此带静电的物体触碰或接近另一个与其电位不同的物体时，便会发生瞬间电荷转移的现象，即是所谓的静电放电。

具体而言，电子产品在制造、生产、组装、运送、甚至消费者购买后的使用过程中，遭受到静电放电伤害的可能性很高。因此，电子产品必须具备静电放电的防护设计，才能够有效延长其使用寿命。尤其是利用先进半导体工艺所制作的产品，如集成电路(IC)、平面显示器等，由于其组成元件的尺寸很小，因此当元件遭受到瞬间高电压的静电放电时，集成电路或平面显示器内部的线路极易被永久性地毁损，并导致元件失效。

在目前的平面显示器中，静电放电现象会使得平面显示器发生点瑕疵(dot defect)或线瑕疵(1ine defect)等状况。在平面显示器的制造过程中，由于无法完全避免静电放电现象，因此，现有技术常会利用平面显示器中的静电放电保护电路来避免静电放电现象所造成的损害。在目前的平面显示器中，常见的静电放电保护电路是由内静电放电保护环(Inner Short Ring，ISR)以及外静电放电保护环(Outer Short Ring，OSR)所构成，但是上述的内静电放电保护环(ISR)与外静电放电保护环(OSR)在电压太大时并无法有效地保护第一条或第一条附近、最后一条或最后一条附近的数据配线，因此，第一条附近或最后一条附近的数据配线常会因为静电放电现象而被毁损，进而造成线瑕疵。

发明内容

有鉴于此，本发明的目的就是在提供一种有源元件阵列基板，其具有良好的静电放电防护措施。

为达上述或其它目的，本发明提出一种有源元件阵列基板，其包括一基板、多个像素单元、多条驱动配线以及一静电放电保护电路。其中，基板具有有源区域以及与有源区域邻接的周边区域，而像素单元阵列排列于基板的有源区域内，且驱动配线配置于有源区域以及周边区域内，并与像素单元电连接。另外，静电放电保护电路配置于基板的周边区域内，其中静电放电保护电路连接于像素单元，且静电放电保护电路包括一第一导线、一第二导线、多组第一保护元件以及一组第二保护元件。其中，第二导线配置于像素单元与第一导线之间，而第一保护元件位于第一导线与第二导线之间，且每一组第一保护元件对应于驱动配线连接。第二保护元件配置于最外侧的驱动配线旁，其中第二保护元件与第一导线及第二导线连接，以保护最外侧的驱动配线。

在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于基板上的周边区域内的静电释放导线，其例如是一共享配线，其中第一导线以及第二导线与静电释放导线电连接。

在本发明的一实施例中，像素单元包括多个有源元件以及多个像素电极，其中有源元件分别与所对应的驱动配线电连接，而像素电极则分别与对应的有源元件电连接。

在本发明的一实施例中，第一保护元件可为具有浮置栅极的二极管、薄膜晶体管、电容，或是二极管以及薄膜晶体管等元件的组合。

在本发明的一实施例中，第二保护元件可为二极管、薄膜晶体管、电容，或是二极管以及薄膜晶体管等元件的组合。

本发明的有源元件阵列基板上配置有一静电放电保护电路，此静电放电保护电路能够保护有源元件阵列基板，避免有源元件阵列基板的内部线路受到静电放电的损坏，因而能提升有源元件阵列基板的制作成品率。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1为本发明第一实施例的有源元件阵列基板的局部示意图。

图2为本发明第一实施例的第二保护元件的示意图。

图3为本发明第一实施例的第二保护元件的示意图。

图4A为本发明第二实施例的第二保护元件的示意图。

图4B为图4A的等效电路图。

图5为本发明第二实施例的第二保护元件的示意图。

图6为本发明第三实施例的第二保护元件的示意图。

简单符号说明

100：有源元件阵列基板

110：基板

112：有源区域

114：周边区域

120：像素单元

122：有源元件

124：像素电极

130：驱动配线

132：扫描配线

134：数据配线

140：静电放电保护电路

142：第一导线

144：第二导线

146：第一保护元件

148：第二保护元件

150：消耗电阻

160：静电释放导线

T1、T2：薄膜晶体管

C：电容

C1：第一电极

C2：第二电极

具体实施方式

第一实施例

图1为本发明第一实施例的有源元件阵列基板的局部示意图。如图1所示，有源元件阵列基板100包括一基板110、多个像素单元120、多条驱动配线130以及一静电放电保护电路140(以下简称ESD保护电路)。其中，基板110具有一有源区域112以及一周边区域114，且周边区域114与有源区域112相邻接。像素单元120阵列排列于基板110的有源区域112内，而驱动配线130配置于基板110的有源区域112及周边区域114内。ESD保护电路140配置于基板110的周边区域114内，且ESD保护电路140连接于像素单元120。更详细地来说，ESD保护电路140包括第一导线142、第二导线144、多组第一保护元件146以及一组第二保护元件148。其中，第二导线144配置于像素单元120与第一导线142之间，而第一保护元件146位于第一导线142与第二导线144之间，且每一组第一保护元件146与驱动配线130为一对一地连接。此外，第二保护元件148配置于最外侧的驱动配线130旁，且第二保护元件148与第一导线142及第二导线144连接，以保护外侧的驱动配线130。

在本实施例中，驱动配线130在有源区域112中可依其配置位置与特性再细分为扫描配线134以及数据配线132。在有源元件阵列基板100中，每一个像素单元120包括一个有源元件122以及一个像素电极124，而每一个有源元件122分别与其所对应的扫描配线134以及数据配线132电连接。此外，像素电极124与有源元件122电连接。

在本实施例中，基板110的材料可为玻璃，而驱动配线130的材料可为具有良好导电性的金属，像素电极124的材料可为铟锡氧化物(ITO)、铟锌氧化物(IZO)或其它透明导电材料，有源元件122则可为薄膜晶体管或是其它具有三端子(tri-polar)的有源元件。

承上述，有源元件阵列基板100可另包括一消耗电阻150以及一静电释放导线160，其中消耗电阻150与静电释放导线160皆配置于周边区域114中。举例而言，消耗电阻150可由蜿蜒绕行的电路而形成，且消耗电阻150与第一导线142连接。消耗电阻150亦可以是二极管。静电释放导线160可为耦接至共享电压的共享配线，其与第一保护元件146及第二保护元件148电连接。在本实施例中，第一保护元件146可为具有浮置栅极的二极管、薄膜晶体管、电容，或是上述元件的组合，使第一保护元件146在ESD保护电路140中作为电荷释放路径的开关元件。

图2为本发明第一实施例的第二保护元件的示意图。请同时参考图1及图2，第二保护元件148是通过第一导线142以及第二导线144而与第一保护元件146电性相连。在本实施例中，第二保护元件148可为薄膜晶体管T1。当有源元件阵列基板100上发生静电放电时，电荷可以经由第一导线142、第二导线144、第一保护元件146以及第二保护元件148而被导入静电释放导线160进行释放。换言之，当静电放电现象发生时，由于第二保护元件148(薄膜晶体管T1)提供了另一条释放静电的路径，故最外侧的驱动配线130(最后一条数据配线132)将可获得优选的保护。具体来说，当静电被导引至薄膜晶体管T1时，薄膜晶体管T1会被开启，并将静电导引至静电释放导线160进行释放，以避免静电放电现象对有源元件阵列基板100造成损伤。

承上述，如图3所示，为了增加ESD保护电路140对于有源元件阵列基板100的保护作用，第二保护元件148亦可由多个薄膜晶体管T1所构成。

第二实施例

本实施例的有源元件阵列基板100的主要构件以及其对应的连接关系与第一实施相类似，故此处仅针对两实施例的差异处进行说明，其它构件与相对应的连接关系便不再重述。

图4A为本发明第二实施例的第二保护元件的示意图；图4B为图4A的等效电路图。请同时参照图1、图4A及图4B，本实施例的第二保护元件148与第一实施例略有不同。本实施例的第二保护元件148是由一个薄膜晶体管T2以及一个电容C所组成。其中，电容C具有第一电极C1以及第二电极C2，而薄膜晶体管T2具有栅极G、源极S以及漏极D，且电容C与薄膜晶体管T2电性相连。当有源元件阵列基板100上发生静电放电时，电荷可以经由第一导线142、第一保护元件146、第二保护元件148以及第二导线144导引至静电释放导线160，以避免有源元件阵列基板100被破坏。换言之，当静电放电现象发生时，由于第二保护元件148(电容C以及薄膜晶体管T2)提供了另一条释放静电的路径，故外侧的驱动配线130(最后一条数据配线132附近)将可获得优选的保护。

更具体地来说，电容C的第一电极C1与第一导线142以及薄膜晶体管T2的源极S电连接，而第二电极C2与薄膜晶体管T2的栅极G耦合，且漏极D与第二导线144相连。当有源元件阵列基板100上发生静电放电时，静电会经由第一导线142而导入电容C的第一电极C1，使第一电极C1处于高电压状态。此时，第二电极C2以及与第二电极C2电性耦合的栅极G的电压会被向上耦合。当栅极G的电压被提升至薄膜晶体管T2的启始电压时，薄膜晶体管T2会被开启，以使静电通过薄膜晶体管T2的通道层(未绘示)而导引至静电释放导线160来进行释放，进而避免静电放电现象对有源元件阵列基板100造成损伤。

此外，为了提升ESD保护电路140的防护作用，本发明的第二保护元件148并不限定是由一个薄膜晶体管T2与一个电容C所构成。举例来说，如图5的A部分所绘示，本发明的第二保护元件148可由一个薄膜晶体管T2与多个电容C串联所构成。此外，本发明的第二保护元件148亦可由多个彼此并联的A部分所构成(如图5所示)。另外，构成第二保护元件148的薄膜晶体管T2及/或电容C还可以用二极管来代替。

值得注意的是，上述的第一、第二实施例仅为举例之用，本发明并不局限构成第二保护元件148的元件种类、数量及串、并联方式。举例而言，如图6所示，第二保护元件148亦可由第一实施例的薄膜晶体管T1以及第二实施例的A部分并联所构成。

综上所述，本发明的有源元件阵列基板的静电放电保护电路内配置一第二保护元件，其位于最外侧驱动配线旁，且第二保护元件是通过第一导线以及第二导线以与驱动配线电性相连。当有源元件阵列基板上发生静电放电时，第二保护元件提供有源元件阵列基板一个辅助的电荷导引管道，使第二保护元件能够协助第一保护元件将电荷导引至静电释放导线，以避免因为静电放电现象而使有源元件阵列基板上外侧的驱动配线毁坏，并且提高有源元件阵列基板的成品率。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (7)

1、一种有源元件阵列基板，包括：

基板，具有有源区域以及周边区域，其中该周边区域与该有源区域邻接；

多个像素单元，以阵列形式排列于该基板的该有源区域内；

多条驱动配线，配置于该有源区域以及该周边区域，并与该些像素单元电连接；

静电放电保护电路，配置于该基板上的该周边区域内，其中该静电放电保护电路连接于该些像素单元，且该静电放电保护电路包括：

第一导线；

第二导线，配置于该些像素单元与该第一导线之间；

多组第一保护元件，位于该第一导线与第二导线之间，其中每一组第一保护元件与对应的该些驱动配线连接；以及

一组第二保护元件，配置于最外侧的该驱动配线旁，其中该组第二保护元件与该第一导线及该第二导线连接。

2、如权利要求1所述的有源元件阵列基板，还包括静电释放导线，配置于该基板上的该周边区域内，其中该第一导线以及该第二导线与该静电释放导线电连接。

3、如权利要求2所述的有源元件阵列基板，其中该静电释放导线为共享配线。

4、如权利要求1所述的有源元件阵列基板，其中该些像素单元包括：

多个有源元件，分别与对应的该些驱动配线电连接；以及

多个像素电极，分别与对应的该有源元件电连接。

5、如权利要求1所述的有源元件阵列基板，其中该些第一保护元件包括二极管、薄膜晶体管、电容，或是该些元件的组合。

6、如权利要求5所述的有源元件阵列基板，其中该些第一保护元件具有一浮置栅极。

7、如权利要求1所述的有源元件阵列基板，其中该第二保护元件包括二极管、薄膜晶体管、电容，或是该些元件的组合。

Images