CN1707957A - 回旋式交错或逆交错数据符号的控制器 - Google Patents

Abstract

一种回旋式交错或逆交错数据符号的控制器，用来将多个初始数据进行回旋式交错再接着对回旋式交错数据符号进行回旋式逆交错。其中以回旋式逆交错控制器为例，该控制器包含：一存储器、一初始地址产生器、以及一储存地址产生器。初始地址产生器，用以产生一初始地址。储存地址产生器依据该初始地址与一第一预定顺序，用以产生多个回旋式交错数据符号中每一数据符号储存于存储器中一储存地址，并依据该储存地址将该多个回旋式交错数据符号中每一数据符号储存于该存储器；其中所有数据符号储存于存储器中是形成一动态环状结构。

Description

回旋式交错或逆交错数据符号的控制器

技术领域

本发明涉及一种回旋式交错/逆交错数据符号的控制器，特别是涉及用于将初始数据进行回旋式交错，再将回旋式交错的数据进行回旋式逆交错，得到完整的初始数据符号的控制器。

背景技术

数据交错/逆交错技术的系统，主要用于通讯过程中降低突发杂讯以减少传输数据错误。而已知数据交错/逆交错技术是利用数据的存放读取，来进行数据交错/逆交错的作用，如图1已知的区块交错(block interleave)/逆交错技术示意图，图1(a)为数据区块交错的示意图。将一数据顺序X₁X₂X₃...X_IJ，依照每列的顺序写入存储器中，第一次写入第一列X₁X₂X₃...等数据，第二次写入第二列X_J+1x_J+2...等数据，以此方法将数据全部写入后，以此来达到交错的功用。再依照每行的顺序取出，即X₁X_J+1...，将全部数据读出至下一阶段的逆交错处理。在将已交错的数据进行逆交错时，则使用相反的方法，如图1(b)所示，图1(b)为数据区块逆交错的示意图，将闪烁依据每一行的顺序写入，依照每一行的顺序读出，依此即可达到数据逆交错的效果。

另一种已知交错/逆交错技术即是回旋式交错/逆交错技术，该方法比较起区块交错(blodk interleave)/逆交错技术，可利用较少的寄存器来达到数据交错及逆交错的效果，如图2所示，图2(a)为回旋式交错的示意图。数据矩阵通过数个寄存器J来得到延迟(delay)，以达到交错的效果，于第一次写入X₀、X₁、X₂...至X_I-1等I个数据时，因为寄存器的延迟效用，一开始得到交错的数值只有X₀，如此重复下去就可以将一数据顺序进行交错；在将进行逆交错时则使用相反的方法，如图2(b)所示，图2(b)为回旋式逆交错的示意图，经由相反的寄存器排列方式，将已交错的数据逆交错。

然而，使用寄存器来作数据回旋式交错及逆交错的功用需要很大的硬件电路，极为不经济。

另一种已知的技术亦有使用存储器做为交错与逆交错的控制器，可比使用寄存器的方式节省硬件电路，但其牵涉到复杂的地址运算，写入地址与储存地址的运算方式不同，并须同时考虑行(column)、列(row)与区块(block)间的复杂关系。而若要简化地址运算，则须提供2倍的存储器容量。

因此，本发明的主要目的在于提供一种回旋式逆交错数据符号的控制器，提供一节省存储器容量与降低运算复杂度的方式，以解决已知方法上所遭遇到的问题。

发明内容

本发明的目的是提供一种回旋式交错/逆交错数据符号的控制器，以降低数据进行回旋式交错/逆交错处理时，所需的存储器空间以及容量，并减低计算的复杂与困难度。

本发明的回旋式交错数据符号的控制器，是用来将一连串初始数据进行交错，得到经过回旋式交错的数据符号。

本发明的回旋式逆交错数据符号的控制器，是用来将一连串回旋式交错的数据符号进行逆交错，得到完整的初始数据。

本发明的控制器包含一存储器、一初始地址产生器，以及一储存地址产生器。其中初始地址产生器用以产生数据符号储存于存储器的初始地址。储存地址产生器，会依据初始地址及一第一预定顺序，产生多个回旋式交错数据符号中每一数据符号储存于存储器中的储存地址，并依据该储存地址将该多个回旋式交错数据符号中每一数据符号储存于该存储器。

当接收到一连串回旋式交错的数据符号后，控制器会依据初始地址产生器产生的初始地址，将第一个数据符号储存于存储器内的初始地址，并依据储存地址产生器所计算出每个数据符号储存于存储器内的相对应地址，将其他数据符号依第一预定顺序写入存储器内，此第一预定顺序即为数据传输的顺序。而该多个回旋式交错数据符号储存于该存储器中是形成一环状结构。

本发明的控制器还可以依据初始地址产生器所产生的初始地址，依一预定第二顺序读出储存在存储器内的数据符号，所得的一连串数据符号即是逆交错的数据符号，也就是未进行交错前的原始数据。

应用本发明的一种回旋式逆交错数据符号的控制器，利用存储器来处理数据，只需通过简单的运算，即可将数据进行回旋式交错/逆交错处理，得到完整的原始数据，减少已知技术因为利用寄存器来处理数据所需的空间及容量，因此本发明可以减少所需的空间及容量，并降低计算的复杂度与困难度。

关于本发明的优点与精神可以藉由以下结合附图对发明的详细说明得到进一步的了解。

附图说明

图1为已知区块交错/逆交错数据符号方法的示意图。

图2为已知回旋式交错/逆交错方法的示意图。

图3为本发明回旋式逆交错数据符号控制器的方块图。

图4为本发明回旋式逆交错数据符号控制器的第一预定顺序示意图。

图5(a)为本发明回旋式逆交错数据符号控制器的数据符号输入矩阵包含J组次矩阵示意图。

图5(b)为本发明回旋式逆交错数据符号控制器的数据符号输入矩阵示意图。

图6为本发明回旋式逆交错数据符号控制器的存储器地址示意图。

图7为本发明回旋式逆交错数据符号控制器读取过程示意图。

图8为本发明回旋式逆交错数据符号控制器的方法流程图。

图9为本发明回旋式交错数据符号控制器的方块图。

图10为本发明回旋式交错数据符号控制器的初始数据输入矩阵示意图。

图10(b)为本发明回旋式交错数据符号控制器的修正数据矩阵示意图。

图11为本发明回旋式交错数据符号控制器的存储器地址示意图。

图12为本发明回旋式交错数据符号控制器读取存储器内数据的示意图。

附图标号说明

10：控制器                          12：初始地址产生器

14：储存地址产生器                  18：存储器

20：输入矩阵                        22：读取地址产生器

26：第K组次矩阵                        30：环状结构

31：第一存储分支                       32：第K存储分支

311：第一个存储分支的第一个存储单元

312：第一个存储分支的第r个存储单元

321：第K个存储分支的第一个存储单元

322：第K个存储分支的第q个存储单元

70：回旋式交错控制器                   72：初始地址产生器

74：储存地址产生器                     76：读取地址产生器

78：存储器                             80：初始数据矩阵

81：(J-1)组元素0的次组阵

82：修正数据矩阵

83：修正数据矩阵内的第v个矩阵

91：第一存储分支                       92：第K存储分支

911：第一个存储分支的第一个存储单元

912：第一个存储分支的第r个存储单元

921：第K个存储分支的第一个存储单元

922：第K个存储分支的第q个存储单元

具体实施方式

请参阅图3，图3为本发明的回旋式逆交错数据符号控制器10的方块图。本实施例的控制器是用来将一多个回旋式交错数据符号进行回旋式逆交错，该控制器10包含：一存储器18、一初始地址产生器12、以及一储存地址产生器14。存储器18用来储存多个回旋式交错数据符号中每一个数据符号。初始地址产生器12则用以产生一初始地址来储存第一个数据符号。而储存地址产生器14依据该初始地址与一第一预定顺序，用以产生多个回旋式交错数据符号中每一数据符号储存于存储器18中一储存地址，并依据该储存地址将该多个回旋式交错数据符号中每一数据符号储存于该存储器。

请参阅图4，图4为本发明回旋式逆交错控制器10的第一预定顺序示意图，在本实施例中，经交错的多个回旋式交错数据符号可以一虚拟的输入矩阵20表示之，在实际系统应用中，此第一预定顺序即为数据传输进入逆交错控制器的先后顺序，可将此一矩阵的内容看成依第一顺序直接传输进入回旋式逆交错控制器10中进行逆交错的数据。输入矩阵20的元素以数字符号表示，是表示该元素为一符号(symbol)，数字大小则表示该符号于未交错前原始数据的顺序位置。而用“X”符号则表示一累赘数据(redundant information)。第一预定顺序则是依据图4箭头的指示，由上至下由左至右，将输入矩阵20中每一元素输入该控制器10，并由储存地址产生器14依前述第一预定顺序产生每一数据符号储存于存储器18的储存地址。请参阅图3，数据依序进来后依据储存地址产生器14所计算出的地址，将数据符号存入相对应的存储器18内。

请参阅图5(a)，该多个回旋式交错数据符号所形成的输入矩阵20还可细分成J组次矩阵，每一组次矩阵包含有(J*I)个数据符号，例如其中第k组次矩阵26包含有(J*I)个数据符号，J表示第K组次矩阵26的列数，I表示第k组次矩阵26的行数，故输入矩阵有J*(J*I)个元素。以J＝32，I＝4为例，该输入矩阵20如图5(b)所示。其中第一组次矩阵包含位于第一列的四个符号与(32-1)*4个累赘数据，而第k组次矩阵26则包含(k*4)个符号与(32-k)*4个累赘数据。如前所述，输入矩阵20的元素以数字符号表示者，是表示该元素为一符号，数字大小则表示该符号未交错前原始数据的顺序位置，而用“x”符号则表示一累赘数据。

请参阅图6，图6为本发明回旋式逆交错控制器10的存储器18示意图。所有数据符号储存于存储器18中是形成一环状结构30，存储器18包含有J个存储分支(memory branches)。依据图5(a)输入矩阵20的元素数目大小，存储器18中第一个存储分支31包含J*I个存储单元，第二个存储分支包含(J-1)*I个存储单元，依此类推第k个存储分支32则包含(J-k+1)*I个存储单元。以J＝32，I＝4为例，此时存储器18包含有32个存储分支，第一个存储分支31包含32*4个存储单元，第二个存储分支包含31*4个存储单元，而第32个存储分支包含1*4个存储单元。

请参阅图6，初始地址产生器12所产生的初始地址是第一个存储分支31中第一个存储单元311的地址，而第一个存储分支31中一第r个存储单元312的地址是初始地址减(r-1)，其中r是从1到J*I中所选出的任一整数。第k个存储分支32中一第一个存储单元321的地址是初始地址加 $\left[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}\right(J-p\left)\right]*I,$ 第k个存储分支32的一第q个存储单元322的地址是初如地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)]*I-[q-1\left]\right\},$ 其中q是从1至(J-k+1)*I中所选出的任一整数。当数据依照该第一预定顺序接收J组次矩阵中每一数据符号进来时，储存地址产生器14则针对每一数据符号产生相对应的储存地址，依照储存地址产生器14所计算出的地址，将每一数据符号存入前述相对应地址的存储器18内因而形成环状结构30。

储存地址产生器14针对每一数据符号所产生的储存地址则与该数据符号位于输入矩阵20内的位置有关。请参阅图5(a)，图5(a)第k组次矩阵26中一第s列，第t行的数据符号，在此用第(s，t)个数据符号表示，其中s是从1至J中所选出的任一整数，t是从1到I中所选出的任一整数。储存地址产生器14依据k，s与t值，产生相对应的储存地址。当s＝1时，储存地址产生器14依据一第一公式产生第k组次矩阵26中第(s，t)个数据符号的储存地址，第一公式可以表示成：

储存地址＝起始地址-[((k-1)*I)+t-1]。

当s＝2～J时，储存地址产生器14是依据一第二公式产生第k组次矩阵26中第(s，t)个数据符号的储存地址，第二公式可以表示成：

数据输入依照该第一预定顺序与储存地址产生器14所产生相对应的储存地址，将输入矩阵20中每一数据符号存入存储器18内，例如，以J＝32，I＝4为例，第1组次矩阵中第(1，1)个数据符号的储存地址即是起始地址，第1组次矩阵中第(2，1)个数据符号的储存地址是起始地址+(32-1)*4，第1组次矩阵中第(3，1)个数据符号的储存地址是起始地址+[(32-1)+(32-2)]*4，依此类推。等到第1组次矩阵中第一行元素储存完毕后，第1组次矩阵中第(1，2)个数据符号的储存地址是起始地址-1，第1组次矩阵中第(2，2)个数据符号的储存地址是起始地址-1+(32-1)*4，第1组次矩阵中第(3，2)个数据符号的储存地址是起始地址-1+[(32-1)+(32-2)]*4，依此类推。配合前述存储器18中每一存储单元的地址，输入矩阵20内的所有符号将被储存于存储器18内，而所有累赘数据虽然一开始会被储存，但是之后即被后续的符号覆盖，因此等到输入矩阵20内所有元素被控制器10处理后，只有所有符号仍存在存储器18中，而且所有符号存在存储器18中是形成环状结构30。

除了将多个回旋式交错数据符号写入存储器18外，本发明的控制器10还可包含一读取地址产生器22。读取地址产生器22依据初始地址产生器12的初始地址、一第二预定顺序与一第三公式，产生一多个读取地址，并依据该多个读取地址，读取储存于存储器18中每一个数据符号。

读取地址产生器22依据第二预定顺序，读取储存于存储器18内全部的数据符号，而第二预定顺序描述如下。首先，读取地址产生器22读取四次32个符号，再接续读取四次31个符号、四次30个符号...，以此类推至四次1个符号，可将先前储存于存储器18中的数据符号完整的读取，读出来的数据符号即为回旋式逆交错的数据符号，在此32*4次的读取中，第一次是从初始地址开始，第二次从初始地址-1开始，第三次是从初始地址-2开始，第四次从初始地址-3开始，最后一次是从初始地址-127开始。每一次读取多个符号则是依据第三公式，第y次第z个符号的读取地址描述如下：

其中[初始地址-(y-1)]表示第y次读取时的开始地址，此开始地址位于第一个存储分支内。请参阅图7所示，图7为本发明回旋式逆交错数据符号控制器读取过程示意图。以J＝32，I＝4为例，第一次，控制器10自存储器18的起始地址311读取第一个符号(其序号为0)，接续在间隔(32-1)*4个存储单元位置331读取符号(其序号为1)，在间隔(32-2)*4个存储单元332读取符号(其序号为2)、、、在间隔(32-31)*4的位置333读取符号(其序号为31)等共32个符号。第二次，在起始地址-1的位置，读取序号为32的符号，在起始地址-1+(32-1)*4读取序号为33符号、、等，依此连续读取4次32笔符号即序号0至31、32至63、64至95、96至127等符号。因为第32个存储分支内只有四个符号，是以第五至第八次读取四次31笔符号、第九至第十二次连续读取30笔符号、、、、依此类推，可将先前储存于存储器18中的数据符号完整的读取，读出来的数据符号即为回旋式逆交错的数据符号。

请参阅图7，如图7所示，当将先前储存于存储器18中的数据符号完整的读取31次时，可视为将整个环状结构30的存储器18的起始位置左移一个存储单元，即为起始位置减1，起始位置由序号0的位置转换成序号32的位置，接着再读取31个符号将存储器再左移一个存储单元，则起始位置变成从序号64的位置开始读取，藉由此项特性，本发明的回旋式逆交错控制器可以处理一连串大于环状结构大小的数据。

请参阅图8，图8为本发明回旋式逆交错控制器10的方法流程图，回旋式逆交错数据符号的方法(convolution de-interleaving data symbolprocess)，包含下列步骤：

S50：产生一初始地址；

S52：依照一第一预定顺序接收多个回旋式交错数据符号中每一个数据符号；

S54：产生多个回旋式交错数据符号中每一数据符号储存于一存储器18中一储存地址；

S56：储存每一数据符号；

S58：依据初始地址，第二预定顺序及一第三公式产生一多个读取地址；以及

S60：读取储存于存储器18中每一个数据符号。

其中，多个回旋式交错数据符号是一输入矩阵20，输入矩阵20包含有J组次矩阵，J组次矩阵中一第k组次矩阵26包含有(J*I)个数据符号，其中k是从1到J中所选出的任一整数，J表示第k组次矩阵26的列数，I表示第k组次矩阵26的行数。而本方法中存储器18包含有J个存储分支(memory branches)，其中一第k个存储分支32包含(J-k+1)*I个存储单元。本方法的初始地址是第一个存储分支31中一第一个存储单元311的地址，第一个存储分支31中一第r个存储单元312的地址是该初始地址减(r-1)，其中r是从1到J*I中所选出的任一整数，第k个存储分支32中一第一个存储单元321的地址是初始地址加 $\left[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}\right(J-p\left)\right]*I,$ 第k个存储分支的一第q个存储单元322的地址是初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)]*I-[q-1]\},$ 其中q是从1到(J-k+1)*I中所选出的任一整数。

本方法的第一顺序如前述图2所示，而所接收的第k组次矩阵26中第(s，t)个数据符号的储存地址是如下表示：

当s＝1时，储存地址＝起始地址-[((k-1)*I)+t-1]；

当s＝2～J时，

因此，输入矩阵20内的所有符号将被储存于存储器18内，而所有累赘数据虽然一开始会被储存，但是之后即被后续的符号覆盖，因此等到输入矩阵20内所有元素被处理后，只有所有符号仍存在存储器18中，而且所有符号存储器18中是形成环状结构30。

读取方法为依据初始地址、一第二预定顺序与一第三公式产生一多个读取地址，并依据多个读取地址，读取储存于J个存储分支中每一个数据符号。

控制器10自存储器18的起始地址读取第一个符号，于间隔(J-1)*I个存储单元位置读取第二个符号，接着于间隔(J-2)*I个存储单元读取第三个符号、间隔(J-(J-1))*I的位置读取第J个符号。起始地址-1的位置读取第J+1个符号起始地址-1+(J-1)*I读取第J+2个符号、、，因此可连续读取I次J笔符号，接着连续读取I次J笔符号、再连续读取I-1笔符号、、、、依此类推，可将先前储存于存储器18中的数据符号完整的读取，读出来的数据符号即为回旋式逆交错的数据符号。

本发明还有一具体实施例，若输入矩阵20包含有J个次矩阵，只需写入J-1个次矩阵的存储器容量，即可达到的回旋式逆交错作用，因为第J个矩阵所包含的J*I个数据符号，都是有用的数据符号符号(symbol)，所以不需经过逆交错及储存，即可直接读出，本实施例是本发明回旋式逆交错控制器10的一种最节省存储器18容量大小的实施例，此时存储器18只需包含有J-1个存储分支(memory branches)，J-1个存储分支中一第v个存储分支包含(J-v+1)*I个存储单元，其中v是从1到J-1中所选出的任一整数。以J＝32，I＝4为例，该输入矩阵20如图5(b)所示，控制器将数据符号依照第1至第32组次矩阵的顺序，储存于存储器18内，当储存至第32个次矩阵时，可发现第32组次矩阵内，每个元素都为符号，没有任何累赘数据，所以第32组次矩阵不需经过逆交错及储存，即可直接输出，故存储器18只需32-1存储分支，32-1组次矩阵的容量大小只需32-1组次矩阵的容量大小，即可作完整的回旋式数据逆交错。

相较于已知技术，本发明的回旋式逆交错数据符号的控制器10，利用存储器18来处理数据，只需通过简单的运算，即可将数据进行回旋式交错/逆交错处理，得到完整的原始数据，减少已知技术因为利用寄存器来处理数据所需的空间及容量，因此本发明可以减少所需的存储器空间及容量，并降低计算的复杂度与困难度。

本发明的设计同样可用于初始数据进行回旋式的交错动作，请参阅图9，图9为本发明的回旋式交错数据符号控制器70的方块图。本实施例的控制器是用来将一多个初始数据符号进行回旋式交错，该控制器70包含：一存储器78、一初始地址产生器72、一储存地址产生器74、以及一读取地址产生器76。存储器78用来储存进行回旋式交错动作的多个初始数据符号中每一个数据符号。初始地址产生器72则用以产生一初始地址来储存第一个数据符号。储存地址产生器74依据该初始地址与一第四预定顺序，用以产生多个初始数据符号中每一数据符号储存于存储器78中一储存地址，并依据该储存地址将该多个初始数据符号中每一数据符号储存于该存储器。而读取地址产生器76是将储存于存储器78内的数据依据一第五顺序，将数据完整读取出来。

图10为初始数据矩阵80示意图。该矩阵是为欲进行交错前的初始数据矩阵80，其中数字符号即为数据原始排列的顺序，初始数据矩阵内包含有J组次矩阵，该J组次矩阵中每一组次矩阵包含有(J*I)个数据符号，J表示每一组次矩阵的列数，I表示每一组次矩阵的行数。以图10所示的矩阵80为例，表示有32组次矩阵，其中每组次矩阵包含有(32*4)个数据符号，其中32为每一组次矩阵的列数，4则为每一组次矩阵的行数。

在进行回旋式交错动作之前，必须先在想要进行回旋式交错的初始数据矩阵80前加入(J-1)组次矩阵81，其中每一组次矩阵包含(J*I)个字符，且每一组次矩阵内的元素皆为“0”或是任何累赘字符，如此与初始数据矩阵80形成一修正数据矩阵82。请参阅图10(b)，如图10(b)所示，先在初始数据矩阵80前面加入(J-1)组次矩阵，且每一组次矩阵中每一元素皆为0，如此便可依据第四预定顺序，产生图10(b)修正数据矩阵82中每一个元素的储存地址。

而产生修正数据矩阵82中每一元素的地址，请参阅图10(b)，第四预定顺序则是依据图10(b)中箭头的指示，由上至下由左至右，将修正数据矩阵82中每一元素输入该控制器70，并由储存地址产生器74依前述第四预定顺序产生每一数据符号储存于存储器78的储存地址后，再将数据符号存入相对应的存储器78内。

图10(b)中第v组次矩阵83中一第s列，第t行的数据符号，在此用第(s，t)个数据符号表示，其中s是从1到J中所选出的任一整数，t是从1到I中所选出的任一整数。储存地址产生器74会依据v，s与t值，产生相对应的储存地址。当s＝1时，储存地址产生器74是依据一第四公式产生第v组次矩阵83中第(s，t)个数据符号的储存地址，第四公式可以表示成：

储存地址＝起始地址-[((v-1)*I)+t-1]；

当s＝2～J时，储存地址产生器74依据一第五公式产生第v组次矩阵中第(s，t)个数据符号的储存地址，第五公式可以表示成：

如此便可将修正数据矩阵82中每一元素的储存地址产生出来，并且依据第四预定顺序将元素渐次储存于存储器78中。

其次，请参阅图11，图11为存储器78而形成一环状结构的示意图。本实施例中，存储器78亦可分成J个存储分支，然而，第一存储分支91为I个存储单元，第二存储分支92为2I个存储单元，一直到第J个存储分支为I*J个存储单元，此J个分支将存储器78构成一环状结构。

如图11所示，初始地址产生器72所产生的初始地址是第一个存储分支91中第一个存储单元911的地址，而第一个存储分支91中一第r个存储单元912的地址是该初始地址加(r-1)，其中r是从1到I中所选出的任一整数。第k个存储分支92中一第一个存储单元921的地址是初始地址加 $\left[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}p\right]*I,$ 第k个存储分支92的一第q个存储单元922的地址是初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}]*I+[q-1\left]\right\},$ 其中q是从1到k*I中所选出的任一整数。读取地址产生器76依据初始地址、一第五预定顺序与一第六公式产生一多个读取地址，并依据多个读取地址，读取储存于J个存储分支中每一个数据符号。而第五预定顺序描述如下。首先，自存储器78的起始地址开始连续读取I次1笔符号，接着连续读取I次2笔符号、再连续读取I次3笔符号、、、、依此类推至读取I次J笔符号，在此I*J次读取中，第一次是从初始地址开始读取，第二次从初始地址-1的地址开始读取，第三次从初始地址-2的地址开始读取，最后一次从初始地址-127的地址开始读取，每一个读取地址的地址是依据第六公式，第y次第z个符号的读取地址描述如下：

其中[初始地址-(y-1)]表示第y次读取时的开始地址。

如此依据第五预定顺序及第六公式可将先前储存于存储器78中的数据符号读取出来。

因为完整的数据形式每一行应该为J个字符所组成，所以当第一次取I行1个符号，则补上I*(J-1)矩阵大小的累赘数据，第二次读取四行两个符号，每行补上I*(J-2)矩阵大小的累赘数据、、、、依此规则依序读取至第I行J个完整的字符，其中未读取J个字符的行，依序补上累赘数据将数据填满，即为回旋式逆交错的数据符号，完成回旋式交错的工作。

于一实施例中I为4，J为32，如图12所示，图12为回旋式数据交错器读取存储器内数据的示意图。其中读取地址产生器76读取四次1个符号，再接续读取四次2个符号、四次3个符号、、、、以此类推至四次32个符号，在此4*32次的读取中，第一次是从初始地址开始，第二次从初始地址-1开始，第三次是从初始地址-2开始，第四次从初始地址-3开始，最后一次是从初始地址-127开始。每一个读取地址的地址是依据第六公式，第y次第z个符号的读取地址描述如下：

其中[初始地址-(y-1)]表示第y次读取时的开始地址。

在此实施例中每一行应该为32个字符所组成，所以当第一次取4行1个符号，则补上4*(32-1)矩阵大小的累赘数据，第二次读取四行两个符号，每行补上4*(32-2)矩阵大小的累赘数据、、、、依此规则依序读取至第4行32个完整的字符，其中未读取32个字符的行，依序补上累赘数据将数据填满，即为回旋式逆交错的数据符号，如此即可得到图5(b)的交错的数据格式，完成回旋式交错的工作。

因为一般的数据皆为连续性一连串的数据，所以真正进行回旋式交错及逆交错的数据，并非如图4及图10所示，刚好为存储器所能容纳的数据数目，图4只是用来说明本发明的实施流程，在真正操作上，回旋交错及逆交错控制器可以处理比存储器18容量更多的数据，当存储器18被填满之后，紧接着控制器会接着先读出一个数据，再写入一个未经过回旋交错及逆交错控制器处理的新数据，利用此种方式，能让一连串数据完整的进行回旋式交错及逆交错作用。

藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明的权利要求的范畴内。因此，本发明的权利要求的范畴应根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。

Claims (29)

1.一种回旋式逆交错数据符号的控制器，用来将一多个回旋式交错数据符号进行回旋式逆交错，该控制器包含：

一存储器；

一初始地址产生器，用以产生一初始地址；以及

一储存地址产生器，依据该初始地址与一第一预定顺序，用以产生该多个回旋式交错数据符号中每一数据符号储存于该存储器中一储存地址，并依据该储存地址将该多个回旋式交错数据符号中每一数据符号储存于该存储器；

其中所有数据符号储存于该存储器中是形成一环状结构。

2.如权利要求1所述的控制器，其中该多个回旋式交错数据符号是一输入矩阵，该输入矩阵包含有J组次矩阵，该J组次矩阵中一第k组次矩阵包含有(J*I)个数据符号，其中k是从1到J中所选出的任一整数，J表示该第k组次矩阵的列数，I表示该第k组次矩阵的行数。

3.如权利要求2所述的控制器，该存储器包含有J个存储分支，当作为逆交错控制器时，该J个存储分支中一第k个存储分支包含(J-k+1)*I个存储单元；

4.如权利要求3所述的控制器，该初始地址是该第一个存储分支中一第一个存储单元的地址，该第一个存储分支中一第r个存储单元的地址是该初始地址减(r-1)，其中r是从1到J*I中所选出的任一整数，该第k个存储分支中一第一个存储单元的地址是该初始地址加 $\left[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)\right]*I,$ 该第k个存储分支的一第q个存储单元的地址走该初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)]*I-[q-1\left]\right\},$ 其中q是从1到(J-k+1)*I中所选出的任一整数。

5.如权利要求4所述的控制器，其中该储存地址产生器依照该第一预定顺序，接收该J组次矩阵中每一数据符号，并产生该第k组次矩阵中一第(s，t)个数据符号的一储存地址，将该第(s，t)个数据符号存入该存储器，其中s是从1到J中所选出的任一整数，t是从1到I中所选出的任一整数，而：

当s＝1时，该储存地址产生器依据一第一公式产生该第k组次矩阵中该第(s，t)个数据符号的该储存地址；以及

当s＝2～J时，该储存地址产生器依据一第二公式产生该第k组次矩阵中该第(s，t)个数据符号的该储存地址；

藉此该多个回旋式交错数据符号储存于该存储器中形成该环状结构。

6.如权利要求5所述的控制器，该第一公式为：该储存地址＝该起始地址-[((k-1)*I)+t-1]，而该第二公式为：

7.如权利要求6所述的控制器，还包含一读取地址产生器连接于该存储器，该读取地址产生器依据该初始地址、一第二预定顺序与一第三公式，产生一多个读取地址，并依据该多个读取地址，读取储存于该J个存储分支中每一个数据符号。

8.如权利要求2所述的控制器，该存储器包含有J-1个存储分支，该J-1个存储分支中一第v个存储分支包含(J-v+1)*I个存储单元，其中v是从1到J-1中所选出的任一整数。

9.一种回旋式逆交错数据符号的方法，用来将一多个回旋式交错数据符号进行回旋式逆交错，该方法包含：

产生一初始地址；

依照一第一预定顺序，接收该多个回旋式交错数据符号中每一个数据符号；以及

依据该初始地址与该第一预定顺序，产生该多个回旋式交错数据符号中每一数据符号储存于一存储器中一储存地址，并储存该每一数据符号；

其中该多个回旋式交错数据符号储存于该存储器中是形成一环状结构。

10.如权利要求9所述的方法，其中该多个回旋式交错数据符号是一输入矩阵，该输入矩阵包含有J组次矩阵，该J组次矩阵中一第k组次矩阵包含有(J*I)个数据符号，其中k是从1到J中所选出的任一整数，J表示该第k组次矩阵的列数，I表示该第k组次矩阵的行数。

11.如权利要求10所述的方法，该存储器包含有J个存储分支，该J个存储分支中一第k个存储分支包含(j-k+1)*I个存储单元。

12.如权利要求11所述的方法，该初始地址是该第一个存储分支中一第一个存储单元的地址，该第一个存储分支中一第r个存储单元的地址是该初始地址减(r-1)，其中r是从1到J*I中所选出的任一整数，该第k个存储分支中一第一个存储单元的地址是该初始地址加 $\left[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)\right]*I,$ 该第k个存储分支的一第q个存储单元的地址是该初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}(J-p)]*I-[q-1\left]\right\},$ 其中q是从1到(J-k+1)*I中所选出的任一整数。

13.如权利要求12所述的方法，其中依据该第一顺序所接收的该第k组次矩阵中一第(s，t)个数据符号的该储存地址是：

当s＝1时，依据一第一公式所产生；以及

当s＝2～J时，依据一第二公式所产生；

藉此该多个回旋式交错数据符号储存于该存储器中形成该环状结构，其中s是从1到J中所选出的任一整数，t是从1到I中所选出的任一整数。

14.如权利要求13所述的方法，该第一公式为：该储存地址＝该起始地址-[((k-1)*I)+t-1]，而该第二公式为：

15.如权利要求14所述的方法，还包含：

依据该初始地址、一第二预定顺序与一第三公式，产生一多个读取地址，并依据该多个读取地址，读取储存于该J个存储分支中每一个数据符号。

16.如权利要求10所述的控制器，该存储器包含有J-1个存储分支，该J＝1个存储分支中一第v个存储分支包含(J-v+1)*I个存储单元，其中v是从1到J-1中所选出的任一整数。

17.一种回旋式交错数据符号的控制器，用来将一多个初始数据符号进行回旋式交错，该控制器包含：

一存储器；

一初始地址产生器，用以产生一初始地址；以及

一储存地址产生器，依据该初始地址与一第四预定顺序，用以产生该多个初始数据符号中每一数据符号储存于该存储器中一储存地址，并依据该储存地址将该多个初始数据符号中每一数据符号储存于该存储器；

其中所有数据符号储存于该存储器中是形成一环状结构。

18.如权利要求17所述的控制器，该存储器包含有J个存储分支，该J个存储分支中一第k个存储分支包含k*I个存储单元，其中k是从1到J中所选出的任一整数。

19.如权利要求18所述的控制器，该初始地址是该第一个存储分支中一第一个存储单元的地址，该第一个存储分支中一第r个存储单元的地址是该初始地址加(r-1)，其中r是从1到I中所选出的任一整数，该第k个存储分支中一第一个存储单元的地址是该初始地址加

该第k个存储分支的一第q个存储单元的地址是该初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}p]*I+[q-1\left]\right\},$ 其中q是从1到k*I中所选出的任一整数。

20.如权利要求17所述的控制器，其中该多个初始数据符号是一输入矩阵，该输入矩阵包含有J组次矩阵，该输入矩阵与一(J-1)*(J*I)个累赘字符形成一修正数据矩阵，该储存地址产生器依照该第四预定顺序，产生该修正数据矩阵中一第v组次矩阵中一第(s，t)个数据符号的一储存地址并将该第(s，t)个数据符号存入该存储器，其中v是从1到J+(J-1)中所选出的任一整数，s是从1到J中所选出的任一整数，t是从1到I中所选出的任一整数，而：

当s＝1时，该储存地址产生器依据一第四公式产生该第v组次矩阵中该第(s，t)个数据符号的该储存地址；以及

当s＝2～J时，该储存地址产生器依据一第五公式产生该第v组次矩阵中该第(s，t)个数据符号的该储存地址；

藉此该多个回旋式交错数据符号储存于该存储器中形成该环状结构。

21.如权利要求20所述的控制器，该第四公式为：该储存地址＝该起始地址-[((v-1)*I)+t-1]，而该第五公式为：

22.如权利要求20所述的控制器，还包含一读取地址产生器连接于该存储器，该读取地址产生器依据该初始地址、一第五预定顺序与一第六公式，产生一多个读取地址，并依据该多个读取地址，读取储存于该J个存储分支中每一个数据符号；每一次读取多个符号则是依据该第六公式，第y次第z个符号的读取地址描述如下：

其中[初始地址-(y-1)]表示第y次读取时的开始地址。

23.一种回旋式交错数据符号的方法，用来将一多个初始数据符号进行回旋式交错，该方法包含：

产生一初始地址；

于该多个初始数据符号前加入一累赘矩阵而形成一修正数据矩阵；以及

依据该初始地址、该修正矩阵与该第四预定顺序，产生该多个初始数据符号中每一数据符号储存于一存储器中一储存地址，并储存该每一数据符号；

其中该多个初始数据符号储存于该存储器中是形成一环状结构。

24.如权利要求23所述的控制器，该存储器包含有J个存储分支，该J个存储分支中一第k个存储分支包含k*I个存储单元，其中k是从1到J中所选出的任一整数。

25.如权利要求24所述的方法，该初始地址是该第一个存储分支中一第一个存储单元的地址，该第一个存储分支中一第r个存储单元的地址是该初始地址加(r-1)，其中r是从1到I中所选出的任一整数，该第k个存储分支中一第一个存储单元的地址是该初始地址加 该第k个存储分支的一第q个存储单元的地址是该初始地址加 $\left\{\right[\underset{p=1}{\overset{k-1}{\mathrm{\Σ}}}p]*I+[q-1\left]\right\},$ 其中q是从1到k*I中所选出的任一整数。

26.如权利要求23所述的方法，其中该多个初始数据符号是一J组(J*I)次矩阵，该累赘矩阵包含有(J-1)*(J*I)个累赘字符，该修正数据矩阵包含有J+(J-1)组(J*I)次矩阵。

27.如权利要求26所述的方法，其中产生每个初始数据符号的储存地址步骤，是依照该第四预定顺序，产生该修正数据矩阵中一第v组次矩阵中一第(s，t)个数据符号的储存地址，其中v是从1到J+(J-1)中所选出的任一整数，s是从1到J中所选出的任一整数，t是从1到I中所选出的任一整数，而：

当s＝1时，依据一第四公式所产生；以及

当s＝2～J时，依据一第五公式所产生；

藉此该多个初始数据符号交错并储存于该存储器中形成该环状结构。

28.如权利要求27所述的方法，该第四公式为：该储存地址＝该起始地址-[((v-1)*I)+t-1]，而该第五公式为：

29.如权利要求27所述的方法，还包含：

依据该初始地址、一第五预定顺序与一第六公式，产生一多个读取地址，并依据该多个读取地址，读取储存于该J个存储分支中每一个数据符号；每一次读取多个符号则是依据该第六公式，其中第y次第z个符号的读取地址描述如下：

其中[初始地址-(y-1)]表示第y次读取时的开始地址。

Images