CN1009047B - 交叉穿插的里德-所罗门码的高速纠错译码系统 - Google Patents

Abstract

本发明属于数码存贮和数码通信中的可靠性技术领域

本发明为交叉穿插的里德-所罗门(即 Reed-So-lomon)码(RS₁×RS₂)提供一个速度高、器件省的纠错译码系统。它包括一个使RS₂码能在一个接收字周期内完成纠错操作的译码电路，一个供译本原RS₂码选用的无求逆运算的译码电路，一个为纠正RS₁码的接收字中擦除位置上差错的所需乘法次数甚少的译码电路。

本发明可用于高密度、高数据通过率的存贮系统(如光盘存贮器)、高速传真系统和空间通信系统。

Description

本发明属于数码存贮和数码通信中可靠性技术领域，目的在于为交叉穿插的里德-所罗门（即Reed-Solomon）码提供一个译码响应时间短，数据通过速率高，译码电路器件省的纠错译码系统。

如所知，F_q（含q个元素的有限域，q＝p^m，p为素数，实用上p＝2）上的里德-所罗门码（简记为RS码）是编码效率最高的多元符差错纠正码。而近年来出现的交叉穿插两次编码格式，更具有误码率低，纠突发错性能强的优点，已装备在如数字光盘等高密度的存贮器中用作差错控制码，所谓交叉穿插两次编码是指当信息源按RS码的编码方式完成了第一次编码（记为RS₁）后，借助于一个具有不同时延效果的时延网络，使RS₁的码字序列中相应的码元交叉穿插组成新的信息序列，继而实施第二次RS编码（记为RS₂），此过程记为RS₁×RS₂，一般情况下RS₂就作为信道码。如此两次编码的特点是：当RS₂码作为纠错/检错合用的差错控制码使用时，它具有甚低的漏检率，当信道中受破坏了的接收字被RS₂码检出差错但未能纠正时，就在该接收字的每一位都标上出错怀疑标记。于是经过反穿插，这些出错怀疑标记就散布开来附属于一系列相继的RS₁码的接收字上，指出了这些接收字的擦除位置（Erasure Position），于是使用纠擦除位置上差错的方法，可以比较容易地找出这些位置上的正确值。易见，RS₁的纠擦除位置上差错的能力直接影响着纠错系统的纠突发错的效果，所以，使用两次编码格式能达到很强的纠突发错能力。

由于在RS₁×RS₂中，RS₂工作在纠错/检错并用的状态， 而RS₁则仅用作纠正擦除位置上的差错，因而译码方法各不相同。目前都采用一些传统的方法，或虽经改进，但效果不理想。例如，在一些采用RS₁×RS₂方式作为纠错系统的光盘存贮器中，由于译RS₁码方式不佳，只能牺牲原设计潜力，降格使用（包括采取伪值插入等辅助手段）。Philips Technical Review 1982 9月号和美国NSF Grant NO.ECS-8260180的总结报告（1983年4月）都提到了这个情况。在U.S.Patent 4413340中，较好的处理了译RS₁码，但仍需较多的乘法电路作为实现的支持，至于译RS₂码，目前都设计为纠1位错，检3位错。（“位”的概念是在q元码意义下而言，当q＝2^m时，它相当于mbit），因而容易实现纠错/检错的操作，但由于纠错位数太少，接收字含有差错被检出而未能纠正的概率就较大，这就使RS₁码纠擦除位置差错的负担加重，按正常使用时（例如不允许伪值插入补救），拒纠（即RS₁码的接收字中标明擦除位置的个数超过能纠正的数目）的概率很高，若增加RS₂编码的冗余位个数，就能编成纠2位以上差错、同时又能检测出更多位数差错的纠/检合用的差错控制码，如此，既降低了RS₁的拒纠率，又使RS₁×RS₂系统有更小的误码率，但此时如要求译码操作必须与信道中很高的数据通过速率相匹配，就给纠多位错译码的算法提出新的课题。例如，译码响应快就是一项基本要求。至今对纠2位以上随机差错的RS码的译码能适应高数据通过率要求的仍属于W.W.Peterson提出的代数译码模式，即在求得接收字的检验子S后，接着进行如下三段操作。

（1）求出差错定位多项式

σ（x）＝Ⅱ¹ _j＝1（1-Y_jx），l是错位个数;

（2）在F_q上求解σ（x）＝0，决定错位所在;

（3）在F_q上解一个含1个变量的联立方程组，或通过其它方法，求出1个差错位置上的错值。

这套译码模式虽经以E.R.Berlekamp为主的，包括R.T.Chien等人的努力，有不少改进，但仍保留了以上的三个环节，如此，在纠错的规范操作中，需占用三个周期（即3n，n为RS₂的码长），且所用器件量也较可观，近年来，如U.S.Patents：4142174，4413339等为缩短计算时间作了有效的努力，也有设计了专用的计算程序，从事上述（1），（2），（3）的计算，这些都有很大成功之处，但总的步骤，仍属于前述的三段操作，译码响应慢的矛盾未能解决。

本发明为交叉穿插两次编码系统RS₁×RS₂提供一套完善的，可对接收数据作实时处理的纠错译码电路系统，具体地说，本发明为RS₂码提供了可供实用的能在一个输入周期内完成错位个数的测定、指出差错所在位置、计算相应位置上的错值并加以纠正，以及验证纠错的正确性等一连串动作的译码电路;当RS₂是本原码时，本发明还提供了一个无需除法运算的译码电路，这在域很大时，就有特别的方便之处;本发明为RS₁提供了一个在移位搜索电路支持下的参量变换，利用它，能使纠正擦除位置上差错的器件需要量大幅度地减少。因之，本发明不仅园满地解决了目前正在光盘系统中使用着的（28，24）×（32，28）纠错电路所遇到的困难，还为设计性能更好的交叉穿插编码系统开辟了前景。

图1是纠错系统RS₁×RS₂在译码过程中各部分所起作用的示意图，当信道〔101〕中（如光盘存贮器）的数据流被取出经过解调电路〔102〕后，进入RS₂的译码电路〔103〕，使用本发明提供的方 法，当一个接收字进入完毕后，即能在一个接收字周期中完成纠正≤1位随机差错或检测出≤2t₂-1位随机差错的操作，接着把经过纠/检的接收字连同附属于它的怀疑标记序列，一起通过时延穿插网络〔105〕，进行反穿插，随之输出附有擦除标记的数据流作为RS₁译码电路〔106〕的接收字序列，进而在译RS₁码电路〔106〕中完成纠正擦除位置上差错的操作。本发明中，纠正擦除位置上差错是借助参量变换进行的。此外，当RS₂是本原码时，可选用无逆译码电路〔104〕代替原译码电路〔103〕，避免了译码中的除法运算，而且与目前实际使用的译码器相比，减少了一个操作周期，提高了译码速度。

图2是本发明中逐位判错，逐位纠正译RS₂码的电路框图。

图3是本发明中无求逆运算译RS₂码的电路框图。

图4是本发明中借助移位搜索实现参量变换而完成译RS₁的电路框图。

本发明的理论依据：

先简述一下数域F_q上RS码的定义。设F_q是含q个元素的有限域，本发明常取q＝2^m，它是特征数为2的有限域。所谓F_q上设计距离为2t+1的本原RS码是F_q上的一个线性码：｛（C₀，C₁，…，C_n-1）｝，C_i∈F_q，它可处理为F_q上一个线性方程组Hx^tr＝0

它是个循环码，且具有纠正≤t位随机差错的能力，或纠正≤1＜t位随机差错同时检出≤2t-1位随机差错的能力，或者具有纠正≤2t个擦除位置上随机差错的能力。若码长≤q-2，则称之为缩短RS码，它具有与本原码一样的纠错功能，但不是循环码，然而在译码时可以借助亲码（Parent Code）的循环性质获得某些方便。在编码理论中，系数阵H常称之为校验阵，而接收字C′＝（C^′ ₀，C^′ ₁，…，C^′ ₂m_-2）中与H中的列相对应的码位常以这个列的首元素称呼之，如α⁰位，α¹位，…，α^2m-2位等。对接收字C′＝c+e（e称为差错模式）常可计算得一校验子S：S＝HC′^tr＝（S₁，S₂，…，S_2t）^tr，纠错的途径就是从接收字C′的最初信息S来推定差错模式e的结构。在实际问题中，校验阵可适当选定，本发明中常取l₀＝1，即为如下的形式：

（这样安排只是为了使论述有个统一的出发点，而不限制本发明的普遍适用，事实上，若取l₀＝0，或者取l₀使生成多项式g（x）成为自反多项式〔Reversible〕时，本发明将表现更多的优越之处）。

下面两点是RS码译码算法中最基本的知识：

（Ⅰ）设RS码的设计距离为2t+1，于是它能纠正接收字中≤t位差错。若接收字C′含有1个差错，l≤t，于是行列式序列：

M₁，M₂，…，M_t中，M₁≠0，而M_l+1，…，M_t皆为0。此地M_j是：

因此，可以强调地说，M₁≠0是接收字C′中含有1个差错的必要条件;

（Ⅱ）当接收字C′中差错位置事先指明时（这类差错位置称为擦除位置），那末，设计距离为2t+1的RS码可以用来恢复≤2t个擦除位置上的码符，它通常是通过求解F_q上一组含≤2t个未知量的线性方程来实现的。

以下为叙述方便起见，直接介绍已处于RS₁×RS₂交叉穿插结构的两个RS码：RS₁，RS₂的新的译码方法。记RS₂的码长为n₂（≤q-1），冗余位个数为2t₂;RS₁的码长为n₁，冗条位个数为2t₁，此外，n₂＝n₁+2t₁。

Ⅰ.用于纠≤1位，检2t₂-1位差错的RS₂码的逐位判错、逐位纠正的原理。

设C′为RS₂码的接收字，作C′的校验子S，并进而作行列式序列M₁，M₂，…，M₁，其定义如前，若能从中找出M_k：M_k≠0，M_k+1＝0，…，M₁＝0，于是可暂假定C′含有k位随机错。为实施纠错，先证明两条性质：

性质Ⅰ：若接收字C′含有k≤t₂位差错，则第α⁰位是错位的充要条件是M^{（ ）} _k＝0，此地M^{（ ）} _k是如下的行列式：

证明：设C′的差错定位多项式为σ（x）＝Ⅱ^k _i＝1（1-Y_ix）＝σ_kx^k+σ_k-1x^k-1+…+σ₁x+1，其中σ_j是M^（j） _k/M_k，M^（j） _k是M_k中第k+1-j列为（S_k+1，S_k+2，…，S_2k）^tr所代替而成的行列式，显然第α⁰位有错的充要条件应当是σ（α⁰）＝0，于是展开之并加以整理便得性质1。 〔证毕〕

性质Ⅱ：若C′中第α⁰位有错，那末α⁰上的错值就是M_k/（M^（+1） _k+M_k），其中M^（+1） _k是如下的行列式：

证明：设第α⁰位上的错值为β，（β∈F_q），作C′+（β，0，0，…，0），于是它是一个含k-1位错的接收字，并可依S_j+β-S_j的规则获得它的校验子，于是有M^（+β） _k＝0，即

展开此式，经过整理，即有：β＝M_k/（M^（+1） _k+M_k）

〔证毕〕

不论所使用的RS₂是否是缩短码，上述两条性质总可以反复地用来判别经过左循环移位后的“接收字”的第α⁰位是否出错，以及错值是什么，只是在每左循环移位一次后校验子应作如下修改：

S_j→（S_j+e₀）/α^j＝（S_j+e₀）α^q-j-1。

上面所提到的循环移位当RS₂是缩短码时，应当在它的亲码中进行，才能有简单的计算校验子的规则：S_j→（S_j+e₀）/α^j，但实际上，所有判错位，求错值的计算只涉及“当时”的校验子S，无需真的要在长为q-1的亲码中进行循环移位，因此只须配置一个长为n₂的左循环移位寄存器就可实现边左移边纠正的操作。

Ⅱ.本原RS₂码无逆运算译码原理

当使用的RS₂不是缩短码，即n₂＝q-1时，本发明还提供了一个无除法运算的译码方法，并且与目前实际使用的译码器相比，该方法减少了一个操作周期。此方法是基于如下二条性质上的：

性质Ⅲ：若接收字C′含有k≤t₂位错，则最高位αⁿ2^-1位是错位的充要条件为：

此性质的证明与性质Ⅰ类似，只有αⁿ2^-1出错时，α应为差错定位多项式σ（x）的根。

性质Ⅳ：接收字C′含有k≤t₂位差错，且已判出第αⁿ2^-1位有错，则错值为：

其中：

这里n＝n₂。

此性质的证明与性质Ⅱ的证明类似，只是在最高位α^n-1上加一值β后，校验子变化为S_j→S_j+（α^j）^n-1β。

利用这两条性质，可以反复判别右移后的“接收字”的第αⁿ2^-1位是否出错，如出错，则计算出相应的M_k和△M_k＝ $M_K\mathrm{(\alpha }{}^{n}2{}^{\mathrm{-1}}\mathrm{,k)}$ +M_K然后利用一个一次多项式的Chien搜索电路求方程△M_k·x+M_k＝0的根，即错值β，此值在n₂拍内必能求出，只是每次右移一位后，校验子应作如下修改：S_j→S_j·α^j。

其实，对于RS₂，即使是缩短码时，除了有前述的性质Ⅰ、Ⅱ可 用来判定α⁰位的状态外（包括错值计算），也可以有类似于性质Ⅲ和Ⅳ可以用来判别最高位的状态（包括计算错值），从而在对接收字的右移过程中能对“最高位”进行判断、纠正，以实现逐位判决、逐位纠正的纠错译码，这种方式，与前述处理RS₂时相比较，除了移位方式有左、右之分外，基本精神是一样的。因此，本发明的说明书将只着重解释对译RS₂采用最低位上判错/纠错以实现逐位判决、逐位纠正的过程。

但是必须说明，所介绍的译RS₂的原理，不论是哪一种方式，论证的是出发点都是出了^K位错的必要条件，（K≤t₂），在此上面建立逐位判决原则，因此，当纠错完毕后，尚须补充一个验证纠错是否正确，即纠正后的接收字是否确为码字的复核过程，如验证结果不是码字，说明原接收字含有1位以上的差错，就检测出来而不再予以纠正。

Ⅲ.纠擦除位置上差错的参量变换

RS₁的码长n₁＜q-1（在RS₁×RS₂系统中RS₁必为缩短码），设计距离为2t₁+1，因而可纠正≤2t₁个任意位置上的擦除错。下面就是目前常用的寻找错值的方法。

设C′为RS₁码的一个接收字，它附有≤2t₁个（不妨就假定2t₁个）擦除位标记，于是可以写为：

其中C∈RS₁，仍取RS₁的校验阵H为形如（1）式的矩阵，但t＝t₁，于是C′的校验子可表示为：

由此解出

便得到擦除位上的错值。通常在求解方程组（＊）时，是把擦除位

和校验子S_i都放在等同的地位当作独立参量对待的，因而解 的表达中包含的乘法运算数量较大，本发明将在这些独立参量之间引入参量变换以达到减少乘法运算数量的效果，为清晰起见，以2t₁＝4来说明基本步骤和原理：

1）把接收字C′在RS₁的亲码所在的环F_q〔x〕_xq-1_-1中左移循环i₀次，此时方程组（＊）利用原来的校验子表示时，就是：

2）作参量代换：

上述步骤在一般情况（即纠正≤2t₁擦除位置上差错）也是可行的，只须利用熟知的Vandermonde行列式△_r的有关性质和准（Pseudo）Vandermonde行列式△^（S） _r的展开式：

（式中j的下标α是△^（S） _r中比△_r中相应的行增加一次幂的行所占全部行数）便可求获得错值 的表达式：

与直接使用消元技术求得方程组（＊）所获结果相比，使用参量变换会使所需乘法次数减少一半，如2t₁＝4时，通常的消元法得到的 形式是：

可以看出，在两种解的表达式中引入参量变换后乘法次数与直接消元法所用的乘法次数之比为1∶2，这在一般情况也近乎如此。

本发明的具体实施

本发明的具体实施电路如图2、图3、图4所示。

图2是逐位判决，逐位纠正译RS₂电路框图。设RS₂的码长为n₂，冗余位个数为2t₂，作纠≤1（1≤t₂）、检≤2t₂-1的差 错控制码使用，为解释方便起见，不妨把RS₂设想为

上的RS码。在图2中，接收序列中的每一位（ 的意义下）表现为8位二元符，它们平行地按节拍进入接收字移位寄存器（Ⅰ）〔201〕和校验子计算电路〔202〕，n₂拍后，第一操作周期结束。此时，第一个接收字已全部进入接收字移位寄存器（Ⅰ）〔201〕，并且在校验子计算电路〔202〕中完成了校验子的计算，在第n₂拍的后沿时间完成如下的预备操作：

1）校验子计算电路〔202〕中的内容被打入校验子寄存器〔210〕，并且自身清零。同时在参量运算器〔208〕中，形成基本状态参量M₁，M₂，…，M_l，随即进入α⁰位出错判决/错值计算电路〔207〕，指出接收字的第α⁰位的状况和可能的错值e₀。为保证上述运算电路工作稳定，要求节拍脉冲有较大的占空比;

2）接收字移位寄存器（Ⅰ）〔201〕中的内容被打入接收字循环移位寄存器〔204〕。

第二个操作周期开始，在第一拍的上升沿时间内执行如下操作：

1）接收字移位寄存器（Ⅰ）〔201〕和校验子计算电路〔202〕开始接收新的接收字，同时，接收字移位寄存器（Ⅰ）〔201〕开始把内容按拍移给接收字移位寄存器（Ⅱ）〔203〕。

2）接收字循环移位寄存器〔204〕开始左移，在左移时，α⁰位的输出与α⁰位出错判决/错值计算电路〔207〕的输出e₀相加的结果送入接收字循环移位寄存器〔204〕的最高位，完成α⁰位纠正后左移循环操作。

3）与校验子寄存器〔210〕的输出相连的校验子修改电路〔211〕中已完成（S_i-e_o）/α_i→S_i，并被输入校验子寄存器〔210〕， 它的输出“值”通过参量运算器〔208〕指出接收字的现在状况，继而通过α⁰位出错判决/错值计算电路〔207〕决定现在的α⁰位出错与否，并决定错值“e₀”，它与接收字循环移位寄存器〔204〕的第α⁰位相加，等待下一拍被送入接收字移位寄存器〔204〕的最高位，同时e₀与校验子寄存器〔210〕的输出一起进入校验子修改电路〔211〕，它的输出准备在下一拍被送入校验子寄存器〔210〕。

如此，第二拍到来时，便完成接收字第“α⁰”位（实际已是第“α¹”位）的纠正，并被左移到最高位，且在稍后的时间内完成对移位后的第“αⁱ”位的纠正的准备工作。注意，每一拍中，校验寄存器〔210〕的打入脉冲比接收字循环移位寄存器〔204〕的打入脉冲应有△t的延迟，以保证对α⁰位的纠正不会有误动作。

依次下去，第二操作周期的第n₂拍到达时，接收字循环移位寄存器〔204〕中已完成“纠错”的任务，准备移交给已“纠正”接收字移位寄存器〔206〕在下一执行周期中等待移出，而校验子修改电路〔211〕则输出最后修改完的校验子，稍后时刻被送入校验子寄存器〔210〕，它的输出立即被送到“纠正”结果复核电路〔209〕进行计算，其结果送到复核结果指示器〔215〕，指示接收字是否真的被纠正。在后沿时刻，接收字左移循环移位寄存器〔204〕中内容被打入到“纠正”接收字移位寄存器〔206〕等待移出，并接收（稍有延迟）接收字移位寄存器（Ⅰ）〔201〕送来的内容。如此，便完成了 第三个操作周期的准备工作。

第三个操作周期开始，前述操作重复执行，而接收字移位寄存器（Ⅱ）以及“纠正”接收字移位寄存器〔206〕即开始向着纠正字/差错检出字移位寄存器〔213〕移出（由复核结果指示器〔215〕通过对或门〔212〕的控制决定何者送往），若“纠正”接收字移位寄存器〔206〕中内容允许通过或门〔212〕送往纠正字/差错检出字移位寄存器（213）时，怀疑出错标记移位寄存器〔214〕全零，开始移位，否则，就置全1，但不论何种情况，在RS₁×RS₂系统中，纠正字/差错检出字寄存器〔213〕和怀疑出错标记移位寄存器〔214〕中的内容并行地被送往实现反穿插的时延网络。

如此周而复始地进行下去，随着解调器〔102〕输出的序列进入接收字移位寄存器（Ⅰ）〔201〕和校验子计算电路〔202〕，经过包括计算校验子所需时间在内共两个执行周期（即 2n₂拍）的延迟，就源源不绝地获得一个稳定的纠正后码字序列或检测出错的码字序列。

以上就是本发明中对RS₂码使用逐位判错、逐位纠正方法实现纠错或检错的全过程。

图3是无求逆运算译RS₂的电路框图。此地RS₂仍作纠≤1位，检≤2t₂-1位的随机差错控制码使用，以下是实施过程，基本操作周期含n₂拍（现在，n₂＝q-1）。

在第一个操作周期中，接收字移位寄存器（Ⅰ）〔301〕和校验子计算电路〔302〕的结构和所执行的任务完全同图2中相应部件一样。在第 一操作周期的最后一拍的后沿时刻，校验子计算电路〔302〕中的内容被打入校验子寄存器〔310〕，并自身清零，然后基本参量计算电路〔308〕，〔309〕分别完成M_i和△M_i的计算，接着错误位数计算电路〔307〕指出接收字所含的错位个数，而 位出错判断电路〔306〕指出

位是否有错。

第二个操作周期开始，接收字移位寄存器（Ⅰ）〔301〕及校验子计算电路〔302〕操作同前。接收字移位寄存器（Ⅱ）〔303〕则逐位逐拍地接收来自接收字移位寄存器（Ⅰ）的内容。应指出，一次多项式求错值电路组〔305〕中有两组电路，每组各含1个一次多项式的Chien搜索电路，在第一拍的前沿时刻若

位出错判断电路指出

位有错，则由控制电路〔304〕在第一组搜索电路中顺序选择一个，开始搜索相应的多项式M_i+x△M_i＝0的根（此根在n₂拍内必被找到，于是在n₂拍后即送到加法器〔312〕与已经移到的错位-就是此刻的错位-相加予以纠正），同时校验子修改电路〔311〕完成了S_i·αⁱ→S_i的操作，在该拍的后沿时刻，新的校验子被打入寄存器〔310〕中，基本参量M_i，△M_i计算电路〔308〕，〔309〕又开始计算新的参量值，错误位数计算电路〔307〕也计算出错位个数，并与上次计算所得的核对，（如不符，接收字即作检出差错而不予纠正），此外

位出错判断〔306〕指示

位上是否出错。以后各拍操作均同第一拍所述。由于RS₂码只用来纠≤1位错，所以本操作周期结束时，〔305〕中只有第一组搜索电路在工作，而第二组搜索电路则空闲着。

第三操作周期开始，前述各操作重复，只是当控制电路〔304〕工作时，应在求错值电路组〔305〕的第二组中顺序选用搜索电路。第一 拍到来前，若接收字移位寄存器（Ⅱ）〔303〕的最高位是错位，则该错位的错值已由求错值电路组〔305〕中第一组的一个搜索电路所求出，并已被送到加法器〔312〕中与该错位的码符相加，准备“纠正”后送入“纠正”字移位寄存器〔314〕，当该位不是错位时，求错值电路组〔305〕的输出为另。因此，在第一拍的上升沿时刻，接收字移位寄存器（Ⅱ）〔303〕中的最高位被移入接收字移位寄存器（Ⅲ）〔313〕中，同时，“纠正”结果被移入“纠正”字移位寄存器〔314〕，而纠正结果复核电路〔315〕则开始复核。以后各拍均同第一拍中所述。直到最后一拍的后沿时刻，复核结果指示器〔319〕根据“纠正”结果复核电路〔315〕中验算校验子的结果而输出0（当校验子为0）或1（当校验子不为0）。在此操作周期结束后，错值求解电路组〔305〕中第一组全部停止搜索，可供控制电路〔304〕在下一个操作周期中选择使用。

第四操作周期开始，选通门〔316〕根据复核结果指示〔319〕的输出选择接收字移位寄存器（Ⅲ）〔313〕的输出通过（若指示为1）或让“纠正”字移位寄存器〔314〕的输出通过（若指示为0），并根据指示情况，怀疑标记序列〔318〕为全1（指示为1）或全零（指示为0）。

以上就是本发明中无求逆运算译本原RS₂时一个完整的接收字被纠正或被检测出错的全过程。

图4是借助参量变换实现纠正擦除位置上差错的框图。为使操作规格化，当接收字所附的擦除标记符不足2t₁个时，一律设法补足为2t₁个，当然，这些人为地补上去的擦除位置上的“错值”应该是零。此外，基本操作周期所含的节拍数应为n₂拍，n₂＝n₁+2t₁。

在第一个操作周期内的前n₁拍内完成如下的动作：

1）第一个接收字C′按拍进入接收字移位寄存器（Ⅰ）〔401〕。

2）C′所附的擦除标记按拍进入擦除标记移位寄存器（Ⅰ）〔402〕。并在擦除标记计数器〔403〕中计数。

3）C′按拍进入校验子计算电路〔404〕，完成

的计算。

在此后的2t₂拍中，前述四个电路暂停工作，但当第n₂拍的后沿时刻，擦除标记移位寄存器（Ⅰ）〔402〕的内容被打入擦除标记循环移位寄存器〔406〕，它是个左移循环移位寄存器;校验子计算电路〔404〕的内容被打入校验子寄存器〔410〕，此值并送入S_i/αⁱ计算电路〔411〕作为初态值。

第二周期开始，第二个接收字和它所附的擦除标记序列进入电路〔401〕～〔404〕，工作情况如前述。此外，接收字移位寄存器（Ⅱ）〔405〕开始接收来自接收字移位寄存器（Ⅰ）〔401〕中的内容;擦除标记移位寄存器（Ⅱ）〔406〕按拍左移，它的最低位有电位输出，当第一次出现高电位时，启动乘α电路〔413〕开始运算（〔413〕的初值为1）。随着擦除标记循环移位寄存器〔406〕的左移，启动了的乘α电路，在擦除标记循环移位寄存器〔406〕的最低位依次出现第2个高电平，第3个高电平…时，把运算结果依次打入寄存器〔412〕，于是第n₁拍到达以后，它寄存了

。至于校验子寄存器〔410〕，它在每一拍的上升沿时刻（比擦除位标记循环移位寄存器〔406〕的移位脉冲的上升 沿稍有△t的延迟）接受S_i/αⁱ计算电路〔411〕的输出，并且在擦除位标记循环移位寄存器〔406〕的最低位第一次出现高电平时，把内容送往参量变换电路〔409〕，于是当第n₁拍的后沿时刻寄存器〔412〕的内容和参量变换电路〔409〕中的内容一起打入错值计算电路〔415〕，准备在后面的2t₂拍中分时求解擦除位上的错值

在本周期的操作中，擦除标记循环移位寄存器〔406〕中α⁰位置上高电位形成还受到擦除标记补足指示器〔407〕来的信号的影响，其结果是第α¹位开始遇到非擦除位时，就准备在左移后“修改为擦除位”（即把α⁰位变成高电位），如此直到补足2t₁个擦除位为止。在本周期的后2t₂拍中，错值计算电路〔415〕即分时地按拍计算 并把结果置于错值寄存器〔418〕中，（因此，从RS₁×RS₂的系统角度考虑，RS₂的冗余位个数2t₂不宜少于RS₁的冗余位个数2t₁），在本周期的最后时刻（第n₂拍的后沿），擦除标记循环移位寄存器〔406〕的内容（已是经补足到2t₁个擦除位的内容）被打入擦除标记移位寄存器（Ⅱ）〔408〕，并接受擦除标记移位寄存器（Ⅰ）〔402〕强置进来的内容。

第三个操作周期开始，第三个接收字开始进入译码器，此外，第二个接收字的擦除位置参量

及

在进行参量变换运算，不再重述，从本周期的第一拍开始，第一个接收字的差错值 在擦除标记移位寄存器（Ⅱ）〔408〕的输出的引导下，依次在适当的时刻 通过错值选通〔417〕，送达加法器〔414〕，与从接收字移位寄存器（Ⅱ）〔405〕移出的擦除位上的码符相加进入纠正后的码字寄存器〔416〕，到本n₁拍结束，第一个接收字被纠正后，全部移入完毕。

以上就是在RS₁×RS₂两次编码系统中，经过反穿插电路实现怀疑标记扩散后的接收字进入译RS₂电路而被纠正的过程。

Claims (4)

1、一种供数码存储和数码通信中使用的交叉穿插的里德-所罗门(即Reed-Solomon)码(RS₁X RS₂)进行高速纠错译码的系统，它包括一个译纠错、检错合用的RS₂码的电路系统；一个供纠错、检错合用的本原RS₂码选用的电路系统，以及一个译纠擦除位置上差错的RS₁码的电路系统，本发明的特征是：在译RS₂码的电路系统中，含有一个逐位判决、逐位纠正，使在一个接收字输入周期内完成纠错、检错全部操作的电路；在译本原RS₂码的电路中，配置了一个无需求逆运算能完成纠错操作的电路；在译RS₁码的电路中，含有一个利用参量变换以大幅度减少乘法部件的电路。

2、如权利要求1所述的系统，其中上述在一个接收字周期中完成对RS₂码接收字的纠错、检错操作的电路，其特征是：有一对能判决接收字的最低位是否出错和直接计算其错值的装置，在一个校验子修正电路的支持下，这组装置能随着接收字的循环移位，对码符逐位地进行出错判决和错值计算，并有一个纠错结果复核的装置，以保证纠错电路的准译率达到理论计算值。

3、如权利要求1所述的系统，其中上述为纠错、检错合用的本原RS₂码专用的无需求逆运算的译码电路，其特征是：装备一个能对接收字的最高位进行出错判决的装置，以及两组为相应的错位进行搜索求解的电路，它们能交替地为相继进入本译码电路的接收字中的出错位按拍搜索错值，且无需求逆运算，因而，当一个接收字进入译码电路后，只需两个操作周期就能完成纠错操作，此外，有一个纠错结果复核装置，以保证纠错电路的准译率达到理论计算值。

4、如权利要求1所述的系统，其中上述的利用参量变换以大幅度减少乘法部件的电路，其特征是：具有把接收字的擦除位置和校验子分量转换为另外一组参量的装置，借助它，得以使错值求解电路中，所需的乘法部件的数量比传统的求解电路中所需的减少一半，此外，本电路中，还配备了一个擦除位置数目补足的装置，从而使错值求解电路模式单一，更减少了乘法部件。

Images