CN1702878A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1702878A
CN1702878A CNA2005100734557A CN200510073455A CN1702878A CN 1702878 A CN1702878 A CN 1702878A CN A2005100734557 A CNA2005100734557 A CN A2005100734557A CN 200510073455 A CN200510073455 A CN 200510073455A CN 1702878 A CN1702878 A CN 1702878A
Authority
CN
China
Prior art keywords
semiconductor layer
film
crystallization
semiconductor device
twin plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100734557A
Other languages
English (en)
Other versions
CN100448030C (zh
Inventor
曽谷直哉
长谷川勋
井手大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1702878A publication Critical patent/CN1702878A/zh
Application granted granted Critical
Publication of CN100448030C publication Critical patent/CN100448030C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供可以提高在基板上形成的多个半导体元件的特性、而且使特性均匀的半导体装置。该半导体装置具有基板、和在基板上形成并包含具有在第一方向上流动载流子的沟道区域的半导体层的多个半导体元件。构成多个半导体元件的半导体层在具有双晶面的同时，双晶面形成为沿流过沟道区域的载流子不容易横切双晶面的第二方向延伸。

Description

半导体装置及其制造方法
技术领域
本发明是涉及半导体装置及其制造方法，特别涉及包含半导体层的多个半导体元件的半导体装置及其制造方法。
背景技术
以往，在液晶显示装置和有机EL装置等中，在基板上形成用于像素部分和周边回路的多个薄膜晶体管(TFT：Thin FilmTransistor)。近年来，采用多晶硅膜作为这样的薄膜晶体管的有源层。这样在液晶显示装置和有机EL装置上，为了实现高性能化以及重量轻而紧凑的目的，需要提高薄膜晶体管的载流子的迁移率等的特性，而且要使特性均匀化。为了提高包含由多晶硅膜组成的有源层的薄膜晶体管的性能以及使特性均匀，需要尽量使基板上的多晶硅膜接近单晶。特别是在有机EL装置上，由于不仅将像素部分的晶体管用于开关，而且用于调节供给到有机EL元件上的电流，所以薄膜晶体管的特性对于图像质量影响很大。
作为使多晶硅膜接近单晶的方法，有按照结晶粒径变大那样形成多晶硅膜或者按照在有源区域上形成结晶粒径大的部分那样进行位置控制的方法。作为别的方法，可以通过控制成膜条件和结晶化条件，可以使多晶硅膜的结晶方位一致。该方法例如在特开昭58-84464号公报以及特开昭63-307431号公报中公布。在上述特开昭58-84464号公报，公开了在使用溅射法形成多晶硅膜时，通过控制溅射条件，使与多晶硅膜基板的主表面垂直的方向的结晶方位一致的方法。另外，在上述特开昭63-307431号公报中，公开了在多晶硅膜的结晶化时，通过控制为了结晶化的热处理温度，使与多晶硅膜基板的主表面垂直的方向的结晶方位一致的方法。
但是，在特开昭58-84464号公报以及特开昭63-307431号公报中，在多晶硅膜形成时，膜的整体实质上变得温度相同，与多晶硅膜的基板的主表面平行的方向上没有各向异性，存在难于使该方向的结晶方位一致的这样的问题。例如，为了使与多晶硅膜的基板的主表面平行方向的结晶方位一致，需要在与硅膜的主表面平行的方向上形成温度梯度的同时，从高温区域向低温区域使结晶成长。但是，在按照在多晶硅膜形成时膜整体实质上是温度相同的那样记述的上述特开昭58-84464号公报以及特开昭63-307431号公报中，由于在与基板的主表面平行的方向上不存在温度梯度等的各向异性，所以难以使与多晶硅膜的基板的主表面平行方向的结晶方位一致。
如上述那样，在与多晶硅膜的基板的主表面平行方向的结晶方位不一致的情况下，具有在多晶硅膜上形成的缺陷之一的双晶面延伸方向的偏差变大的问题。在此，所谓双晶是指在一个结晶粒中，晶格的构造相同，但是以某一个面为边界，相互镜像对称的结晶，该边界面称为双晶面。双晶面的延伸方向的偏差变大的话，即使在某个薄膜晶体管(薄膜半导体元件)上按照载流子不横切双晶面那样形成沟道区域，在别的区域上形成的薄膜晶体管(薄膜半导体元件)中，存在有载流子横切双晶面那样形成沟道的情况，这就产生了问题。在载流子横切双晶面那样形成沟道区域的情况下，由于流过沟道区域的载流子横切双晶面而使载流子的迁移率下降，所以具有包含形成了双晶面的多晶硅膜的薄膜晶体管的特性下降的问题。另外，还具有包含形成了双晶面的多晶硅膜的薄膜晶体管与包含不形成了双晶面的多晶硅膜的薄膜晶体管载流子的迁移率发生大的不同的问题。这些结果造成基板上形成的多个薄膜晶体管的特性降低，而且特性不均匀的问题。
发明内容
本发明是为了解决上述那样的问题，其目的之一在于提供可以提高在基板上形成的多个半导体元件的特性，而且使特性均匀的半导体装置。
本发明的另一个目的在于提供可以提高在基板上形成的多个半导体元件的特性，而且使特性均匀的半导体装置的制造方法。
为了达到上述的目的，根据本发明的第一侧面得到的半导体装置具有基板、和在基板上形成并包含具有在第一方向上流动载流子的沟道区域的半导体层的多个半导体元件。这样，构成多个半导体元件的半导体层具有双晶面，同时按照沿流过沟道区域的载流子不容易横切双晶面的第二方向延伸那样形成双晶面。
在由该第一侧面得到的半导体装置上，通过在如上述那样将构成多个半导体元件的半导体层按照具有双晶面那样形成的同时，将该双晶面按照流过沟道区域的载流子沿不容易横切双晶面的第二方向延伸那样形成，可以抑制流过沟道区域的载流子横切双晶面，所以可以抑制载流子的迁移率下降。这是因为在同一结晶粒中，双晶面不能相互交叉，所以可以抑制沿第二方向以外方向的双晶面的形成。由此，可以提高包含形成了双晶面的半导体层的多个半导体元件的特性。另外，即使在同一个基板上存在形成了双晶面的半导体层和没有形成双晶面的半导体层，由于可以抑制流过形成了双晶面的半导体层的沟道区域载流子横切双晶面，所以可以抑制包含形成了双晶面的半导体层的半导体元件和包含没有形成了双晶面的半导体层的半导体元件的载流子迁移率上产生不同。其结果是，由于可以抑制多个半导体元件的特性偏差，所以可以使特性均匀。
在由上述第一侧面得到的半导体装置上，优选的是双晶面按照沿与载流子在沟道区域流动的方向实质上平行的方向延伸那样形成。这样形成的话，可以容易地抑制流过沟道区域的载流子横切双晶面。
在由上述第一侧面而得到的半导体装置上，优选的是，半导体层具有面心立方晶格的结晶构造，使与半导体层的载流子流过沟道区域的第一方向相对应的结晶方位为<uvw>的同时，与基板主表面相垂直的方向和与结晶方位<111>所成的角度大于10°左右情况下，<uvw>满足以下的两个式子。
|u-v-w|/(u2+v2+w2)1/2≤0.3
u≥v≥w≥0
这样构成的话，由于可以将在半导体层上形成的双晶的延伸方向与载流子在半导体层的沟道区域中的流动方向之间的偏差控制在约为10°的范围内，所以可以容易地抑制流过沟道区域的载流子横切双晶面。
在由上述第一侧面而得到的半导体装置上，优选的是，半导体层具有多个双晶面，多个双晶面按照各自沿实质相同的方向延伸那样形成。这样构成的话，在半导体层具有多个双晶面的情况下，可以容易地通过按照载流子在与多个双晶面各自在延伸的方向相同的方向上流动那样形成沟道区域，抑制在沟道区域流动的载流子横切双晶面。
在上述由第一侧面得到的半导体装置中，优选的是，在基板与半导体层之间，还具备那种与半导体层相连接那样形成、与被熔融了的半导体之间的接触角小于等于45°左右的绝缘膜。这样构成的话，可以抑制在结晶化时熔融了的半导体凝聚而成块状化的现象，从而可以使用使结晶化时半导体层的熔融时间增长的结晶化条件。其结果是，在通过在一个方向上进行熔融以及凝固而各方异性地使结晶成长的情况下，可以更加稳定地结晶化，由于可以抑制结晶方位的偏差，所以可以抑制在半导体层上形成的双晶面的延伸方向产生偏差。
在由上述第一侧面得到的半导体装置上，优选的是，半导体层包含多晶硅膜。这样构成的话，在具备包含具有沟道区域的多晶硅膜的多个半导体元件的半导体装置上，可以容易地提高多个半导体元件的特性，而且使特性均匀。
在由上述第一侧面得到的半导体装置上，优选的是，半导体层包含薄膜晶体管的有源层。这样构成的话，在通过具有双晶面的半导体层构成的薄膜晶体管的有源层上，由于在沟道区域流动的载流子不横切双晶面，所以可以抑制迁移率的下降。由此，可以提高包含具有双晶面的有源层的薄膜晶体管的特性。
根据本发明的第二侧面得到的半导体装置的制造方法，具有在基板上形成作为多个半导体元件的有源层的半导体层的工序，按照具有沿设定方向延伸的双晶面那样使半导体层结晶化的工序，在半导体层上按照沿沟道的长度方向流动的载流子难于横切沿设定方向延伸的双晶面那样形成沟道区域的工序。
在根据该第二侧面的半导体装置的制造方法中，通过如上述那样，按照具有沿设定方向延伸的双晶面那样，使作为多个半导体元件的有源层的半导体层结晶化后，在该半导体层上按照沿沟道的长度方向流动的载流子难于横切沿设定方向延伸的双晶面那样形成沟道区域，可以抑制流过沟道区域的载流子横切双晶面，所以可以抑制载流子的迁移率下降。由此，可以容易地形成能够提高包含形成了双晶面的半导体层的多个半导体元件特性的半导体装置。另外，即使在同一个基板上存在形成了双晶面的半导体层和没有形成双晶面的半导体层，由于可以抑制流过形成了双晶面的半导体层的沟道区域载流子横切双晶面，所以可以抑制包含形成了双晶面的半导体层的半导体元件和包含没有形成了双晶面的半导体层的半导体元件的载流子迁移率产生不同。其结果是，由于可以抑制多个半导体元件的特性偏差，所以可以容易地形成能够使特性均匀的半导体装置。
在由上述第二侧面得到的半导体装置的制造方法中，优选的是形成沟道区域的工序包含按照沿设定方向延伸的双晶面与作为载流子流动的方向的沟道的长度方向实质上平行那样形成沟道区域的工序。这样形成的话，可以容易地抑制流过沟道区域的载流子横切双晶面。
在由上述第二侧面而得到的半导体装置上，优选的是，使半导体层结晶的工序包含按照多个双晶面各自沿设定的方向延伸那样使半导体层结晶化的工序。这样构成的话，在半导体层具有多个双晶面的情况下，通过按照载流子沿与多个双晶面各自的延伸的设定方向相同的方向流动那样形成沟道区域，可以容易地抑制流过沟道区域的载流子横切双晶面。
在上述由第二侧面得到的半导体装置的制造方法中，优选的是，使半导体层结晶化的工序包含在给予半导体层以温度梯度的同时，从温度梯度低的温度区域向高的温度区域，使半导体层结晶化的工序。这样构成的话，与通过使用电炉等整体地加热半导体层而使半导体层结晶化的情况相比，可以抑制半导体层的结晶方位以及双晶面的延伸方向的偏差。
在由上述第二侧面得到的半导体装置的制造方法中，优选的是，使半导体层结晶化的工序包含通过依靠扫描激光束加热半导体层，按照具有沿设定方向延伸的双晶面那样使半导体层结晶化的工序。这样构成的话，与使用电炉等整体地加热半导体层的情况不同，可以在结晶化时给予半导体层以温度梯度。这样，通过从温度梯度低的温度区域向高的温度区域使半导体层结晶化，可以容易地使半导体层的结晶方位一致。这样，在半导体层的特定方位与多个结晶粒的双晶面处于接近平行的状态那样结晶化的同时，如果按照载流子沿与半导体层的特定方位相对应的方向流动那样形成沟道区域的话，可以容易地抑制流过沟道区域的载流子横切双晶面。
在包含通过扫描上述激光束进行半导体结晶化的工序的半导体装置的制造方法中，优选的是激光束的光束形状为长方形，使半导体层结晶化的工序包含通过使激光束沿激光束的短边方向扫描而加热半导体层，按照具有沿设定方向延伸的双晶面那样使半导体层结晶化的工序。这样构成的话，由于可以使激光束的扫描方向的温度梯度陡，所以可以更加有效地抑制从低温区域向高温区域成长的结晶的结晶方位以及双结晶的延伸方向的偏差。
在包含通过扫描上述激光束进行半导体结晶化的工序的半导体装置的制造方法中，优选的是形成沟道区域的工序包含按照载流子沿与激光束的扫描方向实质平行的方向流动那样，形成沟道区域的工序。这样构成的话，由于按照沿与激光束的扫描方向平行的方向延伸那样形成双晶面，所以可以容易地通过按照载流子沿与激光束的扫描方向实质平行的方向流动那样形成沟道区域，进一步抑制在沟道区域流动的载流子横切双晶面。
在包含通过扫描上述激光束进行半导体层结晶化的工序的半导体装置的制造方法中，优选的是，还具备在基板上形成吸收膜的工序，使半导体层结晶化的工序包含通过向吸收膜照射激光束而使吸收膜发热，利用该热使半导体层结晶化的工序。这样构成的话，由于可以使用不被半导体吸收而且被吸收到吸收膜内的稳定的激光束，所以可以在结晶化时稳定地加热半导体层。由此，可以容易抑制结晶方位以及双晶面的延伸方向的偏差。
在还具备形成上述吸收膜的工序的半导体装置的制造方法中，形成吸收膜的工序还包含在基板和半导体层之间形成吸收膜的工序，使半导体层结晶化的工序也可包含通过从基板一侧照射激光束，使吸收膜发热，利用该热使半导体层结晶化的工序。这样构成的话，可以便于通过位于基板和半导体层之间的吸收膜的热，在结晶化时，稳定地加热半导体层。
在还具备形成上述吸收膜的工序的半导体装置的制造方法中，形成吸收膜的工序还包含在半导体层上形成吸收膜的工序，使半导体层结晶化的工序也可包含通过直接向吸收膜照射激光束，使吸收膜发热，利用该热使半导体层结晶化的工序。这样构成的话，可以便于通过位于半导体层上的吸收膜的热，在结晶化时，稳定地加热半导体层。
在包含通过扫描上述激光束进行半导体层的结晶化的工序的半导体装置制造方法中，优选的是，激光束包含连续振荡型激光束。这样构成的话，由于连续振荡型激光束可以沿激光束的扫描方向连续地加热半导体层，所以可以抑制半导体层的结晶方位的偏差。由此可以抑制双晶面的延伸方向的偏差。
在由上述第二侧面得到的半导体装置的制造方法中，优选的是，还具备在基板上形成与被熔融了的半导体之间的接触角小于等于45°左右的绝缘膜的工序，形成半导体层的工序包含在绝缘膜上按照与该绝缘膜相接触那样形成半导体层的工序。这样构成的话，由于可以抑制在结晶化时熔融了的半导体凝聚而成块状化，所以可以使用加长在结晶化时半导体层的熔融时间的结晶化条件。由此，在通过在一个方向上进行熔融以及凝固而使结晶成长的情况下，由于可以更加稳定地结晶化，可以进一步抑制结晶方位的偏差，其结果是可以进一步抑制被在半导体层上形成的双晶面的延伸方向产生偏差。
在由上述第二侧面得到的半导体装置的制造方法中，优选的是，半导体层包含多晶硅膜，使半导体层结晶化的工序包含将非晶质硅膜结晶化为多晶膜的工序。这样构成的话，在形成具备多个半导体元件的半导体装置的情况下，可以容易地提高多个半导体元件的特性，而且使特性均匀。该多个半导体元件包含具有沟道区域的多晶硅膜。
在由上述第二侧面得到的半导体装置的制造方法中，优选的是，半导体层包含作为薄膜晶体管有源层的半导体层。这样构成的话，在形成通过具有双晶面的半导体层构成的薄膜晶体管的有源层的情况下，由于在沟道区域流动的载流子不横切双晶面，所以可以抑制迁移率的下降。由此，可以提高包含具有双晶面的有源层的薄膜晶体管的特性。
附图说明
图1是表示包含根据本发明第一实施方式而得到的多个薄膜晶体管的半导体装置的截面图。
图2是构成图1所示的薄膜晶体管的有源层的多晶硅膜的一个例子的模式图。
图3是表示用于根据本发明第一实施方式而得到的半导体装置的制造的激光照射装置的整体构成的简图。
图4是表示被照射到图3所示的激光照射装置的基板上的激光的形状。
图5-图10是为了说明根据本发明第一实施方式的半导体装置的制造工艺的截面图。
图11是表示根据不同的激光照射条件而形成的多晶硅膜的各自的结晶方位的逆极点图。
图12是表示包含根据本发明第二实施方式而得到的多个薄膜晶体管的半导体装置的截面图。
图13-图17是为了说明根据本发明第二实施方式的半导体装置的制造工艺的截面图。
图18是表示根据不同的激光照射条件而形成的多晶硅膜的各自的结晶方位的逆极点图。
图19以及图20是为了说明根据本发明的第三实施方式的具有上部配线层和下部配线层的半导体装置的制造工艺的截面图。
图2I是表示为了调查Mo膜的结晶粒径与膜阻抗值之间关系而制作的样品的截面图。
图22是表示激光照射条件与结晶粒径之间关系的图。
图23是表示激光照射条件与膜阻抗值之间关系的图。
具体实施方式
以下，根据附图说明本发明的实施方式。
第一实施方式
首先参照图1以及图2，对于根据第一实施方式得到的包含薄膜晶体管的半导体装置进行说明。再有，在图2中，作为一例表示可得到本发明的效果的组中的一个。
第一实施方式的包含薄膜晶体管的半导体装置上，如图1所示的那样，在石英基板1上形成具有约为50nm的厚度且具有比硅熔点高的Mo膜2。而石英基板1是本发明的“基板”的一个例子，Mo膜2是本发明的“吸收膜”的一个例子。在Mo膜2上形成由厚度约为80nm的SiO2膜组成的绝缘膜3。在绝缘膜3上形成由厚度约为20nm而与熔融硅之间的接触角小于等于45°左右的SiNx组成的绝缘膜4。在绝缘膜4上的设定区域内，按照岛形那样地相隔设定的间隔形成多个构成n型薄膜晶体管10的有源层的多晶硅膜5。另外，在第一实施方式中，为了简化图，仅仅图示了两个多晶硅膜5。各个多晶硅膜5厚度约为50nm，而且具有面心立方晶格的结晶构造。另外，与各个多晶硅膜5的石英基板1的主表面平行的面例如为(2-1-1)的面。而多晶硅膜5为本发明的“半导体层”以及“有源层”的一个例子。
在此，在第一实施方式中，如图2所示的那样，例如多晶硅膜5具有沿结晶方位(01-1)延伸的多个双晶面6a以及6b。另外，双晶面6a是(-111)面，双晶面6b是(111)面。另外，在比多晶硅膜5的双晶面6a以及6b更加靠近外侧的区域上，形成多个作为结晶粒的方位仅仅错开一点而产生的晶界的亚晶界6c。
另外，如图1所示的那样，在多晶硅膜5上，按照夹着沟道区域5c那样，形成源极区域5a以及漏极区域5b。另外，源极区域5a以及漏极区域5b具有由n型低浓度不纯物区域5d以及n型高浓度不纯物区域5e组成的LDD(Lightly Doped Drain)的构造。
另外，在第一实施方式中，沟道区域5c按照沿沟道长度方向在沟道区域5c内流动的载流子难于横切例如图2所示的双晶面6a以及6b那样形成。具体的说，在使用图2的多晶硅膜5形成薄膜晶体管的情况下，沟道区域5c按照沿沟道长度方向在沟道区域5c内流动的载流子沿与双晶面6a以及6b的延伸方向(结晶方位(01-1))相同的方向流动那样形成。即，在第一实施方式中，在多晶硅膜5上形成的双晶面6a以及6b的延伸方向与载流子在多晶硅膜5的沟道区域5c内流动的方向(A方向：沟道长度方向)所成的角度为0°。在此，使与载流子在沟道区域5c中流动的方向(图1以及图2的A方向：沟道的长度方向)相对应的结晶方位[01-1]可用型方位<110>表示。于是，与载流子在沟道区域5c中流动的方向(A方向：沟道的长度方向)相对应的结晶型方位<uvw>＝<110>的话，u-v-w＝1-1-0＝0。即，在第一实施方式中，将与载流子在沟道区域5c中流动的方向(A方向：沟道长度方向)相对应的结晶方位和双晶面6a以及6b的面法线的矢量所成的角度θ为90°的情况进行了图示。这满足作为与载流子在沟道区域5c中流动的方向(A方向：沟道长度方向)相对应的结晶方位和双晶面6a以及6b所成的角度α(＝90°-θ)约为0°～10°的条件的|u-v-w|/(u2+v2+w2)1/2≤0.3(其中，u≥v≥w≥0)的关系式。以下，对于该关系式进行说明。
一般，双晶面对面心立方构造的半导体的结晶成长有很大的影响。例如，将没有不纯物的非晶质硅膜用电炉加热到600℃左右，在固相的状态下进行结晶化的所谓固相成长法，由于结晶成长被双晶面所助长，所以结晶主要沿双晶面的延伸方向成长。但是，使用固相成长法，由于形成不相互平行的多个双晶面，所以结晶成长方向(双晶面的延伸方向)不一致。另外，使用以Ni等作为催化剂而使结晶化温度降低的MIC(Metal Induced Crystallization)法，结晶在<111>方位上成长的同时，在与结晶成长方向相垂直的方向上形成双晶面。这样，在结晶成长上有很大的影响力，成长方位(结晶方位)一般由与双晶面形成之间的关系决定。但是，在使用晶种控制结晶成长方向的情况和通过基板的影响控制结晶成长的核的发生方位的情况下，由于结晶方位被晶种与基板相互作用而决定，所以不限与此。
另外，第一实施方式的多晶硅膜不使用通过晶种和基板控制结晶成长方向的方法来形成。所以，在第一实施方式的多晶硅膜5上双晶面的形成与结晶方位紧密相关。
而面心立方构造的双晶面在型表示上是(111)，存在(111)，(11-1)，(1-11)，(-111)4个不相互平行的方位。这些面构成正四面体。另外这些面与特定的方位(例如结晶成长方位等)之间的关系为平行或者垂直。这样，按照载流子与特定的方位几乎平行地流动那样形成沟道区域，使用型方位<uvw>(其中u≥v≥w≥0)表示该载流子流动的方位的话，与特定的方位最接近平行的双晶面所成的角度α(＝90°-θ)可以通过cos(90°-α)＝|u-v-w|/((u2+v2+w2)1/2×31/2)求得。在此，|α|≤10°的条件是|u-v-w|/((u2+v2+w2)1/2≤0.3。而[01-1]是α＝0°的一个例子。
在此，双晶面由于不相互交叉，所以在结晶面内存在双晶面的话，则不存在与该双晶面交叉的双晶面。在图2中，双晶面6a和6b虽相互不平行，但在结晶内因不交叉而可以存在。另外，(11-1)面以及(1-11)面也是可以成为双晶面的结晶面，但是，在形成(11-1)面以及(1-11)面的双晶面的情况下，由于双晶面6a以及6b交叉，所以(11-1)面以及(1-11)面的双晶面不能存在。即，通过与载流子在沟道区域内流动的方向平行地形成双晶面，可以抑制在横切载流子的流动方向的方向上形成双晶面。
另外，如图1所示的那样，按照覆盖多晶硅膜5那样，形成由厚度约为100nm的SiO2膜和SiNx膜组成的栅极绝缘膜6。在沟道区域5c上的栅极绝缘膜6上，形成作为厚度约为50nm的高熔点金属Mo膜组成的栅极电极7。然后，通过栅极电极7、栅极绝缘膜6、源极区域5a以及漏极区域5b，构成n型薄膜晶体管10。这样，由石英基板1上的多个n型薄膜晶体管10，构成n型薄膜晶体管组。另外，n型薄膜晶体管10是本发明的“半导体元件”以及“薄膜晶体管”的一个例子。
在第一实施方式中，如上述那样将构成多个n型薄膜晶体管10的多晶硅膜5例如按照具有向结晶方位[01-1]延伸的双晶面6a以及6b那样形成的同时，将沟道区域5c按照载流子向与结晶方位[01-1]相对应的方向(A方向)流动那样形成，可以抑制在沟道区域5c内流动的载流子横切双晶面6a以及6b，还可以抑制横切载流子流动方向的双晶面的形成，所以可以抑制载流子的迁移率的下降。由此，可以提高包含形成了双晶面6a以及6b的多晶硅膜5的多个n型薄膜晶体管10的特性。另外，在同一个石英基板1上，即使存在形成了双晶面6a以及6b的多晶硅膜5和没有形成双晶面6a以及6b的多晶硅膜5，由于也可以抑制在形成了双晶面6a以及6b的多晶硅膜5的沟道区域5c内流动的载流子横切双晶面6a以及6b，所以可以抑制包含形成了双晶面6a以及6b的多晶硅膜5的n型薄膜晶体管10和没有形成双晶面6a以及6b的多晶硅膜5的n型薄膜晶体管10上产生迁移率的不同。其结果是，由于可以抑制多个n型薄膜晶体管10的特性偏差，所以可以使特性均匀。
另外，在第一实施方式中，在与载流子在沟道区域5c中流动的方向相对应的结晶方位为<uvw>的情况下，通过满足式|u-v-w|/((u2+v2+w2)1/2≤0.3(其中，u≥v≥w≥0，且与石英基板1的主表面垂直的方向与结晶方位<111>所成角度大于10°)来设定结晶方位<uvw>，由于可使多晶硅膜5上形成的双晶面6a以及6b的延伸方向与载流子在多晶硅膜5的沟道区域5c内流动的方向(A方向)所成的角度为0°～10°左右的范围内(第一实施方式中为0°)，所以可以容易抑制沟道区域5c内流动的载流子横切双晶面6a以及6b，并且可以抑制横切载流子流动的方向的双晶面的形成。
接下来，参照图3以及图4，对于根据第一实施方式得到的用于半导体装置制造的激光照射装置的结构进行说明。
根据第一实施方式得到的用于半导体装置制造的激光照射装置，如图3所示的那样具备激光振荡器11、光纤12、照射光学系统13、加热板14。激光振荡器11和照射光系统13通过光纤12进行连接。另外图4所示的那样，加热板14按照可以沿激光束30的短边方向相对移动那样进行设置。另外，在加热板14上，形成了要进行结晶化的非晶质硅的石英基板1按照可以移动那样进行设置。
另外，如图3所示的那样，在激光振荡器11的内部按照夹着作为YAG激光器的振荡用结晶的YAG杆16那样，设置激发用的半导体激光器(LD)17a以及17b。另外，在YAG杆16的长度方向的侧部的两侧，设置使从YAG杆16射出的激光振荡的镜子18以及19。另外，在被连接在激光振荡器11上的光纤12的延长线上，设置为了将通过镜子18的激光的行进方向改变为光纤12的方向的反射镜20。另外，在被连接到激光振荡器11上的光纤12的延长线上的反射镜20与光纤12之间，配置将激光聚光的透镜21。在照射光学系统13的内部，设置为了将来自光纤12的激光聚光的透镜22以及23。
接下来参照图1～图10，对于第一实施方式的半导体装置的制造过程进行说明。
首先，如图5所示的那样，使用溅射法，在石英基板1上形成作为厚度约为50nm而熔点比硅高的吸收膜的Mo膜2。接下来，使用等离子体CVD法在Mo膜2上形成厚度约为80nm的由SiO2组成的绝缘膜3。
接下来，使用等离子体CVD法在与熔融的硅5g(参照图6)之间的接触角小于等于45°左右的成膜条件下，在绝缘膜3上形成厚度约为20nm的SiNx膜组成的绝缘膜4。作为该情况下的绝缘膜4的成膜条件，是基板温度：约为400℃-450℃(例如约为400℃)、压力：约为700Pa、功率密度：约为2W/cm2。另外，用于绝缘膜4的成膜的气体为SiH4气体、NH3气体以及N2气体，气体流量比为SiH4∶NH3∶N2气体＝2∶1～2(例如1.5)∶100。通过在该成膜条件下形成绝缘膜4，通过形成与熔融硅5g之间的接触角小的绝缘膜4，可以提高熔融硅5g与绝缘膜4的润湿性。然后，在绝缘膜4上形成厚度约为50nm的非晶质硅膜5f。另外，非晶质硅膜5f是本发明的“半导体层”的一个例子。
接下来，将图5所示的包含非晶质硅膜5f的石英基板1在约为170℃的条件下预加热。然后，将具有图5所示的构造的石英基板1按照石英基板1的背面侧在上那样，固定在图3所示的加热板14上。然后，使被设置在石英基板1上的加热板14沿箭头B的方向(YAG激光器的短边方向)以约为1000mm/s的速度(扫描速度)进行移动，将聚光到约4mm×约0.1mm的长方形形状上的连续振荡的YAG激光器的激光束30从照射光学系统13向石英基板1的背面(参照图6)照射。
由此，如图6所示的那样，由于位于被YAG激光器照射的区域的Mo膜2发热，所以由于该热，非晶质硅膜5f成为熔融硅5g。另外，熔融硅5g是本发明的“被熔融了的半导体”的一个例子。通过该熔融硅5g结晶化，成为多晶硅膜5。此时，在第一实施方式中，如上述那样，由于通过提高熔融硅5g和绝缘膜4的润湿性可以抑制熔融硅5g凝聚成为块状，所以可以延长在结晶化时硅的熔融时间。即，可以选择更加接近平衡的条件。其结果是，由于可以抑制在结晶化时结晶方位的偏差，所以可以抑制在多晶硅膜5上形成的双晶面6a以及6b(参照图2)的延伸方向的偏差。
接下来，如图7所示的那样，使用光刻法以及蚀刻技术，通过将多晶硅膜5形成图案，而使其岛形化。由此形成成为n型薄膜晶体管10(参照图1)的有源层的岛形化了的多个多晶硅膜5。
接下来，如图8所示的那样，使用等离子体CVD法，按照全面覆盖那样，形成厚度约为100nm的SiO2膜或者SiNx膜组成的栅极绝缘膜6。然后，使用溅射法，按照全面覆盖那样，在形成厚度约为50nm的Mo膜(未被图示)之后，通过将该Mo膜形成图案，在多晶硅膜5膜上形成构成n型薄膜晶体管10(参照图1)的栅极电极7。
接下来，如图9所示的那样，按照覆盖栅极电极7那样，形成保护层31。此时，按照具有比A方向的栅极电极7的宽度W1大的A方向的宽度W2那样，形成保护层31。然后以保护层31作为掩膜，向多晶硅膜5注入P(磷)离子。该情况下的磷离子的注入条件为：注入能量：约为80keV，剂量：约为7×1014cm-2。由此，在多晶硅膜5上，形成n型高浓度不纯物区域5e。然后，除去保护层31。
接下来，如图10所示的那样，以栅极电极7作为掩膜，再次向多晶硅膜5注入P(磷)离子。该情况下的磷离子的注入条件为：注入能量：约为80keV，剂量：约为3×1013cm-2。由此，在多晶硅膜5上，形成n型低浓度不纯物区域5d。其结果是在多晶硅膜5上形成位于具有LDD构造的源极区域5a以及漏极区域5b和位于源极区域5a和漏极区域5b之间的沟道区域5c。
另外，在第一实施方式中，在形成沟道区域5c时，按照在沟道区域5c内流动的载流子沿YAG激光的扫描方向(在图2的例子中，结晶方位[01-1])流动那样形成。
然后，通过使用RTA(Rapid Thermal Annealing)法，进行快速加热处理，使被注入多晶硅膜5的不纯物活性化。这样，如图1所示的那样，形成由栅极电极7、栅极绝缘膜6、源极区域5a以及漏极区域5b构成的n型薄膜晶体管10。
接下来，参照图11，对于使用第一实施方式的YAG激光器的照射条件实际测定结晶化了的多晶硅膜的结晶方位的结果进行说明。而使用第一实施方式的YAG激光器的照射条件结晶化了的多晶硅膜以外，对于使YAG激光器的照射条件(扫描速度和功率)变为条件1-3后结晶化了的多晶硅膜的结晶化方位也进行了测定。条件1-3的扫描速度分别为约1000mm/s、约400mm/s以及约200mm/s，条件1-3的功率分别约为380W、约为250W以及170W。另外，多晶硅膜的结晶方位使用EBSP(Electron Back Scattering Pattern：电子背散射解析图像)法进行了测定。
另外，所谓逆极点图是在物质为多个结晶(粒)的情况下，在被固定在物质或者物质外部的空间上的设定方向上，使用密勒系数在立体投影面上将各个结晶朝向哪个面作为等高线进行表示。另外，在结晶为立方晶的情况下，逆极点图通常在立体投影面的基本三角形(011-011-111)内进行表示。另外，对于逆极点图在B.D.CULLITY著，松村源太郎译的《X线衍射要论》アグネ，1982年6月20日、第290页-292页中进行了公开。其中，在图11的下段的逆极点图中，激光的扫描方向(SD)为被固定在物质或者物质外部的空间上的设定方向，是YAG激光的扫描方向。另外，在图11的上段的逆极点图中，膜法线方向(ND)是被固定在物质或者物质外部的空间上的设定方向，与多晶硅膜的基板的主表面相平行的面的法线方向。另外，在图11的下段的逆极点图中，被立体投影面的基本三角形内的虚线所夹的部分，是在使其结晶方位为<uvw>的情况下，满足作为<uvw>与双晶面所成的角度α约为0°-10°的条件的|u-v-w|/((u2+v2+w2)1/2≤0.3的区域。立体投影面的基本三角形内的粗线上的区域，是满足作为<uvw>与双晶面所成的角度α约为0°的条件的u-v-w＝0的区域。其中，u≥v≥w≥0。另外，图11的立体投影面的基本三角形内的阴影线间隔小的区域是可以分类为在基本三角形内的具有该方位的结晶存在得多的区域，阴影线间隔大的区域是可以分类为与阴影线间隔小的区域相比具有该方位的结晶存在得少的区域。另外，在图11的立体投影面的基本三角形内没有形成阴影的区域是几乎不存在该方位的区域。而结晶的存在量是用面积比表示的。
参照以图11的YAG激光的扫描方向(SD)为基准的逆极点图(图11的下段)，可知在第一实施方式的YAG激光器的照射条件(约为1000mm/s、约为415W)下，在粗线的近旁存在峰值(阴影线间隔小的区域)。另外，参照以与图11的多晶硅膜的基板的主表面相平行的面的法线方向(ND)为基准的逆极点图(图11的上段)，可知在第一实施方式的YAG激光器的照射条件(约为1000mm/s、约为415W)下，在结晶方位<111>的近旁不存在峰值(阴影线间隔小的区域)。在此，在以与多晶硅膜的基板的主表面相平行的面的法线方向(ND)为基准的逆极点图上，在结晶方位<111>的近旁存在峰值的情况下，在以YAG激光的扫描方向(SD)为基准的逆极点图中，成为与膜面内的结晶方位无关而在粗线的近旁存在峰值的逆极点图。换句话说，在以与多晶硅膜的基板的主表面相平行的面的法线方向(ND)为基准的逆极点图上，在结晶方位<111>的近旁(与基板的主表面相垂直的方向和结晶方位<111>所成的角度大于10°的区域)存在峰值的情况下，以YAG激光的扫描方向(SD)为基准的逆极点图的结果不表示与双晶面之间关系。由于在第一实施方式的YAG激光器的照射条件(约为1000mm/s、约为415W)下，在结晶方位<111>的近旁不存在峰值，所以以YAG激光的扫描方向(SD)为基准的逆极点图的结果可以看成是表示与双晶面之间关系。所以，通过使用第一实施方式的YAG激光器的照射条件制作的多晶硅膜可以说具有双晶面与激光的扫描方向(SD)所成的角度在约为10°以内的方位关系的结晶多。
在此，在第一实施方式下，由于在形成沟道区域5c时，按照在沟道区域5c内流动的载流子沿YAG激光的扫描方向(与多晶硅膜5的结晶方位平行的方向)流动那样形成，所以可以使在多晶硅膜5上形成的双晶面6a以及6b(参照图2)的延伸方向与载流子在沟道区域5c内流动的方向之间的偏差在大约10°的范围内。
另外，参照以YAG激光的扫描方向(SD)为基准的逆极点图(图11的下段)，在以与第一实施方式的YAG激光器的照射条件相同的扫描速度而以减弱功率的条件1(约为1000m/s、约为380W)下，可知在粗线近旁不存在峰值(阴影线间隔小的区域)。这被认为是由于通过降低了YAG激光器的功率，硅的熔融时间缩短，而且冷却速度加快，可以在更加不平衡的条件下进行结晶化。
另外，可知在将扫描速度降低为比第一实施方式的YAG激光器的照射条件低的同时，与此相配合降低功率的条件2(约为400m/s、约为250W)以及条件3(约为200m/s、约为170W)，与第一实施方式同样地在粗线附近存在峰值(阴影线间隔小的区域)。
另外，参照以与图11的多晶硅膜的基板的相平行的面的法线方向(ND)为基准的逆极点图(图11的上段)，在条件2以及条件3下，与第一实施方式的YAG激光器同样地，在结晶方位<111>的近旁(与基板的主表面相垂直的方向和结晶方位<111>所成的角度大于10°的区域)不存在峰值。即，由于在条件2以及条件3下，与第一实施方式的YAG激光器的照射条件相同地在结晶方位<111>的近旁不存在峰值，所以以YAG激光的扫描方向(SD)为基准的逆极点图的结果可以看成表示与双晶面之间关系。
由此，可知通过使用条件2以及条件3的YAG激光器的照射条件，与第一实施方式相同，满足作为激光的扫描方向(SD)与双晶面所成的角度α在约为0°-10°以内的条件的|u-v-w|/√(u2+v2+w2)≤0.3区域(被虚线所夹的部分)的结晶变多。所以可以通过使用条件2以及条件3的YAG激光器的照射条件，与第一实施方式的多晶硅膜5的结晶方位同样地，可形成具有沿沟道长度方向流动的载流子不会横切双晶面那样的结晶方位的多晶硅膜。这被认为是由于通过降低了YAG激光器激光束的扫描速度，硅的熔融时间变长，而且冷却速度变迟，可以在更加接近平衡的条件下进行结晶化。
在第一实施方式的制造工艺中，如上述那样，在通过加热非晶质硅膜5f形成多晶硅膜5时，在向石英甲板1照射YAG激光束的同时，通过扫描该YAG激光束，与使用电炉等整体地加热非晶质硅膜5f的情况不同，在结晶化时可以给予非晶质硅膜5f以大的温度梯度。这样，通过从该温度低的温度区域向高的温度区域使结晶成长，可以容易地使多晶硅膜5的结晶方位一致。这样，在使激光扫描方向与多晶硅膜5的双晶面处于接近平行的状态那样进行结晶化的同时，按照载流子与扫描方向平行地流动那样形成沟道区域5c的话，可以容易地抑制在沟道区域5c内流动的载流子横切双晶面6a以及6b。
另外，在第一实施方式中，由于通过使用输出稳定的连续振荡型的YAG激光束，可以沿YAG激光束的扫描方向连续而稳定地加热非晶质硅膜5f，所以，可以抑制多晶硅膜5的结晶方位的偏差。由此，可以抑制双晶面6a以及6b的延伸方向的偏差。
另外，在第一实施方式中，由于通过在将YAG激光束聚光成长方形的同时，使沿YAG激光束的短边方向扫描石英基板1，可以使YAG激光束的扫描方向的温度梯度变陡，所以可以抑制从低温区域向高温区域成长的结晶的结晶方位的偏差。由此，可以更加有效地抑制双晶面的偏差。
另外，在第一实施方式中，由于通过使Mo膜(吸收膜)2发热，利用该热形成多晶硅膜5，可以使用不被半导体吸收而被Mo膜2吸收的稳定的激光，所以在结晶时可以稳定地加热非晶质硅膜5f。由此，可以高的生产效率形成抑制了双晶面延伸方向的偏差的多晶硅膜5。
分析图11的逆极点图，其结果为，最多见到的激光扫描方向(SD)结晶方位和与基板的主表面相垂直的方向的结晶方位(ND)分别为[211]和[1-20]。另外，双晶面仅为沿激光的扫描方向(SD)延伸的(-111)的面之一。该分析结果与图2所示的多晶硅膜的结晶方位不同，但在最多见到的结晶方位(SD：[211]、ND：[1-20])的多晶硅膜、和图2所示的多晶硅膜中，形成沿激光的扫描方向(SD)延伸的双晶面的效果相同，在两者的情况下，若形成与激光的扫描方向(SD)平行的沟道区域，则可得到能够形成不横切双晶面的沟道区域的效果。
第二实施方式
参照图12，在该第二实施方式中，与上述第一实施方式不同，对于通过从基板反射侧照射激光，构成薄膜晶体管的有源层的多晶硅膜的情况进行说明。
在该包含第二实施方式的薄膜晶体管的半导体装置上，如图12所示的那样，在石英基板41上形成由厚度约为600nm的SiO2组成的绝缘膜42。而石英基板41是本发明的“基板”的一个例子，在绝缘膜42上形成由厚度约为20nm且与熔融硅之间的接触角小于等于45°左右的SiNx组成的绝缘膜43。在绝缘膜43上的设定区域内，按照岛形那样地相隔设定的间隔形成多个构成n型薄膜晶体管40的有源层的多晶硅膜44。另外，在第二实施方式中，为了简化图纸，仅仅图示了两个多晶硅膜44。各个多晶硅膜44厚度约为50nm，而且具有面心立方晶格构造。而多晶硅膜44为本发明的“半导体层”以及“有源层”的一个例子。
在多晶硅膜44上，按照夹着沟道区域44c那样，形成源极区域44a以及漏极区域44b。另外，源极区域44a以及漏极区域44b具有由n型低浓度不纯物区域44d以及n型高浓度不纯物区域44e组成的LDD构造。
另外，在第二实施方式中，沟道区域44c与第一实施方式的沟道区域5c同样，按照在沟道区域44c内流动的载流子难于横切双晶面(未被图示)那样形成。具体的说，沟道区域44c按照在沟道区域44c内流动的载流子沿与双晶面的延伸方向相同的方向(例如，结晶方位(01-1))流动那样形成。即，在多晶硅膜44上形成的双晶面的延伸方向与载流子在多晶硅膜44的沟道区域44c内流动的方向(A方向)所成的角度，在第二实施方式中，与第一实施方式同样地约为0°-10°。即，在第二实施方式中，与第一实施方式同样地，与载流子在沟道区域44c中流动的方向(A方向)相对应的结晶方位与双晶面所成的角度α约为0°-10°。这是满足作为与载流子在沟道区域44c中流动的方向(A方向：沟道长度方向)相对应的结晶方位<uvw>和双晶面所成的角度α约为0°-10°的条件的|u-v-w|/(u2+v2+w2)1/2≤0.3(其中u≥v≥w≥0)的关系式的条件。
另外，按照覆盖多晶硅膜44那样，形成由厚度约为100nm的SiO2膜组成的栅极绝缘膜45。在沟道区域44c上的栅极绝缘膜45上，形成作为厚度约为50mm的熔点比硅高的Mo膜组成的栅极电极46。这样，通过栅极电极46、栅极绝缘膜45、源极区域44a以及漏极区域44b，构成n型薄膜晶体管40。这样，由石英基板41上的多个n型薄膜晶体管40，构成n型薄膜晶体管组。而n型薄膜晶体管40是本发明的“半导体元件”以及“薄膜晶体管”的一个例子。
在第二实施方式中，如上述那样，通过按照双晶面沿从沟道区域44c的载流子的流动方向(A方向)起的约10°以内的方向延伸那样形成多晶硅膜44，与上述第一实施方式同样地，可以抑制在沟道区域44c内流动的载流子横切双晶面，从而可以抑制载流子迁移率的下降。由此，与第一实施方式相同，可以提高包含形成了双晶面的多晶硅膜44的多个n型薄膜晶体管40的特性。另外，在同一个石英基板41上，即使存在形成了双晶面的多晶硅膜44和没有形成了双晶面的多晶硅膜44，由于也可以抑制在形成了双晶面的多晶硅膜44的沟道区域44c内流动的载流子横切双晶面，所以与第一实施方式相同，可以抑制包含形成了双晶面的多晶硅膜44的n型薄膜晶体管40和没有形成双晶面的多晶硅膜44的n型薄膜晶体管40上产生迁移率的不同。其结果是与第一实施方式相同，由于可以抑制多个n型薄膜晶体管40的特性偏差，所以可以使特性均匀。
另外，第二实施方式的其他效果，与上述第一实施方式相同。
接下来，参照图12-图17，对于根据第二实施方式得到的半导体装置的制造工艺进行说明。
首先，如图13所示的那样，使用等离子体CVD法，在石英基板41上形成由厚度约为600nm的SiO2组成的绝缘膜42。接下来，使用等离子体CVD法，在与熔融硅44g(参照图14)的接触角约为45°以下的成膜条件下，在绝缘膜42上，形成由厚度约为20nm的SiNx组成的绝缘膜43。作为该情况下的绝缘膜43的成膜条件是，基板温度：约为400℃-450℃(例如约为400℃)、压力：约为700Pa、功率密度：约为2W/cm2。另外，用于绝缘膜43的成膜的气体为SiH4气体、NH3气体以及N2气体，气体流量比为SiH4∶NH3∶N2气体＝2∶1～2(例如1.5)∶100。然后，在绝缘膜43上形成厚度约为50nm的非晶质硅膜44f后，通过将非晶质硅膜44f进行图案布线使其岛形化。另外，非晶质硅膜44f是本发明的“半导体层”的一个例子。
接下来，使用等离子体CVD法，按照全面覆盖那样，形成厚度约为100nm的SiO2膜组成的栅极绝缘膜45。然后，使用溅射法，按照全面覆盖那样，形成厚度约为50nm的Mo膜46a。Mo膜46a是本发明的“吸收膜”的一个例子。
接下来，如图14所示的那样，将图13所示的包含非晶质硅膜44f的石英基板41在约为200℃的条件下预加热。然后，聚光到约0.1mm×约4mm的长方形形状上的连续振荡型的YAG激光向Mo膜46a照射的同时，沿YAG激光的短边方向(结晶方位(01-1))以约为800mm/s扫描速度进行扫描。由此，由于位于被YAG激光照射的区域的Mo膜46a发热，所以由于该热，非晶质硅膜44f成为熔融硅44g。另外，熔融硅44g是本发明的“被熔融了的半导体”的一个例子。这样通过该熔融硅44g结晶化，形成成为n型薄膜晶体管40的有源层的多晶硅膜44。
接下来，如图15所示的那样，通过将该Mo膜46a(参照图14)形成布线图案，在多晶硅膜44膜上形成构成n型薄膜晶体管40(参照图12)的栅极电极46。
接下来，如图16所示的那样，按照覆盖栅极电极46那样，形成保护层51。此时，按照具有比A方向的栅极电极46的宽度W3大的A方向的宽度W4那样，形成保护层51。然后以保护层51作为掩膜，向多晶硅膜44注入P(磷)离子。该情况下的磷离子的注入条件为：注入能量：约为80keV，剂量：约为7×1014cm-2。由此，在多晶硅膜44上，形成n型高浓度不纯物区域44e。然后，除去保护层51。
接下来，如图17所示的那样，以栅极电极46作为掩膜，再次向多晶硅膜44注入P(磷)离子。该情况下的磷离子的注入条件为：注入能量：约为80keV，剂量：约为3×1013cm-2。由此，在多晶硅膜44上，形成n型低浓度不纯物区域44d。其结果是在多晶硅膜44上形成位于具有LDD构造的源极区域44a以及漏极区域44b和位于源极区域44a和漏极区域44b之间的沟道区域44c。
另外，在第二实施方式中，在形成沟道区域44c时，按照在沟道区域44c内流动的载流子与YAG激光的扫描方向一致那样，预先将非晶质膜44f进行图案布线而形成。
然后，通过RTA法进行的快速热处理，使被注入多晶硅膜44的不纯物活性化。这样，如图12所示的那样，形成由栅极电极46、栅极绝缘膜45、源极区域44a以及漏极区域44b构成的n型薄膜晶体管40。
接下来，参照图18，对于使用第二实施方式的YAG激光的照射条件实际测定结晶化了的多晶硅膜的结晶方位的结果进行说明。而使用第二实施方式的YAG激光的照射条件结晶化了的多晶硅膜以外，对于将YAG激光的照射条件(扫描速度以及功率)设定为条件4后结晶化了的多晶硅膜的结晶化方位也进行了测定。条件4的扫描速度以及功率分别约为400mm/s以及约为370W。另外，多晶硅膜的结晶方位使用EBSP法进行了测定。在第二实施方式中，在非晶质硅膜上依次形成由SiO2膜组成的栅极绝缘膜以及Mo膜(吸收膜)后，由于向Mo膜照射YAG激光，所以在使用EBSP法测定多晶硅膜的结晶方位时，需要除去栅极绝缘膜以及Mo膜。由此，在使用硝酸与硝酸铈铵的混合液除去Mo膜后，使用HF(氟化氢)除去SiO2膜组成的栅极绝缘膜。
另外，在图18的下段的逆极点图中，激光的扫描方向(SD)为被固定在物质或者物质外部的空间上的设定方向，与YAG激光的扫描方向相平行。另外，在图18的上段的逆极点图中，膜法线方向(ND)是被固定在物质或者物质外部的空间上的设定方向，对于多晶硅膜基板的主表面的法线方向。另外，在图18的下段的逆极点图中，被立体投影面的基本三角形内的虚线所夹的部分，是在使其结晶方位为<uvw>的情况下，满足多晶硅膜的结晶方位与双晶面所成的角度α约为0°-10°的条件的|u-v-w|/((u2+v2+w2)1/2≤0.3的区域。另外，立体投影面的基本三角形内的粗线上的区域是满足作为结晶方位<uvw>与双晶面所成的角度α约为0°的条件的u-v-w＝0的区域。其中，u≥v≥w≥0。另外，图18的立体投影面的基本三角形内的阴影线间隔小的区域是可以分类为在基本三角形内的具有该方位的结晶存在得多的区域，阴影线间隔小的区域是可以分类为与阴影线间隔小的区域相比具有该方位的结晶存在得少的区域。另外，在图18的立体投影面的基本三角形内没有形成阴影的区域是几乎不存在该方位的区域。而结晶的存在量是用面积比表示的。
参照以图18的YAG激光的扫描方向(SD)为基准的逆极点图(图18的下段)，可知在第二实施方式的YAG激光的照射条件(约为800mm/s、约为530W)下，在被虚线夹着的区域内比较多的结晶进行取向。另外，参照以与图18的多晶硅膜的基板的主表面相平行的面的法线方向(ND)为基准的逆极点图(图18的上段)，可知在第二实施方式的YAG激光的照射条件(约为800mm/s、约为530W)下，在结晶方位<111>的近旁(与基板的主表面相垂直的方向和结晶方位<111>所成的角度大于10°的区域)不存在强峰值。所以，通过使用第二实施方式的YAG激光的照射条件制作的多晶硅膜可以说具有双晶面与激光的扫描方向(SD)所成的角度在约为10°以内的方位关系的结晶多。
在此，在第二实施方式下，由于在形成沟道区域44c时，按照在沟道区域44c内流动的载流子与YAG激光的扫描方向相平行地流动那样形成，所以几乎都是在可以使在多晶硅膜44上形成的双晶面的延伸方向与载流子在沟道区域44c内流动的方向之间的偏差在大约10°的范围内。
另外，参照以图18的YAG激光的扫描方向(SD)为基准的逆极点图(图18的下段)，在与第二实施方式的YAG激光的照射条件相比扫描速度降低的同时，与此相应减弱功率的条件4(约为400m/s、约为370W)下，可知在粗线近旁存在峰值(阴影线间隔小的区域)。这被认为是由于通过降低了YAG激光的功率，硅的熔融时间变长，而且冷却速度变慢。
另外，参照以与图18的多晶硅膜的基板的主表面相平行的面的法线方向(ND)作为基准的逆极点图(图18的上段)，在条件4下，与第二实施方式的YAG激光的照射条件相同，在结晶方位<111>的近旁(与基板的主表面相垂直的方向和结晶方位<111>所成的角度大于10°的区域)不存在峰值。所以可以说在条件4中，多晶硅膜的具有双晶面与激光的扫描方向(SD)所成的角度在约为10°以内的方位关系的结晶更多。
在第二实施方式的制造工艺中，如上述那样，在通过加热非晶质硅膜44f形成多晶硅膜44时，在向与石英甲板41的相反侧的Mo膜(吸收膜)46a照射YAG激光的同时，通过扫描该YAG激光束，与上述第一实施方式相同地，与使用电炉等整体地加热非晶质硅膜44f的情况不同，在结晶化时可以给予非晶质硅膜44f以大的温度梯度。这样，通过从该温度低的温度区域向高的温度区域使结晶成长，可以容易地使多晶硅膜44的结晶方位一致。这样，在使YAG激光扫描方向(SD)与双晶面处于接近平行的状态那样进行结晶化的同时，按照载流子与YAG激光的扫描方向(SD)平行地流动那样形成沟道区域44c的话，可以容易地抑制在沟道区域44c内流动的载流子横切双晶面。
另外，第二实施方式的制造工艺的其他效果与第一实施方式相同。
第三实施方式
参照图19以及图20，在该第三实施方式中，与上述第一以及第二实施方式的半导体层的结晶化不同，对于通过照射激光，使上部配线层以及下部配线层的结晶粒径增大的情况进行说明。
作为第三实施方式的制造工艺，首先如图19所示的那样，使用DC磁控管溅射法，在石英基板61上的设定区域内形成厚度约为50nm～500nm的高熔点金属的Mo膜(下部配线层)62，使其岛形化。然后，使用等离子体CVD法，按照覆盖Mo膜62那样，形成由SiO2膜或者SiNx膜组成的层间绝缘膜63后，在该层间绝缘膜63上形成到达Mo膜62的接触孔63a。接下来，使用DC磁控管溅射法，在层间绝缘膜63上，通过接触孔63a与Mo膜62相接触那样，形成厚度约为50nm-250nm的高熔点金属的Mo膜(上部配线层)64。Mo膜62以及64例如为薄膜晶体管基板(TFT基板)的金属配线的一部分，Mo膜62与栅极电极配线相当，同时Mo膜64与数据配线相当。
接下来，将如图19所示的构造在约为300℃的条件下预加热。如图20所示那样，在Ar气体的气氛中在向Mo膜64照射聚光到约0.1mm×约3mm的长方形形状上的连续振荡型的Nd:YAG激光(波长：1064nm)的同时，沿Nd:YAG激光的短边方向扫描。Nd:YAG激光的扫描条件如下：扫描速度约为700mm/s，激光束强度约为300W，散焦为±0μm。
在这时，由于作为上部配线层的Mo膜64被加热，所以Mo膜64的结晶粒径变得比激光照射前的结晶粒径大。另外，由于上部配线层的Mo膜64发热，所以通过该热作为下部配线层的Mo膜62也被加热。由此，作为下部配线层的Mo膜62的结晶粒径也变得比激光照射前的结晶粒径大。另外，在作为下部配线层的Mo膜62和作为上部配线层的Mo膜64的界面上形成自扩散层65。
在第三实施方式中，如上述那样，在石英基板61上形成作为下部配线层的Mo膜62的同时，按照经由接触孔63a与Mo膜62连接那样形成作为上部配线层的Mo膜64后，由于Nd:YAG激光向Mo膜64照射，由于可以将Mo膜62以及64的结晶粒径变得比激光照射前的结晶粒径大，所以可以将Mo膜62以及64的膜阻抗变得比激光照射前的膜阻抗低。另外，由于在作为下部配线层的Mo膜62和作为上部配线层的Mo膜64的界面上形成自扩散层65，所以可以提高Mo膜62和Mo膜64之间的紧密性。由此可以降低Mo膜62和Mo膜64之间的接触阻抗。另外，向按照经由接触孔63a与Mo膜62连接那样形成的作为上部配线层的Mo膜64照射Nd:YAG激光，由此，可以使位于容易发生空洞的接触孔63a内的Mo膜64细密化。从而，可以降低位于接触孔63a内的Mo膜64的阻抗。
另外，在使作为上部配线层的Mo膜64形成布线图形的情况下，在使Mo膜64形成布线图形之前进行激光照射是优选的。由此，在向Mo膜64照射激光时，由于可以避免形成了布线图案的Mo膜64端部的加热温度变得不稳定，所以可以稳定地进行处理。
接下来，对于为了确认在上述第三实施方式的效果中增大结晶粒径的效果而进行的实验，进行说明。
首先，制作图21所示的试样70。具体地说就是，使用DC磁控管溅射法，在直径约为150mm的圆盘形石英基板71上形成厚度约为50nm的高熔点金属的Mo膜72。溅射条件：气氛气体为Ar气体，气体压力约为0.6Pa，功率约为480W，成膜时间约为48s，基板温度约为100℃。这样，制作在石英基板71上形成了Mo膜72的试样70。
然后，通过向上述那样制造的试样70照射激光，使Mo膜72的结晶粒径增大。具体地说就是，将试样70在约为300℃的温度条件下进行预加热后，在Ar气体的气氛中在向Mo膜72照射聚光到约0.1mm×3mm的长方形形状上的连续振荡的Nd:YAG激光(波长：1064nm)的同时，沿Nd:YAG激光的短边方向扫描。
这样，通过用3种不同的照射条件5-7进行激光照射，测定按照射条件5-7处理的各个Mo膜72的结晶粒径以及膜阻抗值。照射条件5：扫描速度约为1000mm/s，激光束强度约为490W，散焦为+600μm。照射条件6：扫描速度约为700mm/s，激光束强度约为300W，散焦为+0μm。照射条件7：扫描速度约为700mm/s，激光束强度约为410W，散焦为±0μm。
另外，照射条件5-7的最高处理温度被认为将达到约900℃、约1700以及约2200℃。而最高处理温度为初始温度(约300℃)与加热温度差之和，加热温度差(ΔT)由下式(1)求得。
P＝(π/4ε)·ρ·c·W·ΔT·(2α·L·v)1/2    (1)
其中α＝κ/(ρ·c)
在此，P：激光束强度(W(瓦特))，ρ：密度(kg/m3)，c：比热(J/kg·K)，W：激光束宽度(与扫描方向垂直的方向的宽度m)，α：温度传递系数(m2/s)，L：激光束长(扫描方向的长度m)，v：扫描速度(m/s)，κ：热传导系数(J/m·K·s)。另外，ε为照射效率，包含传递系统的效率，透镜的效率以及试样表面的反射率等。照射效率ε经验值约为0.195。另外，热传导系数κ、密度ρ以及比热c分别为约1.37J/m·K·s、约2200kg/m3以及约740J/kg·K。
在图22中，表示激光照射条件和结晶粒径之间的关系。首先，参照图2，可知由于激光照射，结晶粒径变得比激光照射之前的结晶粒径(约为25nm)大。另外，可知最高处理温度变得愈大，结晶粒径就变得愈大。具体地说，根据照射条件5(约为900℃)、照射条件6(约为1700℃)以及照射条件7(约为2200℃)进行处理的Mo膜72的结晶粒径分别为约37.5nm、约62.5nm以及约200nm。由该结果，可以认为通过按照最高处理温度变高那样设定激光照射条件，可以进一步增大Mo膜72的结晶粒径。
在图23中，表示激光照射条件和膜阻抗值之间的关系。另外，膜阻抗值使用4端子法进行测定。另外，图23的纵轴的“ideal”是以整体(bulk)状态的Mo的比阻抗计算的膜阻抗值的优选值(约为1Ω/□)。参照图23，在激光照射之前的Mo膜72的膜阻抗值约为3Ω/□。另外，根据照射条件5以及6处理的Mo膜72的膜阻抗值分别约为2.6Ω/□以及2.1Ω/□。即，可知根据条件5以及6处理的Mo膜72的膜阻抗值比激光照射之前的Mo膜72的膜阻抗值(约为3Ω/□)更加接近理想值(约为1Ω/□)。
在此，在图20所示的第三实施方式的制造工艺中，可以说由于根据与照射条件6相同的照射条件(扫描速度约为700mm/s，激光束强度约为300W，散焦为±0μm)进行照射，所以可以使Mo膜62的膜阻抗值接近理想值。
另外，由照射条件7进行处理的Mo膜72的膜阻抗值(约为8.4Ω/□)比理想值(约为1Ω/□)高很多。在此，使用TEM(Transmission Electron Microscope，透过型电子显微镜)观察由照射条件7进行处理的Mo膜72时，沿结晶晶界发生微小的龟裂。这被认为是由于照射条件7的最高处理温度(约为2200℃)非常高，在激光照射后的冷却时，热膨胀率实质为0的石英基板71和Mo膜72的界面上发生的应力变大所致。
所以，在该实验中，替代石英基板71，使用具有接近Mo膜72的热膨胀率的无碱玻璃基板。测定由照射条件7进行处理的Mo膜72的膜阻抗值。在该情况下，按照最高处理温度与照射条件7相同的约为2200℃那样，将激光束强度设定为约375W。该测定结果是由照射条件7进行处理的Mo膜72的膜阻抗值约为1.65Ω/□(图23中的黑圆)。即，可知由照射条件7进行处理的Mo膜72的膜阻抗值比由照射条件5以及6进行处理的Mo膜72的膜阻抗值(照射条件5：约为2.6Ω/□、照射条件6：约为2.1Ω/□)更加接近理想值(约为1Ω/□)。
另外，这次公示的实施方式，所有的点都是示例，而不是限制性的内容。本发明的范围，是由权利要求范围表示，而不由上述实施方式的说明表示，另外还包含与权利要求范围意思相等以及在范围内的所有变更。
例如，虽然在上述第一以及第二实施方式中，在基板上，形成了多个n型薄膜晶体管，但是本发明不限于此，也可以在基板上，形成了多个p型薄膜晶体管。另外，也可以在基板上形成多个n型薄膜晶体管和多个p型薄膜晶体管
另外，虽然在上述第三实施方式中，使用高熔点金属Mo膜作为配线层，但是本发明不限于此，除了Mo膜之外，也可以使用高熔点金属Cr、Ta、W或者Ti等组成的膜作为配线层。另外，也可使用熔点比较低的Al或者Cu等组成的膜作为配线层。另外，也可使用ITO(Indium Tin Oxide)或者IZO(Indium Zinc Oxide)等氧化物导电体组成的膜作为配线层使用。另外，也可以使用配线层作为薄膜晶体管的栅极配线、数据配线(源/漏配线)、电源供应线或者栅极电极。

Claims (21)

1.一种半导体装置，其特征在于，具有
基板、和
在基板上形成并包含具有在第一方向上流动载流子的沟道区域的半导体层的多个半导体元件，
构成所述多个半导体元件的所述半导体层具有双晶面，并且所述双晶面按照沿流过所述沟道区域的载流子不容易横切所述双晶面的第二方向延伸那样形成。
2.如权利要求1所述的半导体装置，其特征在于，
所述双晶面按照沿与所述载流子在所述沟道区域流动的方向实质上平行的方向延伸那样形成。
3.如权利要求1所述的半导体装置，其特征在于，
所述半导体层具有面心立方晶格的结晶构造，
使与所述半导体层的所述载流子流过所述沟道区域的所述第一方向相对应的结晶方位为<uvw>，同时，与所述基板主表面相垂直的方向和与结晶方位<111>所成的角度大于10°左右时，所述第一方向的结晶方位<uvw>满足以下的两个式子：
|u-v-w|/(u2+v2+w2)1/2≤0.3
u≥v≥w≥0。
4.如权利要求1所述的半导体装置，其特征在于，
所述半导体层具有多个所述双晶面，
所述多个双晶面各自按照沿实质相同的方向延伸那样形成。
5.如权利要求1所述的半导体装置，其特征在于，
在所述基板与所述半导体层之间，还具备与所述半导体层相连接地形成、与被熔融了的半导体之间的接触角小于等于45°左右的绝缘膜。
6.如权利要求1所述的半导体装置，其特征在于，
所述半导体层包含多晶硅膜。
7.如权利要求1所述的半导体装置，其特征在于，
所述半导体层包含薄膜晶体管的有源层。
8.一种半导体装置的制造方法，其特征在于，具有
在基板上形成成为多个半导体元件的有源层的半导体层的工序；
按照具有沿设定方向延伸的双晶面那样使所述半导体层结晶化的工序；以及
在所述半导体层上按照沿沟道的长度方向流动的载流子难于横切沿所述设定方向延伸的双晶面那样形成沟道区域的工序。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
形成所述沟道区域的工序包含按照沿所述设定方向延伸的双晶面与作为所述载流子流动的方向的所述沟道的长度方向实质上平行那样形成所述沟道区域的工序。
10.如权利要求8所述的半导体装置的制造方法，其特征在于，
使所述半导体层结晶的工序包含按照多个所述双晶面各自沿所述设定的方向延伸那样使所述半导体层结晶化的工序。
11.如权利要求8所述的半导体装置的制造方法，其特征在于，
使所述半导体层结晶化的工序包含在给予所述半导体层以温度梯度的同时，从所述温度梯度低的温度区域向高的温度区域，使所述半导体层结晶化的工序。
12.如权利要求8所述的半导体装置的制造方法，其特征在于，
使所述半导体层结晶化的工序包含通过扫描激光束来加热所述半导体层，从而按照具有沿所述设定方向延伸的双晶面那样使所述半导体层结晶化的工序。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，
所述激光束的光束形状为长方形，
使所述半导体层结晶化的工序包含通过使所述激光束沿所述激光束的短边方向扫描来加热所述半导体层，从而按照具有沿所述设定方向延伸的双晶面那样使所述半导体层结晶化的工序。
14.如权利要求12所述的半导体装置的制造方法，其特征在于，
形成所述沟道区域的工序包含按照所述载流子沿与所述激光束的扫描方向实质平行的方向流动那样，形成所述沟道区域的工序。
15.如权利要求12所述的半导体装置的制造方法，其特征在于，
还具备在所述基板上形成吸收膜的工序，
使所述半导体层结晶化的工序包含通过向所述吸收膜照射所述激光束而使所述吸收膜发热，利用该热使所述半导体层结晶化的工序。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，
形成所述吸收膜的工序还包含在所述基板和所述半导体层之间形成所述吸收膜的工序，
使所述半导体层结晶化的工序包含通过从所述基板一侧照射所述激光束，使所述吸收膜发热，利用该热使所述半导体层结晶化的工序。
17.如权利要求15所述的半导体装置的制造方法，其特征在于，
形成所述吸收膜的工序包含在所述半导体层上形成所述吸收膜的工序，
使所述半导体层结晶化的工序包含通过直接向所述吸收膜照射所述激光束，使所述吸收膜发热，利用该热使所述半导体层结晶化的工序。
18.如权利要求12所述的半导体装置的制造方法，其特征在于，
所述激光束包含连续振荡型激光束。
19.如权利要求8所述的半导体装置的制造方法，其特征在于，
还具备在所述基板上，形成与被熔融了的半导体之间的接触角小于等于45°左右的绝缘膜的工序，
形成所述半导体层的工序包含在所述绝缘膜上按照与所述绝缘膜相接触那样形成所述半导体层的工序。
20.如权利要求8所述的半导体装置的制造方法，其特征在于，
所述半导体层包含硅膜，
使所述半导体层结晶化的工序包含将非晶质硅膜结晶化为多晶膜的工序。
21.如权利要求8所述的半导体装置的制造方法，其特征在于，
所述半导体层包含成为薄膜晶体管的有源层的半导体层。
CNB2005100734557A 2004-05-28 2005-05-30 半导体装置及其制造方法 Expired - Fee Related CN100448030C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004159790A JP2005340651A (ja) 2004-05-28 2004-05-28 半導体装置およびその製造方法
JP2004159790 2004-05-28

Publications (2)

Publication Number Publication Date
CN1702878A true CN1702878A (zh) 2005-11-30
CN100448030C CN100448030C (zh) 2008-12-31

Family

ID=35424252

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100734557A Expired - Fee Related CN100448030C (zh) 2004-05-28 2005-05-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20050263856A1 (zh)
JP (1) JP2005340651A (zh)
CN (1) CN100448030C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993519A (zh) * 2019-11-21 2020-04-10 京东方科技集团股份有限公司 芯片绑定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393966A (zh) * 2017-07-27 2017-11-24 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JP2000223419A (ja) * 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001291666A (ja) * 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993519A (zh) * 2019-11-21 2020-04-10 京东方科技集团股份有限公司 芯片绑定方法
CN110993519B (zh) * 2019-11-21 2021-08-24 京东方科技集团股份有限公司 芯片绑定方法

Also Published As

Publication number Publication date
CN100448030C (zh) 2008-12-31
US20050263856A1 (en) 2005-12-01
JP2005340651A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1041148C (zh) 半导体装置的制造方法及所用设备
CN1146027C (zh) 光学系统及其装置和使用该光学系统制造半导体装置的方法
CN1161827C (zh) 氧化硅膜的制造方法、半导体装置及其制造方法、以及显示装置
CN1134831C (zh) 激光退火方法
CN1408122A (zh) 多晶态硅膜的制造方法和制造装置、以及半导体装置及其制造方法
CN1218404C (zh) 半导体器件
CN1057401C (zh) 半导体器件及其制造方法
CN1531023A (zh) 激光器照射装置、激光器照射方法以及半导体装置的制造方法
CN1624868A (zh) 激光照射装置、激光照射方法以及半导体器件的制作方法
CN1497684A (zh) 照射激光的方法、激光照射系统和半导体器件的制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1825553A (zh) 用于半导体器件的制造方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1363116A (zh) 灯泡退火装置和显示元件用基片
CN1265423C (zh) 半导体器件及其制造方法
CN1830067A (zh) 半导体装置的制造方法
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN1489181A (zh) 半导体装置的制造方法
CN1702878A (zh) 半导体装置及其制造方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN1708831A (zh) 结晶膜以及利用激光制造结晶膜的方法
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1739187A (zh) 结晶半导体元件及其制造方法以及结晶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20100530