CN1700662A - 数字通信信号处理单板的测试系统及其方法 - Google Patents

Abstract

本发明涉及电子通信系统的测试技术，公开了一种数字通信信号处理单板的测试系统及其方法，使得测试用硬件设备和相应软件得以减少，测试更加简单，在故障定位上更加精确和方便并且可以很方便的进行包括EPLD在内的外设的相关测试。这种数字通信信号处理单板的测试系统包含数字通信信号处理单板，该单板中包含嵌入式集成通信控制器、第一存储器和外设，还包含和单板通过通信端口连接的测试终端，用于显示单板输出的测试结果并向测试人员提供控制测试的交互界面；其中，第一存储器中保存有测试软件；嵌入式集成通信控制器在单板启动时运行第一存储器中的测试软件对外设进行测试，向测试终端输出测试结果。

Description

数字通信信号处理单板的测试系统及其方法

技术领域

本发明涉及电子通信系统的测试技术，特别涉及对单板的外设进行测试的技术。

背景技术

PowerPC是摩托罗拉(Motorola)公司开发的中央处理器(CentralProcessing Unit，简称“CPU”)芯片，大都用在嵌入式系统中。

在通信领域中，基于PowerPC构架的嵌入式集成通信控制器(PowerPCQuad Integrated Communications Controller，简称“PowerQUICC”)得到了广泛的应用，例如MPC860通信控制器。MPC860内部集成了微处理器和一些控制领域的常用外围组件，支持任何形式的存储器，特别适用于通信产品。在数字通信信号处理单板，如基站收发信机(Base Transceiver Station，简称“BTS”)的微蜂窝帧处理单元(Microcell Frame Process Unit，简称“MFU”)中，MPC860得到了广泛的应用。为了说明的方便，下文中基于嵌入式集成通信控制器的数字通信信号处理单板以基于MPC860的MFU单板为例进行说明。熟悉本领域的技术人员可以理解，这并不影响本发明的理解和实质。

MPC860集成了两个处理模块，一个处理模块是嵌入式的PowerPC内核，另一个是通信处理模块(Communications Processor Module，简称“CPM”)。其中，CPM支持四个串行通信控制器(Serial Communication Controller，简称“SCC”)，支持通用异步收/发器(Universal AsynchronousReceiver/Transmitter，简称“UART”)等标准协议。UART协议以简单、方便、低速的特点用于数据链路层进行数据通信。

基于MPC860的MFU单板的外设包含：同步动态存储器(SynchronousRandom Access Memory，简称“SDRAM”)、闪存(Flash)、可擦可编程逻辑器件(Erasable Programmable Logic Device，简称“EPLD”)和数字信号处理器(Digital Signal Processor，简称“DSP”)。其中，DSP可以有多个，例如可以为信道编解码数字信号处理器(Channel Codec DSP，简称“CHDSP”)或通用分组无线业务数字信号处理器(General Packet RadioService DSP，简称“GDSP”)。

为了检测基于MPC860的MFU是否正常工作，通常有两种方法，第一种是生产上使用的MFU单板装备测试，第二种是把运行正式程序的MFU单板装到BTS，比如300lC的整机上，观测其是否正常。在测试有问题的MFU单板或需要对单板的特定外设进行测试时，由于需要单独测试MFU单板外设，例如Flash、SDRAM、GDSP和CHDSP，将MFU单板装到3001C的整机上进行测试的方式就不能满足要求，需要采用MFU单板装备测试的方式进行。

现有的用来对MFU单板进行测试的MFU单板装备测试采用夹具方式，测试示意图如图1所示。

MFU单板装备测试需要的硬件设备包含：测试终端、装备控制板、微蜂窝操作维护单元(Microcell Maintenance Unit，简称“MMU”)工具板和待测的MFU单板；测试需要的软件包含：运行在测试终端上的MFU装备测试软件、运行在MMU工具板上的MMU工具板软件和运行在MFU单板上的MFU装备测试软件。其中，测试终端可以为普通的个人电脑(PersonalComputer，简称“PC”)。

测试终端通过串口(COM)控制装备控制板，通过微蜂窝操作维护接口(Microcell Maintenance Interface，简称“MMI”)控制MMU工具板，通过MMU工具板发透明命令控制MFU单板，分别产生测试所需的信号或检测MFU单板输出的信号，实现MFU单板的测试。

在实际应用中，上述方案存在以下问题：现有对基于嵌入式集成通信控制器的数字通信信号处理单板，例如MFU单板，进行测试的测试方案在测试硬件和软件的要求比较多，测试成本和复杂度都较高，无法进行故障定位，并且无法进行EPLD的相关测试。

造成这种情况的主要原因在于，现有基于嵌入式集成通信控制器的数字通信信号处理单板的测试方案采用夹具方式，需要较多的硬件设备和相应的运行在不同硬件设备上的软件，在测试中需要测试工具板和待测单板通信正常，当测试工具板和待测单板无法建链时所有测试项都不能进行，导致测试成本和复杂度较高，并且采用夹具测试在外设有故障的时候没有提供故障定位消息也没有EPLD的相关测试。

发明内容

有鉴于此，本发明的主要目的在于提供一种数字通信信号处理单板的测试系统及其方法，使得测试用硬件设备和相应软件得以减少，测试更加简单，在故障定位上更加精确和方便并且可以很方便的进行包括EPLD在内的外设的相关测试。

为实现上述目的，本发明提供了一种数字通信信号处理单板的测试系统，包含数字通信信号处理单板，该单板中包含嵌入式集成通信控制器、第一存储器和外设，还包含

和所述单板通过通信端口连接的测试终端，用于显示所述单板输出的测试结果并向测试人员提供控制测试的交互界面；

其中，所述第一存储器中保存有测试软件；

所述嵌入式集成通信控制器在所述单板启动时运行所述第一存储器中的测试软件对所述外设进行测试，向所述测试终端输出测试结果。

其中，所述外设包含同步动态存储器、闪存、可擦可编程逻辑器件和数字信号处理器的一种或其任意组合。

所述测试终端还显示来自单板的故障详细信息和故障定位帮助信息。

所述单板可以是微蜂窝帧处理单元。

本发明还提供了一种数字通信信号处理单板的测试方法，包含以下步骤：

A所述单板启动时运行保存在该单板上的测试软件；

B所述测试软件对所述单板的外设进行测试；

C所述单板向测试终端发送测试结果。

其中，所述步骤B中，当待测试的所述外设为同步动态存储器时，包含以下子步骤：

B11初始化所述同步动态存储器并向所述同步动态存储器的所有存储单元写入数据；

B12遍历所述同步动态存储器的所有存储单元并和写入数据比较，判断所述同步动态存储器的所有存储单元中保存的数据是否均和写入数据相同，如果相同则输出测试成功消息，否则输出存在故障的存储单元地址和测试失败消息。

所述步骤B中，当待测试的所述外设为闪存时，包含以下子步骤

B21根据闪存型号安装底层闪存驱动程序并向所述闪存的所有存储单元写入数据；

B22遍历所述闪存的所有存储单元并和写入数据比较，判断所述闪存的所有存储单元中保存的数据是否均和写入数据相同，如果相同则输出测试成功消息，否则输出存在故障的存储单元地址和测试失败消息。

所述步骤B中，当待测试的所述外设为可擦可编程逻辑器件时，包含以下子步骤：

B31向所述可擦可编程逻辑器件的测试端口写入数据；

B32回读所述可擦可编程逻辑器件的测试端口的数据并判断是否正确，如果是则输出测试成功消息，否则输出测试失败消息；

B33向所述可擦可编程逻辑器件加载文件并判断是否加载成功，如果是则进入步骤B34，否则输出测试失败消息；

B34检测所述可擦可编程逻辑器件中的文件是否无误，如果是则输出测试成功消息，否则输出测试失败消息。

所述步骤B中，当待测试的所述外设为数字信号处理器时，包含以下子步骤：

B41通过所述数字信号处理器的主机接口加载所述数字信号处理器的代码；

B42输出测试信息，包含：所述数字信号处理器和其他外设通信是否正常的信息，所述数字信号处理器的中断输入信号是否正常的信息，所述数字信号处理器代码加载是否成功的信息，所述数字信号处理器正式运行代码是否启动的信息。

通过比较可以发现，本发明的技术方案与现有技术的区别在于，本发明方案不采用夹具的方式，而通过直接在待测单板上运行测试程序并向测试终端输出信息进行单板各种外设的测试。

这种技术方案上的区别，带来了较为明显的有益效果，即首先，利用本发明方案，减少了测试设备和相应的软件，大大降低了测试的成本和复杂度；其次，利用本发明方案，测试时故障定位更加准确迅速，减少了测试的时间，提高了测试结果的准确性；第三，利用本发明方案可以对现有的测试方案中无法测试的EPLD进行测试。

附图说明

图l为现有的采用夹具方式对MFU单板进行测试的MFU单板装备测试系统组成示意图；

图2为根据本发明的一个较佳实施例的MFU单板SDRAM测试方法的流程示意图；

图3为根据本发明的一个较佳实施例的MFU单板Flash测试方法的流程示意图；

图4为根据本发明的一个较佳实施例的MFU单板EPLD加载测试方法的流程示意图；

图5为根据本发明的另一个较佳实施例的MFU单板EPLD校验测试方法的流程示意图；

图6为根据本发明的一个较佳实施例的MFU单板集成测试流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

熟悉本领域的技术人员可以理解，基于嵌入式集成通信控制器的数字通信信号处理单板，例如MFU单板，具有启动存储器。本发明方案通过运行启动存储器中存储的，不倚赖于其他外设可以独立运行于MFU单板的MFU单板测试软件，完成除启动存储器以外的相应的MFU单板测试，并将测试结果通过MFU单板上的SCC采用UART协议从串口输出。本发明方案可以完成的测试包含SDRAM测试、Flash测试、EPLD加载测试、EPLD校验测试、CHDSP通信测试和GDSP通信测试，每个测试都配合一个单项测试软件完成。需要说明的是，测试软件可以是进行单项测试的软件也可以是集成的测试软件。其中，集成测试软件集成了多个单项测试软件功能，更加方便测试。

根据经验，对无法正常启动的MFU单板进行测试，测试结果显示主要有以下几个原因：MPC860控制信号和SDRAM之间匹配电阻失效但SDRAM器件正常因此不能正确读写SDRAM；SDRAM器件问题因此不能正确读写SDRAM。EPLD检测功能失效；EPLD加载失败；不能对Flash进行读写操作；CHDSP不能正常工作；GDSP不能正常工作。根据这些结果，可以在本发明的测试中输出故障定位帮助信息。

下面结合本发明的一个具体实施例来说明本发明方案。该较佳实施例以MFU单板为例说明。

根据本发明一个较佳实施例的基于嵌入式集成通信控制器的数字通信信号处理单板的测试系统包含：MFU单板和测试终端。在本发明的一个较佳实施例中，MFU单板的数字通信信号处理器采用MPC860，测试终端可以为PC。测试终端通过支持UART协议的终端软件，例如超级终端等，通过串口和MFU单板进行通信。在具体实施时，可以用嵌入式系统和PC连接的JTAG线连接MFU单板和测试终端进行通信。

测试终端用来显示测试输出的测试结果和相关故障定位信息并向测试人员提供交互界面以控制并选择测试。例如，在本发明的一个较佳实施例中，测试终端采用超级终端和MFU单板通信，在测试过程中在测试终端上打印测试正常或故障的详细信息以供测试人员分析。又如，在本发明的一个较佳实施例中，采用MFU单板集成测试软件进行测试，测试人员通过测试终端的交互界面选择测试何种外设。

MFU单板用来存储测试软件并对外设进行测试，在结束或者出错时以UART协议输出测试结果或故障的详细信息。在本发明的一个较佳实施例中，采用MFU单板集成测试软件进行测试，测试人员通过测试终端选择进行Flash测试，则MFU单板运行相应的Flash测试程序，测试过程中输出出错地址和读出的存储数据，在测试完成后输出测试失败消息和故障定位的提示信息。

下面结合MFU单板单项测试软件来说明。

根据本发明的一个较佳实施例的MFU单板SDRAM测试方法的流程如图2所示。

首先进入步骤100，初始化SDRAM。其中，初始化SDRAM的方法为熟悉本领域的技术人员所公知。

接着进入步骤110，向所有存储单元写入数据。其中，此处写入的数据需要在以后读出，如果存储器单元正常工作，写入的数据不会出错。

接着进入步骤120，遍历所有存储单元的数据并与写入的数据比较。如果存储单元正常工作，则读出的数据即为存储单元中存储的数据。

接着进入步骤130，判断回读数据和写入数据是否相同，如果是则进入步骤140，否则进入步骤150。在本发明的一个较佳实施例中，若回读数据和写入数据相同，则说明该存储单元无故障，若不相同则说明存在故障。

在步骤140中，遍历结束后输出测试成功消息。该步骤完成后，MFU单板SDRAM测试流程结束。其中，测试成功的消息由MFU单板的MPC860通信控制器通过其CPM的SCC以UART协议输出到测试终端。

在步骤150中，输出出错地址和回读数据并在遍历结束后输出测试失败消息和定位提示消息。该步骤完成后，MFU单板SDRAM测试流程结束。其中，步骤150中的数据和消息的输出方式和步骤140中完全相同。

需要说明的是，在本发明的一个较佳实施例中，为了保证SDRAM测试的可靠性，进行了多次遍历测试，遍历时写入的数据包括0x55和0xAA，即二进制的0101 0101B和1010 1010B。熟悉本领域的技术人员可以理解，这样相当于对每个存储单元的每个存储位都进行了读写操作，遍历读写0x55和0xAA均正常的情况下，可以认为SDRAM工作正常。

根据本发明的一个较佳实施例的MFU单板Flash测试流程如图3所示。

首先进入步骤200，读取Flash厂商标识符(ID)和器件标识符(ID)并输出。熟悉本领域的技术人员可以理解，不同的厂家和不同器件的Flash需要不同的底层驱动程序，因此测试开始前需要先获得厂商ID和器件ID。

接着进入步骤210，根据Flash型号安装底层Flash驱动程序。其中，安装何种驱动由步骤200所获得的厂商ID和器件ID决定。

接着进入步骤220，擦除Flash所有存储单元的信息。需要说明的是，在写入测试数据之前，擦除Flash所有存储单元的信息是为了保证测试的准确性。

接着进入步骤230，向所有的Flash存储单元写入数据。需要说明的是，此处写入的数据可以根据需要更改。

接着进入步骤240，遍历读出所有Flash存储单元的数据并和写入数据比较。需要说明的是，如果Flash存储单元无故障，则读出的数据即为存储单元中存储的数据。

接着进入步骤250，判断回读数据是否和写入数据相同，如果是则进入步骤260，否则进入步骤270。在本发明的一个较佳实施例，若回读数据和写入数据相同则认为Flash存储单元正常，否则认为Flash存储单元有故障，需要输出故障信息。

在步骤260中，遍历结束后输出测试成功消息。该步骤完成后，MFU单板Flash测试流程结束。在本发明的一个较佳实施例中，和SDRAM测试方法相同，测试成功的消息由MFU单板的MPC860通信控制器通过其CPM的SCC以UART协议输出到测试终端。

在步骤270中，输出出错地址和回读数据并在遍历结束后输出测试失败消息和定位提示消息。该步骤完成后，MFU单板Flash测试流程结束。

需要补充说明的是，因为Flash的写入操作比较耗时，因此总的测试事件比较长，为了显示测试正在进行，可以使MFU单板上的一个发光二极管闪烁，具体实现方法为熟悉本领域的技术人员所公知。

需要说明的是，在本发明的一个较佳实施例中，为了保证Flash测试的可靠性，对所有存储单元进行了多次遍历测试，遍历时写入的数据包括0x55和0xAA，即二进制的0101 0101B和1010 1010B。熟悉本领域的技术人员可以理解，这样相当于对每个存储单元的每个存储位都进行了读写操作，遍历写入0x55和0xAA均工作正常的情况下，可以认为Flash工作正常。

根据本发明的一个较佳实施例的MFU单板EPLD加载测试流程如图4所示。

首先进入步骤300，向EPLD测试端口写入数据。其中，在本发明的一个较佳实施例中，EPLD的测试端口地址为0xFEF0002F。

接着进入步骤310，回读数据并判断是否正确，如果是则进入步骤320，否则进入步骤330。熟悉本领域的技术人员可以理解，EPLD的回读数据和写入的数据是反码的关系，例如写入数据为0xA5时，即二进制数10100101B，若EPLD正常工作，则读出的数据应该为0x5A，即二进制数01011010B。

在步骤320中，输出测试成功消息。该步骤完成后，MFU单板EPLD加载测试流程结束。其中，消息的输出方式如前所述，在此不赘述。

在步骤330中，输出测试失败消息和定位提示消息。该步骤完成后，MFU单板EPLD加载测试流程结束。

需要说明的是，在本发明的一个较佳实施例中，为了保证EPLD加载测试的可靠性，进行了多次读写操作，读写的数据包括0xA5、0xF0和0x9C，即二进制的1010 0101B、1111 0000B和1001 0110B。熟悉本领域的技术人员可以理解，读写0xA5、0xF0和0x9C均工作正常的情况下，可以认为EPLD加载工作正常。

根据本发明的一个较佳实施例的MFU单板EPLD校验测试流程如图5所示。

首先进入步骤400，加载EPLD。其中，在本发明的一个较佳实施例中，EPLD加载文件存储在启动存储器中。

接着进入步骤410，判断加载EPLD是否成功，如果是则进入步骤430，否则进入步骤420。在该步骤中，如果加载EPLD没有成功，则说明存在故障。

在步骤420中，输出加载失败消息和定位提示消息。该步骤完成后，MFU单板EPLD校验测试流程结束。

在步骤430中，读EPLD并检测加载是否正确，如果是则进入步骤450，否则进入步骤460。需要说明的是，虽然已经向EPLD加载了文件，但是加载的数据是否正确并不能保证，因此需要检测加载是否正确。在本发明的一个较佳实施例中，通过读出EPLD的数据并与加载文件比较检测加载是否正确。

在步骤440中，输出逻辑检测失败消息和定位提示消息。该步骤完成后，MFU单板EPLD校验测试流程结束。

在步骤450中，输出加载成功消息。该步骤完成后，MFU单板EPLD校验测试流程结束。其中，加载成功并且读出加载后的数据进行校验无误后，就可以认为EPLD加载中没有出现故障。

由于MFU单板CHDSP通信测试和GDSP通信测试流程比较简单清楚，因此下文直接说明。

根据本发明的一个较佳实施例的MFU单板CHDSP通信测试流程如下：

首先通过主机接口(Host Port Interface，简称“HPI”)把CHDSP的代码加载到CHDSP的双端口随即存取存储器(Double Port RAM，简称“DPRAM”)中，接着输出相应的信息。输出的信息包含：MPC860和CHDSP的HPI口通信是否正常的信息，CHDSP输入MPC860的中断输入信号PC12和PC13是否正常的信息，CHDSP的代码加载是否成功的信息，CHDSP正式运行代码是否启动的信息。其中，CHDSP正式运行代码是指运行在CHDSP上的非自举代码，所谓自举代码用来自举ROM中的程序完成串口的初始化，然后等待用户从串口写入用户代码。

根据本发明的一个较佳实施例的MFU单板GDSP通信测试流程和上述根据本发明的一个较佳实施例的MFU单板CHDSP通信测试流程类似：

首先通过HPI口把GDSP的代码加载到GDSP的DPRAM中，接着输出相应的信息。输出的信息包含：MPC860和GDSP的HPI口通信是否正常的信息，GDSP输入MPC860的中断输入信号PC8是否正常的信息，GDSP的代码加载是否成功的信息，GDSP正式运行代码是否启动的信息。

熟悉本领域的技术人员可以理解，可以将多个单项测试软件集成在一起并在测试终端上提供用户界面构成集成测试软件。

根据本发明的一个较佳实施例的MFU单板集成测试流程如图6所示。

首先进入步骤500，输出集成测试软件的功能和使用帮助。其中，输出的信息同样以UART协议输出。

接着进入步骤510，进行SDRAM测试。其中，SDRAM测试的方法如前MFU单板SDRAM测试方法所述。

接着进入步骤520，判断测试人员输入信息是否有效，如果是则进入步骤530，否则进入步骤540。其中测试人员输入的信息用来确定进行何种外设的测试。

在步骤530中，根据测试人员的输入信息启动相应测试。该步骤完成后，MFU单板集成测试流程结束。其中，该步骤中可以进行的测试包含：Flash测试、EPLD加载测试、EPLD校验测试、CHDSP通信测试和GDSP通信测试，项测试的方法如前所述。

在步骤540中，输出按键无效消息。该步骤完成后，MFU单板集成测试流程结束。

需要说明的是，若为了能够连续对不同或相同外设进行测试，则步骤530和步骤540结束后均进入步骤500，如此循环则可实现连续测试。

熟悉本领域的技术人员可以理解，用基于PowerQUICC的数字通信信号处理单板代替MFU单板完全能够实现本发明而不影响本发明的实质。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。

Claims (9)

1.一种数字通信信号处理单板的测试系统，包含数字通信信号处理单板，该单板中包含嵌入式集成通信控制器、第一存储器和外设，其特征在于，还包含

和所述单板通过通信端口连接的测试终端，用于显示所述单板输出的测试结果并向测试人员提供控制测试的交互界面；

其中，所述第一存储器中保存有测试软件；

所述嵌入式集成通信控制器在所述单板启动时运行所述第一存储器中的测试软件对所述外设进行测试，向所述测试终端输出测试结果。

2.根据权利要求1所述的数字通信信号处理单板的测试系统，其特征在于，所述外设包含同步动态存储器、闪存、可擦可编程逻辑器件和数字信号处理器的一种或其任意组合。

3.根据权利要求1所述的数字通信信号处理单板的测试系统，其特征在于，所述测试终端还显示来自单板的故障详细信息和故障定位帮助信息。

4.根据权利要求1所述的数字通信信号处理单板的测试系统，其特征在于，所述单板可以是微蜂窝帧处理单元。

5.一种数字通信信号处理单板的测试方法，其特征在于，包含以下步骤：

A所述单板启动时运行保存在该单板上的测试软件；

B所述测试软件对所述单板的外设进行测试；

C所述单板向测试终端发送测试结果。

6.根据权利要求5所述的数字通信信号处理单板的测试方法，其特征在于，所述步骤B中，当待测试的所述外设为同步动态存储器时，包含以下子步骤：

B11初始化所述同步动态存储器并向所述同步动态存储器的所有存储单元写入数据；

B12遍历所述同步动态存储器的所有存储单元并和写入数据比较，判断所述同步动态存储器的所有存储单元中保存的数据是否均和写入数据相同，如果相同则输出测试成功消息，否则输出存在故障的存储单元地址和测试失败消息。

7.根据权利要求5所述的数字通信信号处理单板的测试方法，其特征在于，所述步骤B中，当待测试的所述外设为闪存时，包含以下子步骤

B21根据闪存型号安装底层闪存驱动程序并向所述闪存的所有存储单元写入数据；

B22遍历所述闪存的所有存储单元并和写入数据比较，判断所述闪存的所有存储单元中保存的数据是否均和写入数据相同，如果相同则输出测试成功消息，否则输出存在故障的存储单元地址和测试失败消息。

8.根据权利要求5所述的数字通信信号处理单板的测试方法，其特征在于，所述步骤B中，当待测试的所述外设为可擦可编程逻辑器件时，包含以下子步骤：

B31向所述可擦可编程逻辑器件的测试端口写入数据；

B32回读所述可擦可编程逻辑器件的测试端口的数据并判断是否正确，如果是则输出测试成功消息，否则输出测试失败消息；

B33向所述可擦可编程逻辑器件加载文件并判断是否加载成功，如果是则进入步骤B34，否则输出测试失败消息；

B34检测所述可擦可编程逻辑器件中的文件是否无误，如果是则输出测试成功消息，否则输出测试失败消息。

9.根据权利要求5所述的数字通信信号处理单板的测试方法，其特征在于，所述步骤B中，当待测试的所述外设为数字信号处理器时，包含以下子步骤：

B41通过所述数字信号处理器的主机接口加载所述数字信号处理器的代码；

B42输出测试信息，包含：所述数字信号处理器和其他外设通信是否正常的信息，所述数字信号处理器的中断输入信号是否正常的信息，所述数字信号处理器代码加载是否成功的信息，所述数字信号处理器正式运行代码是否启动的信息。

Images