CN1695243A - 在倒装芯片贴装封装工艺中保持焊料厚度的方法 - Google Patents

Abstract

公开了一种用于半导体器件的封装装配和用于制作这种封装的方法。本发明提供一种在封装的新倒装芯片方法期间的无铅凸点设计。该设计采用呈柱头(stud)形态的特殊导电材料，而不是含Pb的焊料球。这种构造保持芯片和引线框之间理想的焊料厚度，并通过限制引线框面上的焊料可湿性来形成高支座。这种构造还吸收任何应力并保护芯片不破裂。本发明还提供用于制作这种半导体封装的方法。

Description

在倒装芯片贴装封装工艺中保持焊料厚度的方法

技术领域

本发明总体涉及用于制造集成电路(IC)和半导体器件的方法以及最终结构。更具体地，本发明总体涉及用于半导体器件的封装和用于制作这种封装的方法。

背景技术

半导体加工把数百个独立的IC芯片构建在晶片上。然后将这些独立的芯片切割、测试、装配和封装以用于它们的各种用途。该加工中的封装步骤在成本和可靠性方面可以是一个重要的步骤。独立的IC芯片必须适当地连接外部电路并以便于在较大的电路或系统中使用的方式来封装。

存在许多不同类型的半导体器件的封装(“半导体封装”或“封装”)。一种类型的半导体封装称为有引线模塑封装中的倒装芯片(FLMP)。在美国专利申请No.09/464,885和No.10/413,668中详细介绍了这种封装，此处引入其公开内容供参考。FLMP包含具有芯片贴装垫和从芯片贴装垫向远处延伸的引线的引线框结构。芯片贴装垫用焊料耦合到半导体芯片的正面。模塑材料覆盖芯片贴装垫和半导体芯片的正面，而经由模塑材料露出半导体芯片的背面。引线横向延伸远离模塑材料，并与半导体芯片的背面和模塑材料的表面基本共面。半导体芯片的正面可以含有在半导体芯片内的MOSFET(金属氧化物半导体场效应晶体管)的栅区和源区。半导体芯片的背面可以含有MOSFET的漏区。当把半导体封装安装到电路基板时，芯片的背面和引线连接到电路基板上的导电岛。电路基板可以是印刷电路板。

这种半导体封装具有许多优点。首先，因为在半导体芯片的背面与电路基板之间存在充分的直接电连接。由于在半导体芯片中的源和栅区以及电路基板之间存在短的、低电阻导电路径，所以几乎消除了芯片封装电阻。这就造成了基于底脚印痕(footprint)大小的工业最低RDS(ON)之一。RDS(ON)是与使芯片封装中的MOSFET从截止状态导通有关的开态电阻。

上述半导体封装的第二个优点是减少的厚度。例如，与大约1.6mm高的常规引线键合的SOIC-8封装相比，FLMP可以具有小于大约1.0mm的高度。FLMP可以具有相同或更好的电和热性能，同时还小于标准SOIC-8封装。并且随着便携式电子器件(例如无线电话和膝上型计算机)尺寸不断减小，更薄的半导体封装是尤其理想的。

尽管上述半导体封装具有许多优点，还能够作出许多改进。当批量生产上述类型的半导体封装时，能出现许多问题。例如，该些问题包括：由于来自引线框结构的芯片贴装区的不平整芯片支座而形成的硅裂缝；水气渗入半导体封装；引线框结构与模塑材料之间的剥离；以及最后在露出的芯片表面和引线上渗出的模塑材料(这可能阻碍封装在器件应用期间有效地运行或潜在地失效)。其它问题包括在电路板键合垫和半导体芯片之间的不良焊料粘附，以及变单加工期间的不均匀切割。

在本方法的一个改进中，已使用Pb基焊料凸点用作应力吸收体，由此当施加压缩或热应力时保护硅芯片不破裂。参看美国专利申请No.10,413,668，此处引入其公开内容供参考。然而，由于两个原因，Pb是用于凸点的非理想材料。首先，它是危险材料。其次，与直接金属焊凸工艺(directmetal bumping process)相比时，现有电镀的Pb基焊料焊凸工艺相对昂贵。

发明内容

本发明提供一种用于半导体器件的封装装配和用于制作这种封装的方法。本发明提供一种在封装的新倒装芯片方法期间的无铅凸点设计。设计采用以柱头(stud)形式的特殊导电材料，而不是含铅的焊料球。这种构造保持芯片和引线框之间理想的焊料厚度，并通过限制引线框面上的焊料可湿性来形成高支座。这种构造还吸收任何应力并保护芯片不破裂。本发明还提供用于制作这种半导体封装的方法。

附图说明

根据图1-10可以理解本发明的以下说明，其中：

图1和2示例了用于本发明一个方案中的芯片；

图3-4示例了用于本发明一个方案中的引线框结构；

图5-9示例了用于制作本发明一个方案中的半导体封装的方法；

图10描绘了本发明一个方案中的半导体封装；

图11-13是示例出本发明的各种方案和优点的SEM照片。

图1-13示例了本发明的具体方案并且是说明书的一部分。与以下说明一起，附图论证并解释说明本发明的主旨。在附图中，便于清楚明了放大了层和区域的厚度。还应明白，当一层被称为在另一层或基板“上”时，其可以直接在另一层或基板上，或还可以表示插入层。不同附图中的相同参考标记表示相同的元件，而由此将不重复它们的描述。

具体实施方式

为便于彻底理解本发明，以下说明提供了具体详细资料。然而，熟练的技术人员应明白，在不利用这些具体详细资料的情况下，也能实践本发明。实际上，本发明可以通过修改所示例的方法和最终产品来实践，并可以结合工业中传统使用的装置和技术来使用。例如，当此处介绍的半导体封装是“单面”时，本发明可以易于改变而用于“双面”的半导体封装。实际上，如下简要说明的，本发明可以适用于除了仅仅IC的电子器件(例如硅MEMS或光电器件)的封装系统。

本发明包括用于含有取代Pb焊料球的无Pb柱头凸点的集成电路和半导体器件的封装装配，包括图中所示例和下面所描述的那些。本发明还包括用于制作这种半导体封装的任何方法，包括图中所示例的和下面所说明的方法。

在一个方案中，如图10中所示，本发明包括半导体封装1000，半导体封装1000包括引线框结构(或引线框)100和贴装到引线框结构100上的半导体芯片(或芯片)10。凸点结构36的阵列含在半导体芯片10和引线框结构100之间。可以用模塑材料40局部或完全密封引线框结构100和半导体芯片10。

半导体封装1000内的半导体芯片10常常含有晶体管，例如垂直功率晶体管。例如，在美国专利No.6,274,905和No.6,351,018中介绍了示例性的垂直功率晶体管，此处引入其全部公开内容供参考。垂直功率晶体管包括VDMOS晶体管和/或垂直双极功率晶体管两者。

当半导体芯片10包括垂直晶体管(即，垂直MOSFET)时，垂直晶体管的源区和栅区(未示出)可以位于半导体芯片10的第一面14，而漏区可以位于半导体芯片10的第二面15。在本发明的该方案中，可以用金或任何其它焊料可湿材料涂覆在芯片10的第二面15。如本领域所周知的，第二面上的漏区可以耦合到基板(即，电路板)上。

如图1和2中所示，半导体芯片10包含键合垫11。键合垫是通过其将芯片经由凸点结构36贴装到引线框结构100的芯片10部分。为了增强半导体芯片10和引线框结构100(下面阐述)之间的键合，半导体芯片10中的键合垫11可以形成具有不平整的表面，使得键合垫上的金属柱头20牢固地粘附到那里。

半导体封装1000还包含引线框结构100。引线框支持芯片10，用作I/O互连系统的基本部分，并且还提供用于耗散由芯片产生的大部分热的热传导路径。引线框通常包含互连金属化图形，互连金属化图形含有首先是随后将要把芯片贴装到其上的中心设置的支撑和其次是引线网络。如本领域所周知的，引线框结构可以是引线框载体中的许多引线框结构之一，引线框载体可以呈条带的形态。在加工期间，如果一起加工多个引线框结构，那么引线框结构可以存在于引线框载体中。

如本领域中所公知的，引线框结构一般包含芯片贴装区和至少两条引线。引线从芯片贴装区向远处延伸。引线框结构可以包括具有栅贴装区和栅引线的栅引线结构以及具有多个源引线和源贴装区的源引线结构。源引线结构和栅引线结构在最终形成的半导体封装中相互电绝缘。

图3和4示出了根据本发明的一个方案的引线框结构100。引线框结构100包括栅引线结构22和源引线结构25，栅引线结构22包括栅贴装区23和栅引线28，和源引线结构25包括源贴装区26和五条源引线27。栅贴装区23和源贴装区26可以构成引线框结构100的芯片贴装区21，半导体芯片(未示出)通常贴装在芯片贴装区21上。芯片贴装区21相对于栅引线24和源引线27的末端是“向下设置的”。

引线框结构100的金属可以包括任何金属，例如铜或铜合金。在本发明的一个方案中，如果理想的话，引线框结构100可以包含一金属镀敷层(未示出)。该金属镀敷层可以包括：粘附底层，例如镍或铬；导电底层，例如铜或钯；和/或耐氧化层，例如金。例如，引线框结构100可以包括含有粘附底层和可湿/保护底层的引线框镀层。在另一个例子中，示例性引线框镀层可以包括至少一镍底层和一钯底层。镀层还可以包括金底层作为外部的、焊料可湿的底层。

可以构造引线框结构100用于附加功能。在本发明的一个方案中，孔隙29可以含在芯片贴装区21中。孔隙29可以呈现细长缝或其它形状(例如，圆形、方形、多边形，等等)的形态。可以通过任何适当的方法在引线框结构100中形成孔隙29，包括光刻随后蚀刻和冲压。替换或除孔隙29以外，引线框结构100的芯片贴装区21可以包括在其中的许多微凹，以提高对模塑材料的粘附性。可以使用任何公知的工艺，例如局部蚀刻，在引线框结构100的芯片贴装区21中形成微凹。模塑材料(未示出)可以流过并附着到微凹上，由此改善模塑材料和引线框结构之间的键合。

在本发明的另一个方案中，可以构造引线框结构100具有凹陷处，如图4中所示。在引线框结构100中提供凹陷处24具有许多的优势。例如，凹陷处24能限制在回流期间由于毛细管作用的结果焊膏的流动，由此限制焊膏朝引线弯头流动。通过限制焊膏朝引线弯头流动，减小了芯片边缘短路的可能性。在引线框结构100中可以达到每条引线一个凹陷处24。凹陷处24可以具有任何合适的宽度和深度。

使用凸点结构36使芯片10与引线框100相互贴装。每个凸点结构36包括金属柱头20和已回流的焊膏103。凸点结构36的阵列产生比例如引线键合小的电感。

金属柱头20可以包括具有比焊膏103的熔化温度高的熔化温度的任何导电材料。在本发明的一个方案中，金属柱头20可以由任何导电材料或不含Pb或仅含有可忽略不计数量的铅的材料的组合构成。通常，用于金属柱头的材料含有少于大约1ppm的Pb。

半导体封装1000还包括模塑材料40作为密封材料。模塑材料40覆盖引线框结构100的内部部分(包括芯片贴装区)、多个焊料结构36和半导体芯片10的至少第一面14。模塑材料40还可以填充凸点结构36之间的空间。如图10中所示，模塑材料40的底表面与引线框结构100的引线的末端基本共面，并且还与半导体芯片10的第二表面15基本共面。如图所示，引线框结构100的引线的末端从模塑材料40向远处横向延伸。从而，所示例的半导体封装100具有低的剖面并且薄。

模塑材料40可以包括很好地流动并因此使任何间隙的形成最小化的本领域所公知的任何模塑材料。在本发明的一个方案中，模塑材料是环氧模塑化合物，例如具有下列特性的环氧材料：(a)小热膨胀(小CTE)，(b)微细的填充物尺寸(便于小空间之间内模塑材料的更好流动分布，由此减少在已形成的半导体封装内形成空隙的可能性)，(c)大约146℃的玻璃转变温度，(d)在175℃处的10秒Ram Follower凝胶时间，以及(e)对已预先镀敷的引线框结构的高粘附强度。优选的环氧模塑材料是PlaskonAMC-2RD模塑化合物，其可以从新加坡的Cookson半导体封装材料购得。

半导体封装1000还可以包含其它部件，例如金属接线柱、散热片等等。

可利用形成上面所示例和介绍的结构的任何合适的方法来制作上述半导体封装。在本发明的一个方案中，如本领域所公知的，各种IC芯片被制造、切割、测试以及芯片键合到基板，以形成含有IC的内部电路的半导体芯片10。

如图2中所示，半导体芯片10设置有包含键合垫11的I/O点的阵列。I/O点是IC的内部电路将要与外部电路(即，电路板)连通的位置。可使用本领域任何公知的机械来提供键合垫11。

然后，如本领域所公知的，芯片10在键合垫11上设置有金属柱头20。金属柱头20用作连接芯片10与引线框100的凸点结构36的主要部分。从而，以这种方式工作的任何金属柱头20可以用于本发明。

金属柱头20可以含有本领域所公知的任何合适的导电材料。这种导电材料的例子包括Cu、Au、Pd以及它们的合金。在本发明的一个方案(如上所述)中，金属柱头20不含有Pb或仅含有可忽略不计数量的Pb。制造铅基焊料凸点很昂贵，而因此不用于本发明的该方案中。可以通过本领域所公知的任何工艺，包括热键合(thermosonic bonding)、热压焊、超声波键合等，来提供金属柱头20。

然后可以按制作上述引线框结构的任何合适的方式来形成引线框结构100。例如，引线框结构100的基础金属结构可以包括铜，并可以通过冲压或蚀刻铜片来形成。当使用时，可以通过例如化学镀、溅射或电镀的工艺在基础金属结构上形成一层金属镀层。可以使用已预镀的引线框并有利地消除了后镀敷工艺，以及在电路基板的导电岛上提供用于焊膏的可湿表面。

当存在时，可以使用任何合适的工艺来形成引线框结构100中的凹陷处24。例如，在某些方案中，可以使用冲压或半蚀刻工艺来形成凹陷处。在另一例子中，可用光刻胶构图无凹陷处的引线框结构，并随后局部蚀刻要形成凹陷处的那些区域。

然后引线框结构100设置有多个可焊接区101，如图7中所示。可焊接区101是将要设置凸点结构36(和焊膏)的引线框100的那些部分。从而，将形成要设置凸点结构36的可焊接区101。

可以通过使它们具有此处所介绍的特性的任何合适的方法来形成可焊接区101的阵列。在本发明的一个方案中，通过选择性镀敷法(SP法)形成可焊接区101。在本发明的另一方案中，通过聚合法(P法)来形成可焊接区101。

在SP法中，能通过两种变化之一形成可焊接区101。在SP法的第一变化中，并如图6中所示，通过在引线框100的芯片贴装区21上首先形成金属涂层111来形成可焊接区101。这种金属涂层形成为充分覆盖将包含凸点结构36的引线框的全部部分。金属涂层可以由能氧化的任何金属或金属合金制成，例如Cu、Ag或Ni。可以利用本领域所公知的任何方法，例如电镀、化学镀或溅射，来形成金属涂层。在本发明的一个方案中，例如当使用Ni时，金属涂层的厚度范围可以从大约20至大约80微英寸。

然后，在金属涂层111上形成选择性涂层112。选择性涂层仅形成在金属涂层111的一定区域(即将要形成凸点结构36的那些区域)上和外部引线上。选择性涂层可以由诸如Pd或PdAu、Ag的不易氧化的任何金属或金属合金或者贵金属及其合金(象Pd或PdAu)来制成。能通过本领域所公知的任何方法来形成该选择性涂层，例如，掩模电镀或淀积整个涂层并随后利用掩蔽和蚀刻工艺来定义要留下的选择性涂层的区域。在本发明的一个方案中，例如当使用Pd或PdAu时，选择性涂层的厚度范围能从大约20至大约90微英寸。

接着，在形成选择性涂层112之后，然后氧化所得到的结构。在该氧化期间，氧化了没有被选择性涂层覆盖的金属涂层以形成金属氧化物(即，NiO)层113。由于其所含有的材料，在该步骤期间不氧化选择性涂层112。在本发明的一个方案中，金属氧化物层113的厚度应足以防止焊料浸湿已氧化的区域和/或作为用于焊膏的焊料坝(dam)。在本发明的一个方案中，例如在金属氧化物为NiO的情况下，金属氧化物层的厚度必须至少为大约100埃。从而，用一定时间并在足以形成理想厚度的温度下进行氧化。

在SP法的第二种变化中，并如图6中所示例的，金属(即，Cu)引线框设置有选择性涂层114。选择性涂层114仅形成在引线框100的一定区域(即将要形成凸点结构36的那些区域)上和外部引线上。选择性涂层可以由不氧化的任何金属或金属合金(例如Pd或PdAu)制成。最好是，选择性涂层能由作为引线框金属迁移的阻挡金属和/或阻止IMC形成的金属及它们的合金(例如NiPd或NiPdAu)来制成。能通过本领域所公知的任何方法来形成选择性涂层114，例如，掩模电镀或淀积全部涂层并随后利用掩蔽和蚀刻工艺来限定要留下的选择性涂层的区域。在本发明的一个方案中，例如在选择性涂层为NiPd或NiPdAu的情况下，该层的厚度范围能从大约20至大约90微英寸。

接着，随后氧化金属引线框100的露出区域以在引线框上形成金属氧化物涂层115。金属氧化物(CuO)涂层的厚度应足以防止焊料浸湿已氧化的区域和/或作为焊膏的焊料坝。在本发明的一个方案中，例如在金属氧化物涂层为CuO的情况下，金属氧化物涂层115的厚度可以大于大约100埃。从而，用一定时间并在足以形成理想厚度的温度下进行氧化。

在P法中，使用相似的工艺。然而，不是通过氧化工艺形成金属氧化物，而是选择性地形成聚合物涂层以限定可焊接区域101。所选择的聚合物可以是在温度超出额定值期间不焦化或分解的本领域公知的任何聚合物。聚合物还可以是感光性或非感光性的。聚合物的例子包括焊料掩模、聚酰亚胺、BCB(苯并环丁烯)、等等。聚合物的厚度可以大于大约2微米。

可通过淀积聚合物并除去部分聚合物层来选择性地形成聚合物。在本发明的另一方案中，能通过本领域所公知的任何丝网印刷工艺来选择性地形成聚合物。在丝网印刷之后，接着把所得到的结构放置在回流炉内用于固化聚合物。如果必要的话，在固化后可以对引线框进行向下安置(downsetting)。

如图7中所示例的，在SP或P法后所得到的结构包括具有可焊接区101阵列的引线框结构100。引线框结构的芯片贴装区21的表面的大量剩余部分包含不可焊接区102。

然后，把焊膏103放置在可焊接区101上，如图8中所示。当引线框结构100与芯片10之后被组合时(如下所述)，焊膏用作应力吸收物。可以使用本领域任何公知的工艺把焊膏放置在可焊接区101上或内。例如，可以使用多个喷嘴的阵列来分配焊膏103。焊膏103可以由本领域公知的普通焊料材料构成。

接着，如图9中所示例的，然后使用任何合适的倒装芯片工艺接合引线框100和芯片10。在本工艺中，凸出的半导体芯片10翻转并与引线框结构100的芯片贴装区21上的焊膏1 03的分配阵列相对齐。随后把芯片10和引线框结构100按压在一起。

在贴装引线框和芯片之后，如本领域所公知的回流焊料以得到图10中的结构。通过在足以回流焊膏的温度下加热来进行焊料回流工艺。当膏处在该回流状态时，它接触凸点20，并由于毛细管作用，围绕凸点“流动”并限制于芯片贴装区21上的选择性可焊接区101，如图10中所示。从而，焊膏103保持在金属柱头20和芯片贴装区21之间大约50至大约100微米的理想厚度“T”。

在回流之后，凸点结构36提供引线框结构与半导体芯片之间的机械和电连接。在回流期间，焊膏熔化并凝固，同时金属柱头在不熔化的情况下粘附焊料。这使半导体芯片10与引线框结构100的芯片贴装区21间隔均匀距离，并保持半导体芯片的背面15对准引线框结构的引线的末端。

在半导体芯片贴装到引线框结构之后，使模塑材料40浇注在半导体芯片和引线框结构的理想部分的周围。金属柱头20和芯片贴装区21之间的焊膏吸收在合模(mold clamping)期间的机械应力。在本发明的一个方案中，使用膜辅助模塑工艺。在该工艺中，在模塑工具的模塑芯片之间使用膜。该膜用作模塑期间半导体芯片的缓冲垫，由此吸收应力并也防止芯片破裂。膜的使用还允许较小的合力(clamping force)被使用。用于这些功能的任何膜可以用在本发明中。在本发明的一个方案中，膜是免粘附膜，其在板安装期间保护露出的芯片背面和引线不受到能阻碍可焊性的模塑渗出的影响。示例性的免粘附膜是含氟聚合物膜，例如所售的商品名AFLEX50KN，其具有在一面上的无光泽表面精整和在另一面上的光泽精整。

在模塑工艺之后，每个引线框结构的栅引线结构与其对应的源引线结构可以通过切断它们之间的电连接而电绝缘。然后，可以电测试非变单的半导体封装。在半导体封装呈现条带形态时进行参数测试。在电测试之后，可以激光标记半导体封装中的已模塑的模塑材料。

在激光标记之后，使用任何合适的工艺使半导体封装阵列中的半导体封装变为单个的形式。在本发明的一个方案中，变单工艺(singulation process)是无带变单工艺。无带变单工艺使用了替代常规所用的切割带的金属锯钻，以在割锯期间保持半导体封装在适当位置。模塑封装的带可以装载到具有凹口的钻上，凹口按照与引线框载体中的模塑封装的布局相似的布局排列，同时使半导体芯片的背面面朝上。选择引线框载体取向以使得在封装的平坦面方向上的垂直毛刺形成(其能引起安装问题)最小化。在割锯期间凹口和真空将已模塑的封装保持在适当位置。

实例1

本发明的优点还可以参看图11-13。

已介绍了本发明的优选方案，应明白由所附权利要求所限定的本发明不局限于上述说明中所展示的具体详细材料，因为在不脱离本发明的精神或范围的情况下，许多明显的变化是可能的。

Claims (39)

1、一种半导体封装，包括：

含有键合垫的芯片；

含有多条引线的引线框；

在所述芯片和所述引线框之间的多个凸点结构，该些凸点结构包含基本无Pb的金属柱头；以及

密封所述多个凸点结构和含有键合垫的所述芯片的面的模塑材料。

2、根据权利要求1的封装，其中多个凸点结构使芯片与引线框耦合。

3、根据权利要求1的封装，其中该些凸点结构还含有焊膏。

4、根据权利要求3的封装，其中焊膏位于引线框的可焊接区。

5、根据权利要求4的封装，其中可焊接区包括由不可氧化金属构成的垫。

6、根据权利要求5的封装，其中不可氧化金属是贵金属。

7、根据权利要求4的封装，其中引线框还包含围绕可焊接区的焊料坝。

8、根据权利要求7的封装，其中焊料坝由金属氧化物材料组成。

9、根据权利要求8的封装，其中金属氧化物材料的金属与引线框中所用的金属相同或不同。

10、根据权利要求7的封装，其中焊料坝由聚合材料组成。

11、根据权利要求1的封装，其中模塑材料还密封引线框连接凸点结构的区域。

12、根据权利要求11的封装，其中模塑材料的外部表面与芯片与键合垫相对的面基本共面。

13、根据权利要求1的封装，其中金属柱头中Pb的量小于大约1ppm。

14、一种半导体封装，包括：

含有键合垫的芯片；

含有多条引线的引线框；

在所述芯片和所述引线框之间的多个凸点结构，该些凸点结构包含具有小于大约1ppm Pb的金属柱头；以及

密封所述多个凸点结构和含有键合垫的所述芯片的面的模塑材料。

15、根据权利要求14的封装，其中凸点结构的金属柱头位于引线框的可焊接区。

16、根据权利要求14的封装，其中可焊接区包括含有贵金属的垫。

17、根据权利要求16的封装，其中引线框还包含围绕可焊接区的焊料坝，该焊料坝由金属氧化物或聚合材料组成。

18、一种含有半导体封装的系统，该封装包括：

含有键合垫的芯片；

含有多条引线的引线框；

在所述芯片和所述引线框之间的多个凸点结构，该些凸点结构包含基本无Pb的金属柱头；以及

密封所述多个凸点结构和含有键合垫的所述芯片的面的模塑材料。

19、一种电子装置，包括：

半导体封装，包含：

含有键合垫的芯片；

含有多条引线的引线框；

在所述芯片和所述引线框之间的多个凸点结构，该些凸点结构包含基本无Pb的金属柱头；以及

密封所述多个凸点结构和含有键合垫的所述芯片的面的模塑材料；以及

电路板。

20、一种用于制作半导体封装的方法，该方法包括：

提供含有键合垫的芯片；

提供含有多条引线的引线框；

在所述芯片和所述引线框之间提供多个凸点结构，该些凸点结构包含基本无Pb的金属柱头；以及

提供密封所述多个凸点结构和含有键合垫的芯片的面的模塑材料。

21、根据权利要求20的方法，包括进一步提供所述凸点结构使得所述金属柱头位于所述键合垫上。

22、根据权利要求20的方法，包括提供具有含贵金属的垫的可焊接区。

23、根据权利要求22的方法，包括提供具有围绕所述可焊接区的焊料坝的所述引线框，焊料坝由金属氧化物或聚合材料组成。

24、一种用于形成半导体封装的方法，该方法包括：

提供在键合垫上具有金属柱头的芯片；

提供含有多条引线的引线框，该引线框含有由焊料坝包围的可焊接区；

在可焊接区内或上提供焊膏；

贴装芯片与引线框；以及

浇注围绕芯片的一部分和引线框的一部分的模塑材料。

25、根据权利要求24的方法，其中金属柱头基本上不含Pb。

26、根据权利要求25的方法，其中金属柱头中Pb的量小于大约1ppm。

27、根据权利要求24的方法，包括通过倒装芯片并使金属柱头与焊膏接触来将芯片贴装到引线框上。

28、根据权利要求24的方法，其中可焊接区包含由不可氧化金属构成的垫。

29、根据权利要求28的方法，其中焊料坝由金属氧化物或聚合物材料组成。

30、根据权利要求29的方法，包括通过提供金属并随后氧化该金属来提供金属氧化物材料。

31、根据权利要求29的方法，包括：通过丝网印刷提供聚合材料。

32、根据权利要求24的方法，包括：通过利用膜辅助模塑工艺来模塑。

33、根据权利要求24的方法，进一步包括：在贴装芯片和引线框之后回流焊膏。

34、一种用于形成半导体封装的方法，该方法包括：

提供在键合垫上具有金属柱头的芯片，柱头凸点基本不含Pb；

提供含有多条引线的引线框，引线框含有由焊料坝包围的可焊接区；

在可焊接区上提供焊膏；

通过使金属柱头与焊膏接触使芯片与引线框贴装；以及

浇注围绕芯片的一部分和引线框的一部分的模塑材料。

35、根据权利要求34的方法，其中金属柱头中Pb的量小于大约1ppm。

36、根据权利要求24的方法，其中可焊接区包含由不可氧化金属构成的垫，以及焊料坝由金属氧化物或聚合物材料组成。

37、根据权利要求36的方法，包括：通过提供金属并随后氧化金属来提供金属氧化物材料。

38、根据权利要求24的方法，进一步包括：在贴装芯片与引线框之后回流焊膏。

39、一种用于制作电子装置的方法，包括：

提供半导体封装，该半导体封装包含：

含有键合垫的芯片；

含有多条引线的引线框；

在所述芯片和所述引线框之间的多个凸点结构，该些凸点结构包含基本无Pb的金属柱头；以及

密封所述多个凸点结构和含有键合垫的芯片的面的模塑材料；

提供电路板；以及

使所述半导体封装连接到所述电路板。

Images