CN1691522A - Ldpc（低密度奇偶校验）编码信号位－校验并行解码的方法及装置 - Google Patents

Abstract

本发明公开了一种使用并行及同步的位节点和校验节点处理对LDPC(低密度奇偶校验)编码信号进行解码的方法及装置。这种对LDPC编码信号进行解码的新颖方法可被描述为LDPC位－校验并行解码。在某些可选的实施例中，该解码LDPC编码信号的方法可被改变为LDPC码元校验并行解码或LDPC混合校验并行解码。通过所公开的新颖方法，相关于位节点的边缘消息及相关于校验节点的边缘消息可被同步及并行地更新为另一个。适当设置的执行顺序指导更新两种节点类型(如边缘及校验)的边缘消息的同步操作序列。对于各种类型的LDPC编码信号，包括并行块LDPC编码信号，本方法与在先技术的解码方法相比，几乎用其一半的时间即可完成解码处理。

Description

LDPC(低密度奇偶校验)编码信号位-校验并行解码的方法及装置

相关专利申请

本发明主张美国临时专利申请60/559,701的优先权，该临时专利申请的名称为“使用并行同步的位节点及校验节点处理方式对低密度奇偶校验编码信号进行解码”(代理人案号BP3580)，申请日为2004年4月5日。

技术领域

本发明涉及通信系统，更具体地说，本发明涉及通信系统中的信号解码。

背景技术

多年来，数据通信系统一直处于持续发展的状态。其中，近来具有重大效益的一类的通信系统是应用turbo编码的通信系统。另一种同样收到效益的是应用LDPC(低密度奇偶校验)编码的通信系统。在这些领域中，初始发展方向是持续地降低通信系统中的错误平底(Error floor)。理想的目标是达到通信信道中的香农极限(Shannon’s limit)。可将香农极限看作是在通信信道中要使用的数据率，具有特定的SNR(信噪比)，使得通信信道内可达到无错误传输。换句话说，对于给定的调制方式及编码率，香农极限是信道容量理论上的界限。

在某些情况下，LDPC编码已显现出接近香农极限的出色编码性能。例如，有显示说明，一些LDPC解码器距离理论上的香农极限在0.3dB(分贝)范围之内。该例子是通过使用长度为一百万的不规则LDPC编码而得到的，无论如何，它证明了在通信系统中LDPC编码具有很好的应用前景。

LDPC编码调制信号的典型的编码是通过产生具有码元的信号而实现的，每一个码元具有一个公共的编码率及被映射至单独的调制。也就是说，LDPC编码调制信号的所有的码元都具有相同的编码率及相同的调制(具有单独映射的相同信群(constellation))。有时，使用这种在先技术编码设计以最大化该特别设计的硬件及处理效率，该设计用于产生对于其中产生的所有码元具有单独编码率及单独调制的LDPC编码调制信号。

对于这种LDPC编码调制信号的编码而言，通常是基于给定的LDPC编码调制信号二分图而进行，该二分图包括位节点及校验节点。与接收信号相关的I，Q(同相，正交)值与码元节点相关，该码元节点与相应的位节点相关。然后，为相应码元的个别位计算位尺度，那些位尺度提供给给定的LDPC编码的二分图的位节点。计算对应于位节点与校验节点交连处边缘的边缘消息，并适当地更新，并在对LDPC编码信号迭代解码期间，在位节点与校验节点之间来回通信。在这种类型的解码系统中，应用的位尺度值是固定值，并重复使用于迭代编码的处理过程中。因此，这种在先技术的执行使位唯一解码方法被因此而限制，及可能要求更多的迭代以使LDPC编码信号中包含有的信息可以收敛于一个最佳估计。

而且，这些LDPC编码信号的解码方法通常包括使用可选处理方法更新相应的边缘信息，通过该方法，所有的与校验节点相关的边缘信息被更新，然后所有的与位节点相关的边缘信息被更新，并反复地进行。从位节点及校验节点的角度看，这个迭代解码过程(如更新边缘信息)是来回进行的。可以通过该解码方法需要执行的方式而引入某种等级的等待时间，因为，所有与校验节点相关的边缘信息均被更新，然后，所有与位节点相关的边缘信息被更新，位节点及校验节点间不断交替地、连续地(如必要)执行。其可能在某种程度上导致通信链路接收器端(如解码器端)的处理速度下降。因而，业内始终存在着对一种技术方案的渴求，该方案可以更加快速、有效地对LDPC编码信号进行迭代解码处理。

发明内容

在以同步及并行方式对相应于位块节点的边缘消息和相应于校验块节点的边缘消息进行更新的方法，对LDPC(低密度奇偶校验)编码调制信号进行解码的许多设备中可以看到本发明的各个特征。这种解码方法通常可称为LDPC位-校验并行解码处理。

例如，可以在执行LDPC位-校验并行解码的解码器中发现本发明的特征。该解码器包括尺度(metrics)计算器，码元节点计算器功能块，位节点计算器功能块，及迭代解码处理功能块。该尺度计算器可以计算与LDPC编码信号的码元(具有m位)相关的m位码元的尺度。该码元节点计算器功能块可以计算使用m位码元尺度的位尺度。位节点计算器功能块可以计算相应于码元的m位软消息。迭代解码处理功能块可以使用软消息初始化对应于位块节点的最小集的边缘消息，以在随后的根据预设的执行顺序组管理的解码迭代操作期间支持位-校验并行解码处理。迭代解码处理功能块在第一时间段可以更新相应于第一位块节点的边缘消息，该迭代解码处理功能块在第一时间段可以同时更新相应于第一校验块节点的边缘消息。之后，该迭代解码处理功能块在第二时间段可以更新相应于第二位块节点的边缘消息，该迭代解码处理功能块在第二时间段可以同时更新相应于第二校验块节点的边缘消息。该边缘消息与边缘相对应，该边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

在某些实施例中，迭代解码处理功能块包括多个位引擎处理器。在这种情况下，在第一时间段第一位引擎处理器可以更新相应于第一位块节点的第一边缘消息，第二位引擎处理器在第一时间段可以更新相应于第一位块节点的第二边缘消息。同样，在某些实施例中，迭代解码处理功能块包括多个校验引擎处理器。在这种情况下，在第一时间段第一校验引擎处理器可以更新相应于第一校验块节点的第一边缘消息，第二校验引擎处理器在第一时间段可以更新相应于第一校验块节点的第二边缘消息。

第一位块节点可以包括第一多位节点，第二位块节可以包括第二多位节点。类似地，第一校验块节点可以包括第一多校验节点，第二校验块节点可以包括第二多校验节点。

在某些实施例中，解码器还可以包括与迭代解码处理功能块通讯连接的第一存储器，及与迭代解码处理功能块通讯连接的第二存储器。当迭代解码处理功能块在第一时间段更新相应于第一位块节点的边缘消息时，访问第一存储器；当迭代解码处理功能块于第一时间段更新相应第一校验块节点的边缘消息时，还可以同时访问第二存储器。

在某些可选的实施例中，解码器还可以包括双通道存储器，其允许同时进行读写访问，其与迭代解码处理功能块通讯连接。当在第一时间段更新相应于第一位块节点的边缘消息时，该迭代解码处理功能块可以访问双通道存储器，及当在第一时间段更新相应于第一校验块节点的边缘消息时，该迭代解码处理功能块也可以访问双通道存储器。

该迭代解码处理功能块可以输出对于LDPC编码信号的码元位的软估计。在某些情况下，该编码器还包括一个硬限幅器，该硬限幅器可以使用LDPC编码信号的码元位的软估计对LDPC编码信号的码元位进行硬决定，从而产生对LDPC编码信号的代码字的最佳估计。

在一些实施例中，在迭代解码处理功能块根据预定执行顺序组而执行最后解码迭代后，迭代解码处理功能块可以对相应于第二位块节点的任何位进行重排序，该位节点的顺序可能已根据预先设定的多个执行顺序而发生了变化。该相应于第二位块节点位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

在一些其它的实施例中，在迭代解码处理功能块根据预定执行顺序组而执行最终解码迭代后，迭代解码处理功能块可执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于第二位块节点的可能已以根据预先设定的执行顺序组而发生了变化的任意位进行重新排序。相似于如上所述的，该相应于第二位块节点位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

在一些实施例中，使用此处所揭示的LDPC位-校验并行解码处理方法而解码的LDPC编码信号是LDPC可变调制信号，其包括第一LDPC编码调制码元及第二LDPC编码调制码元。第一LDPC编码调制码元是根据包括第一信群及相应的第一映射的第一调制而进行调制编码的；第二LDPC编码调制码元是根据包括第二信群及相应的第二映射的第二调制而进行调制编码的。另外，在其它实施例中，第一调制及第二调制包括一个共同的信群外形，然而其中的每一个均具有不同的映射。

使用该LDPC位-校验并行解码处理方法解码的LDPC编码信号也可以是一个LDPC可变编码率信号，该信号包括第一LDPC编码码元及第二LDPC编码码元。在本例中，第一LDPC编码码元是根据第一编码率的LDPC编码，第二LDPC编码码元是根据第二编码率的LDPC编码。

本发明的这种解码器结构可以在很多类型的通信系统中的各种类型的通信设备中实现。举例来说，这种通信系统可以是卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)通信系统中的任意一个。

根据本发明的一个方面，提供一种可执行LDPC(低密度奇偶校验)位-校验并行解码的解码器，该解码器包括：

尺度计算器，其可计算相应于LDPC编码信号的具有m位的码元的多个m位码元尺度；

码元节点计算器功能块，其使用多个m位码元的尺度计算多个位尺度；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，进而在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

优选地：

该迭代解码处理功能块包括多个位引擎处理器；

多个位引擎处理器的第一位引擎处理器可在第一时间段更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器可在第一时间段更新相应于第一位块节点的多个边缘消息的第二边缘消息。

优选地：

该迭代解码处理功能块包括多个校验引擎处理器；

多个校验引擎处理器的第一校验引擎处理器可在第一时间段更新相应于第一校验块节点的多个边缘消息的第一边缘消息；及

多个校验引擎处理器的第二校验引擎处理器可在第一时间段更新相应于第一校验块节点的多个边缘消息的第二边缘消息。

优选地：

第一位块节点包括第一多位节点；

第二位块节点包括第二多位节点；

第一校验块节点包括第一多个校验节点；及

第二校验块节点包括第二多个校验节点。

优选地，解码器进一步包括：

第一存储器，其与迭代解码处理功能块通讯地连接；

第二存储器，其与迭代解码处理功能块通讯地连接；

其中，当在第一时间段内更新相应于第一位块节点的多个边缘消息时，该迭代解码处理功能块可以访问第一存储器；及

其中，当在第一时间段内更新相应于第一校验块节点的多个边缘消息时，该迭代解码处理功能块可以同时访问第二存储器。

优选地，该解码器进一步包括：

双通道存储器，其允许同时进行读写操作，并与迭代解码处理功能块通讯地连接；

其中，当在第一时间段更新相应于第一位块节点的多个边缘消息时，该迭代处理功能块可访问双通道存储器；及

其中，当在第一时间段更新相应于第一校验块节点的多个边缘消息时，该迭代处理功能块也可同时访问双通道存储器。

优选地：

该迭代解码处理功能块可输出LDPC编码信号码元位的软估计；及进一步包括：

硬限幅器，其可用LDPC编码信号的码元位的软估计对LDPC编码信号的码元位进行硬决定，进行产生LDPC编码信号的代码字的最佳估计。

优选地：

在迭代解码处理功能块根据预设的多个执行顺序执行完最后解码迭代之后，该迭代处理功能块可对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

该相应于第二位块节点位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

在迭代解码处理功能块根据预定的多个执行顺序组而执行最后解码迭代后，迭代解码处理功能块可执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

该相应于第二位块节点位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

根据本发明的一个方面，提供一种可执行LDPC(低密度奇偶校验)位-校验并行解码的解码器，该解码器包括：

尺度计算器，其可计算相应于具有m位的码元的LDPC编码信号的多个m位码元尺度；

码元节点计算器功能块，其使用多个m位码元的尺度计算多个位尺度；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，进而在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在迭代解码处理功能块根据预设的多个执行顺序执行完最后解码迭代之后，该迭代处理功能块可对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

其中，该相应于第二位块节点多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

该迭代解码处理功能块包括多个位引擎处理器；

多个位引擎处理器的第一位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第二边缘消息。

优选地：

该迭代解码处理功能块包括多个校验引擎处理器；

多个校验引擎处理器的第一校验引擎处理器在第一时间段更新相应于第一校验块节点的多个边缘消息的第一边缘消息；及

多个校验引擎处理器的第二校验引擎处理器在第一时间段更新相应于第一校验块节点的多个边缘消息的第二边缘消息。

优选地：

第一位块节点包括第一多位节点；

第二位块节点包括第二多位节点；

第一校验块节点包括第一多个校验节点；及

第二校验块节点包括第二多个校验节点。

优选地，该解码器进一步包括：

第一存储器，其与迭代解码处理功能块通讯地连接；

第二存储器，其与迭代解码处理功能块通讯地连接；

其中，当在第一时间段内更新相应于第一位块节点的多个边缘消息时，该迭代解码处理功能块可以访问第一存储器；及

其中，当在第一时间段内更新相应于第一校验块节点的多个边缘消息时，该迭代解码处理功能块可以同时访问第二存储器。

优选地，该解码器进一步包括：

双通道存储器，其允许同时进行读写操作，并与迭代解码处理功能块通讯地连接；

其中，当在第一时间段更新相应于第一位块节点的多个边缘消息时，该迭代处理功能块可访问双通道存储器；及

其中，当在第一时间段更新相应于第一校验块节点的多个边缘消息时，该迭代处理功能块也可同时访问双通道存储器。

优选地：

该迭代解码处理功能块可输出LDPC编码信号的码元位的软估计；及进一步包括：

硬限幅器，其可用LDPC编码信号的码元位的软估计对LDPC编码信号的码元位进行硬决定，从而产生LDPC编码信号的代码字的最佳估计。

优选地：

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

根据本发明的一个方面，提供一种可执行LDPC(低密度奇偶校验)位-校验并行解码的解码器，该解码器包括：

尺度计算器，其可计算相应于LDPC编码信号的具有m位的码元的多个m位码元尺度；

码元节点计算器功能块，其使用多个m位码元的尺度计算多个位尺度；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，进而在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在迭代解码处理功能块根据预定的多个执行顺序组而执行最后解码迭代后，迭代解码处理功能块可执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

其中，该相应于第二位块节点多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

该迭代解码处理功能块包括多个位引擎处理器；

多个位引擎处理器的第一位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第二边缘消息。

优选地：

该迭代解码处理功能块包括多个校验引擎处理器；

多个校验引擎处理器的第一校验引擎处理器在第一时间段更新相应于第一校验块节点的多个边缘消息的第一边缘消息；及

多个校验引擎处理器的第二校验引擎处理器在第一时间段更新相应于第一校验块节点的多个边缘消息的第二边缘消息。

优选地：

第一位块节点包括第一多位节点；

第二位块节点包括第二多位节点；

第一校验块节点包括第一多个校验节点；及

第二校验块节点包括第二多个校验节点。

优选地，该解码器进一步包括：

第一存储器，其与迭代解码处理功能块通讯地连接；

第二存储器，其与迭代解码处理功能块通讯地连接；

其中，当在第一时间段内更新相应于第一位块节点的多个边缘消息时，该迭代解码处理功能块可以访问第一存储器；及

其中，当在第一时间段内更新相应于第一校验块节点的多个边缘消息时，该迭代解码处理功能块可以同时访问第二存储器。

优选地，该解码器进一步包括：

双通道存储器，其允许同时进行读写操作，并与迭代解码处理功能块通讯地连接；

其中，当在第一时间段更新相应于第一位块节点的多个边缘消息时，该迭代处理功能块可访问双通道存储器；及

其中，当在第一时间段更新相应于第一校验块节点的多个边缘消息时，该迭代处理功能块也可同时访问双通道存储器。

优选地：

该迭代解码处理功能块可输出LDPC编码信号的码元位的软估计；及进一步包括：

硬限幅器，其可用LDPC编码信号的码元位的软估计对LDPC编码信号的码元位进行硬决定，进而产生LDPC编码信号的代码字的最佳估计。

优选地：

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

根据本发明的一个方面，提供一种无线通信设备，该设备包括：

射频前端，其用于接收及滤波连续时间信号，该信号包括至少一个使用LDPC(低密度奇偶校验)编码而编码的信息位；

ADC(模数转换器)，其用于对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I，Q(同相，正交)分量；

解调器，其用于接收I，Q分量及执行I，Q分量的码元映射，从而产生离散值调制码元序列；及

LDPC位-校验并行解码器，可对离散值调制码元序列的码元进行解码，以得到其中的至少一信号位的最佳估计。

优选地：

该LDPC位-校验并行解码器可对多个相应于最小的多个位块节点的多个边缘消息进行初始化，以在随后的根据预定的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

该LDPC位-校验并行解码器可在第一时间段内更新多个相应于第一位块节点的多个边缘消息；

该LDPC位-校验并行解码器也可在第一时间段内同步更新相应于第一校验块节点的多个边缘消息；

该LDPC位-校验并行解码器在第二时间段内更新相应于第二位块节点的多个边缘消息；

该LDPC位-校验并行解码器也在第二时间段内同步更新相应于第二校验块节点的多个边缘消息；及

多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

优选地：

该LDPC位-校验并行解码器包括多个位引擎处理器：

多个位引擎处理器的第一位引擎处理器在第一时间段内更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段内更新相应于第一位块节点的多个边缘消息的第二边缘消息。

优选地：

该LDPC位-校验并行解码器包括多个校验引擎处理器；

多个校验引擎处理器的第一校验引擎处理器在第一时间段内更新相应于第一位-校验节点的多个边缘消息的第一边缘消息；及

多个校验引擎处理器的第二校验引擎处理器在第一时间段内更新相应于第一位-校验节点的多个边缘消息的第二边缘消息。

优选地：

该LDPC位-校验并行解码器使用第一存储器而操作；

该LDPC位-校验并行解码器使用第二存储器而操作；

该LDPC位-校验并行解码器在第一时间段内更新相应于第一位块节点的多个边缘消息时访问第一存储器；及

该LDPC位-校验并行解码器也在第一时间段内更新相应于第一校验块节点的多个边缘消息时同步访问第二存储器。

优选地，该设备进一步包括：

该LDPC位-校验并行解码器使用允许同时读写访问的双通道(dualaccess)存储器而进行操作；

该LDPC位-校验并行解码器在第一时间段内更新相应于第一位块节点的多个边缘消息时访问双通道存储器；及

该LDPC位-校验并行解码器也在第一时间段内更新相应于第一校验块节点的多个边缘消息时同步访问双通道存储器。

优选地：

在该LDPC位-校验并行解码器根据预设的多个执行顺序执行完最后解码迭代之后，该LDPC位-校验并行解码器可对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

该相应于第二位块节点的多个位的重排序允许该LDPC位-校验并行解码器根据一个顺序输出离散值调制码元的序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地：

在该LDPC位-校验并行解码器根据预定的多个执行顺序组而执行最后解码迭代后，该LDPC位-校验并行解码器可执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

该相应于第二位块节点多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

该第一位块节点包括第一多个位节点；

该第二位块节点包括第二多个位节点；

该第一校验块节点包括第一多个校验节点；及

该第二校验块节点包括第二多个校验节点。

优选地：

该LDPC位-校验并行解码器可输出离散值调制码元序列的码元位的软估计；及

该LDPC位-校验并行解码器包括硬限幅器，其可利用码元位的软估计作出码元位的硬决定，以产生包含于其内的至少一个信息位的最佳估计。

根据本发明的一个方面，提供一种无线通信设备，该设备包括：

射频前端，其用于接收及滤波连续时间信号，该信号包括至少一个使用LDPC(低密度奇偶校验)编码而编码的信息位；

ADC(模数转换器)，其用于对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I，Q(同相，正交)分量；

解调器，其用于接收I，Q分量及执行I，Q分量的码元映射，从而产生离散值调制码元序列；及

LDPC位-校验并行解码器，其用于对离散值调制码元序列的码元进行解码，以得到包括于其内的至少一信息位的最佳估计；

其中，该LDPC位-校验并行解码器可对相应于最小多个位块节点的多个边缘消息进行初始化，以在随后的根据预先设定的多个执行顺序管理的解码迭代过程中支持位-校验并行解码处理；

其中，该LDPC位-校验并行解码器可在第一时间段内更新相应于第一位块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器也可在第一时间段内同步更新相应于第一校验块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器可在第二时间段内更新相应于第二位块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器也可在第二时间段内同步更新相应于第二校验块节点的多个边缘消息；及

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

优选地：

该LDPC位-校验并行解码器包括多个位引擎处理器：

多个位引擎处理器的第一位引擎处理器在第一时间段内更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段内更新相应于第一位块节点的多个边缘消息的第二边缘消息。

优选地：

该LDPC位-校验并行解码器包括多个校验引擎处理器；

多个校验引擎处理器的第一校验引擎处理器在第一时间段内更新相应于第一校验块节点的多个边缘消息的第一边缘消息；及

多个校验引擎处理器的第二校验引擎处理器在第一时间段内更新相应于第一校验块节点的多个边缘消息的第二边缘消息。

优选地：

该LDPC位-校验并行解码器使用第一存储器而操作；

该LDPC位-校验并行解码器使用第二存储器而操作；

该LDPC位-校验并行解码器在第一时间段内更新相应于第一位块节点的多个边缘消息时访问第一存储器；及

该LDPC位-校验并行解码器在第一时间段内更新相应于第一校验块节点的多个边缘消息时也同步访问第二存储器。

优选地，该设备进一步包括：

该LDPC位-校验并行解码器使用允许同时读写访问的双通道存储器而进行操作；

该LDPC位-校验并行解码器在第一时间段内更新相应于第一位块节点的多个边缘消息时访问双通道存储器；及

该LDPC位-校验并行解码器在第一时间段内更新相应于第一校验块节点的多个边缘消息时也同步访问双通道存储器。

优选地：

在该LDPC位-校验并行解码器根据预设的多个执行顺序执行完最后解码迭代之后，该LDPC位-校验并行解码器可对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

该相应于第二位块节点的多个位的重排序允许该LDPC位-校验并行解码器根据一个顺序输出离散值调制码元的序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地：

在该LDPC位-校验并行解码器根据预定的多个执行顺序组而执行最后解码迭代后，该LDPC位-校验并行解码器可执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

该相应于第二位块节点多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号。

优选地：

该第一位块节点包括第一多个位节点；

该第二位块节点包括第二多个位节点；

该第一校验块节点包括第一多个校验节点；及

该第二校验块节点包括第二多个校验节点。

优选地：

该LDPC位-校验并行解码器输出离散值调制码元序列的码元位的软估计；及

该LDPC位-校验并行解码器包括硬限幅器，其可利用码元位的软估计作出码元位的硬决定，以产生包含于其内的至少一个信息位的最佳估计。

根据本发明的一个方面，提供一种实现LDPC(低密度奇偶校验)位-校验并行解码的方法，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个使用LDPC(低密度奇偶校验)编码而编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I、Q(同相，正交)分量；

对I、Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序而控制的LDPC位-校验并行解码得到包括于其内的至少一个信号位的最佳估计；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第一时间段同步更新相应于第一位块节点的多个边缘消息及更新相应于第一校验块节点的多个边缘消息；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第二时间段同步更新相应于第二位块节点的多个边缘消息及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

优选地，该方法进一步包括：

初始化多个相应于最小多个位块节点的多个边缘消息，以在随后的已根据预定的多个执行顺序管理的解码迭代中支持位-校验并行解码处理。

优选地，该方法进一步包括：

在根据预设的多个执行顺序执行完最后解码迭代之后，对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

其中，该相应于第二位块节点的多个位的重排序允许根据一个顺序输出离散值调制码元的序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地，该方法进一步包括：

在根据预定的多个执行顺序而执行最后解码迭代后，执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

其中，该相应于第二位块节点的多个位的重排序允许根据一个顺序输出离散值调制码元的序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地：

该第一位块节点包括第一多个位节点；

该第二位块节点包括第二多个位节点；

该第一校验块节点包括第一多个校验节点；及

该第二校验块节点包括第二多个校验节点。

优选地：该方法进一步包括：

输出离散值调制码元序列的码元位的软估计；及

利用码元位的软估计执行硬限制以做出对码元位的硬决定，由此产生包括于其内的至少一信息位的最佳估计。

优选地：

该方法在解码器内实施；

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

根据本发明的一方面，提供一种用于执行LDPC(低密度奇偶校验)位-校验并行解码的方法，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个使用LDPC(低密度奇偶校验)编码而编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I、Q(同相，正交)分量；

对I、Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序而控制的LDPC位-校验并行解码得到包括于其内的至少一个信号位的最佳估计；

其中，该解码方法对相应于最小多个位块节点的多个边缘消息进行初始化处理，以在随后的根据预先设定的多个执行顺序管理的编码迭代中支持位-校验并行解码处理；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第一时间段同步更新相应于第一位块节点的多个边缘消息及更新相应于第一校验块节点的多个边缘消息；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第二时间段同步更新相应于第二位块节点的多个边缘消息及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在根据预设的多个执行顺序执行完最后解码迭代之后，对相应于已根据预设的多个执行顺序改变了顺序的第二位块节点的多个位进行重排序；及

其中，该相应于第二位块节点的多个位的重排序允许根据一个顺序输出离散值调制码元序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地：

该第一位块节点包括第一多个位节点；

该第二位块节点包括第二多个位节点；

该第一校验块节点包括第一多个校验节点；及

该第二校验块节点包括第二多个校验节点。

优选地：该方法进一步包括：

输出离散值调制码元序列的码元位的软估计；及

利用码元位的软估计执行硬限制以做出对码元位的硬决定，由此产生包括于其内的至少一信息位的最佳估计。

优选地：

该方法在解码器内实施；

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

根据本发明的一个方面，提供一种用于执行LDPC(低密度奇偶校验)位-校验并行解码方法，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个使用LDPC(低密度奇偶校验)编码而编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I、Q(同相，正交)分量；

对I、Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序而控制的LDPC位-校验并行解码得到包括于其内的至少一个信号位的最佳估计；

其中，该解码方法对相应于最小多个位块节点的多个边缘消息进行初始化处理，以在随后的根据预先设定的多个执行顺序管理的编码迭代中支持位-校验并行解码处理；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第一时间段同步更新相应于第一位块节点的多个边缘消息及更新相应于第一校验块节点的多个边缘消息；

其中，该执行LDPC位-校验并行解码的解码步骤包括在第二时间段同步更新相应于第二位块节点的多个边缘消息及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在根据预定的多个执行顺序而执行最后解码迭代后，执行一个额外的解码迭代而不用执行顺序控制，这样自然地对相应于已根据预先设定的执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

其中，该相应于第二位块节点的多个位的重排序允许根据一个顺序输出离散值调制码元序列的码元位的软估计，该顺序中所包含的至少一个信息位最初已通过LDPC编码而进行了编码。

优选地：

该第一位块节点包括第一多个位节点；

该第二位块节点包括第二多个位节点；

该第一校验块节点包括第一多个校验节点；及

该第二校验块节点包括第二多个校验节点。

优选地：该方法进一步包括：

输出离散值调制码元序列的码元位的软估计；及

利用码元位的软估计执行硬限制以做出对码元位的硬决定，由此产生包括于其内的至少一信息位的最佳估计。

优选地：

该方法在解码器内实施；

该解码器可在通信设备中实施；及

该通信设备可以应用到以下通信系统中的至少一个之中，如：卫星通信系统、HDTV(高清晰度电视)通信系统、蜂窝通信系统、微波通信系统、点对点通信系统、单向通信系统、双向通信系统、一对多通信系统、光纤通信系统、WLAN(无线域局网)通信系统及DSL(数字用户线路)。

本发明涵盖了支持此处所描述的功能和/或处理过程的任何类型的通信设备。而且，可采用各种类型的方法来支持此处所描述的功能，而不脱离本发明的范围及精神。

附图说明

图1是根据本发明所建立的卫星通信系统的一种实施方式的系统图例；

图2是根据本发明所建立的HDTV(高清晰度电视)通信系统的一种实施方式的系统图例；

图3A及图3B是根据本发明所建立的单向蜂窝通信系统的一种实施方式的系统图例；

图4是根据本发明所建立的双向蜂窝通信系统的一种实施方式的系统图例；

图5是根据本发明所建立的单向微波蜂窝通信系统的一种实施方式的系统图例；

图6是根据本发明所建立的双向微波蜂窝通信系统的一种实施方式的系统图例；

图7是根据本发明所建立的单向点对点无线通信系统的一种实施方式的系统图例；

图8是根据本发明所建立的双向点对点无线通信系统的一种实施方式的系统图例；

图9是根据本发明所建立的单向通信系统的一种实施方式的系统图例；

图10是根据本发明所建立的双向通信系统的一种实施方式的系统图例；

图11是根据本发明所建立的一对多通信系统的一种实施方式的系统图例；

图12是根据本发明所实施的WLAN(无线局域网)通信系统的一种实施方式的系统图例；

图13是根据本发明所实施的DSL(数字用户线路)通信系统的一种实施方式的系统图例；

图14是根据本发明所建立的光纤通信系统的一种实施方式的系统图例；

图15是根据本发明所建立的卫星接收器STB(机顶盒)系统的一种实施方式的系统图例；

图16是根据本发明的某些特征的一个通信系统的原理图，该系统包括多个基站和/或接入点、多个无线通信设备及网络硬件；

图17是根据本发明的某些特征的一个无线通信设备的原理图，该设备包括主机及附属的无线接收机；

图18是根据本发明所建构的另一个无线通信设备的实施例的原理图；

图19是LDPC(低密度奇偶校验)编码二分图的一种实施例的图例；

图20是根据本发明的使用位尺度的LDPC(低密度奇偶校验)编码调制解码功能的图例；

图21是根据本发明的使用位尺度的LDPC编码调制解码功能的另一种实施例的图例(当执行n次迭代时)；

图22是根据本发明的使用位尺度(具有位尺度更新)的LDPC(低密度奇偶校验)编码调制解码功能的另一实施例的图例；

图23是根据本发明的使用位尺度(具有位尺度更新)的LDPC(低密度奇偶校验)编码调制解码功能的另一种实施例的图例(当执行n次迭代时)；

图24A是根据本发明的使用位尺度(参考LDPC(低密度奇偶校验)编码二分图所示)的位解码的图例；

图24B是根据本发明的使用位尺度更新(参考LDPC(低密度奇偶校验)编码二分图所示)的位解码的图例；

图25A是根据本发明的具有码元节点连接至位节点的LDPC(低密度奇偶校验)编码调制三分图的图例；

图25B是根据本发明的具有码元节点直接连接至校验节点的LDPC(低密度奇偶校验)编码调制二分图(或码元二分图)的图例(该二分图由图25A的三分图而产生)；

图26A是根据本发明的码元解码(参照LDPC(低密度奇偶校验)编码调制二分图所示)的图例；

图26B是根据本发明的码元解码功能(由LDPC(低密度奇偶校验)码调制二分图支持)的一种实施例的图例；

图27是根据本发明的LDPC(低密度奇偶校验)编码调制信号的混合解码功能(与码元编码比较时其复杂性减小)的一种实施例的图例；

图28是根据本发明的LDPC(低密度奇偶校验)编码调制信号的混合解码功能(当与码元编码比较时具有简化的复杂性)的另一种实施例的图例；

图29是根据本发明而执行设立的LDPC位-校验并行解码的一种实施例的图例；

图30是根据本发明操作LDPC位-校验并行解码功能的一种实施例的图例；

图31A是根据本发明在LDPC块二分图及LDPC二分图间提供链接的一种示例性排列π_i，j ¹的实施例的图例；

图31B是根据本发明在LDPC块二分图及LDPC二分图间提供链接的一种示例性排列π_i，j ²的另一实施例的图例；

图32是根据本发明所操作的LDPC位-校验并行解码功能的另一实施例的图例。

图33是根据本发明所排列一个LDPC块-二分图的一种实施例的图例；

图34是根据本发明的一个具有块尺寸为1248个位及624个校验等式的1/2率的并行块LDPC编码的LDPC块-二分图的一种实施例的图例；

图35是根据本发明的图34的LDPC块-二分图的所有边缘的排列表；

图36是根据本发明的图34的LDPC块-二分图的由校验块节点到位块节点边缘的映射表；

图37是根据本发明的图34的LDPC块-二分图的由位块节点到校验块节点边缘的映射表；

图38是根据本发明的对应于图34的LDPC块-二分图的执行顺序表；

图39、图40、图41及图42是根据本发明的对应于图34的LDPC块-二分图的表明存储器访问的操作表的各个部分；

图43是根据本发明的相应于图34的LDPC块-二分图的可选执行顺序(对图38是可选择的)表；

图44是根据本发明的一个具有块尺寸为1200个位及400个校验等式的2/3率的并行块LDPC编码的LDPC块-二分图的一种实施例的图例；

图45是根据本发明图44的LDPC块-二分图的由校验块节点到位块节点边缘的映射表；

图46是根据本发明的相应于图44的LDPC块-二分图的执行顺序表；

图47是根据本发明的使用位尺度的LDPC位-校验并行解码功能的一种实施例的图例；

图48是根据本发明的执行LDPC位-校验并行解码的方法的一种实施例的流程图；

图49是根据本发明的执行LDPC位-校验并行解码的方法的另一种可选实施例的流程图；

图50是根据本发明的使用位尺度(具有位尺度更新)的LDPC位-校验并行解码功能的一种实施例的图例；

图51是根据本发明的使用码元尺度的LDPC码元-校验并行解码功能的一种实施例的图例；

图52是根据本发明的使用码元尺度及位尺度的LDPC混合-校验并行解码功能的一种实施例的图例；

图53A是根据本发明的LDPC位-校验并行解码处理的第一步的一种实施例的图例；

图53B是根据本发明的LDPC码元-校验并行解码处理的第一步的一种实施例的图例。

具体实施方式

本发明的各种解码特征可以在对LDPC(低密度奇偶校验)编码信号进行解码的设备中发现，因此对相关于校验节点及位节点的边缘消息(在迭代解码处理的情况下)的更新可以同步及并行地进行。在仅使用位尺度解码LDPC编码信号的情况下，在迭代解码过程中位引擎处理器和校验引擎处理器可以同步及并行运行。与现有技术相比，这种解码方式可显著地节省在迭代解码处理中的操作速度及等待时间。例如，当根据本发明进行解码时，考虑这种情况：当校验引擎处理器操作速度与位引擎处理器的操作速度可以同样快时，那么解码处理的整个等待时间可减少大约49％的系数(例如，执行的解码速度几乎快了一倍)，如下面的一种实施例中所描述。

另外，当解码LDPC编码信号可以扩展至超出那些简单LDPC位-校验并行解码的LDPC编码信号解码方法时，该同步及并行方法更新边缘消息。例如，以码元为基础或使用混合方法操作的LDPC解码方法也可从在可变块节点及校验节点间通讯地连接的边缘消息的同步及并行更新方法中获益。例如，该方法可被扩展至LDPC码元-校验并行解码或LDPC混合-校验并行解码。也就是说，此处所揭示的解码处理的并行特性不仅可被扩展至仅使用位对LDPC编码信号进行解码的方法，而且可扩展至可解码这种LDPC编码信号的码元及混合编码的方法。

总的来说，本发明的各种特征可在对LDPC编码信号进行解码的任何设备中体现。有时，这些设备支持双向通信并用于完成LDPC编码信号的编码及解码。而且，在某些实施例中，编码及解码可通过结合LDPC编码及调制编码而执行，以产生一个LDPC编码信号。在本发明的一些例子中，该LDPC编码与调制编码相结合以产生可变的调制信号，该调制信号的调制在码元接着码元的基础上同样频繁地变化。也就是说，LDPC编码可变调制信号的码元的信群和/或映射可在码元接着码元的基础上同样频繁地变化。另外，编码信号的码元编码率也可在码元接着码元的基础上同样频繁地变化。总之，根据本发明的编码特征而产生的LDPC信号可以以可变的编码率和/或调制信号为特征。

于此处所揭示的LDPC编码信号解码的新颖方法可应用于各种类型的LDPC编码信号中(如，直-前LDPC编码信号，LDPC编码调制信号，LDPC可变调制信号，LDPC可变编码率信号，等等)。

在下面的描述中，首先揭露并行块LDPC编码的总体结构。该结构对一个实际的及可行的硬件执行提供了更长长度的LDPC编码解码器。该总体结构也揭露了某些已知的LDPC编码结构，如某些特殊案例所述。随之，各种LDPC编码信号的解码方法也被揭示，包括：仅位解码，仅位解码(具有位尺度更新)，码元解码，及混合解码。其后，对这些LDPC编码信号解码的各种方法的每一个方法以该方式所描述，通过该方式，其可被用于同步及并行迭代解码处理相应于这些解码方法中的每一个的边缘消息更新。例如，引入了一个利用位尺度的使用LDPC位-校验并行解码功能的LDPC解码器。这种解码器可被看作为LDPC位-校验并行解码器。通过使用这种功能的解码器，位引擎处理器及校验引擎处理器在迭代解码处理过程中同步运行。在一个特别的例子中，当假设校验引擎处理器与位引擎处理运行速度相同时，那么相对于传统的及现有技术的LDPC编码信号的方法，这个新引入的方法对于解码LDPC编码信号而言，节约了49％的等待时间。

下面描述各种系统实施例，本发明的各种特征可在其中实施。总之，任何执行LDPC编码信号(此处所揭示的使用并行及同步方法更新边缘消息)的编码和/或解码设备都可得益于本发明。再一次，这也包括那些具有可变编码率和/或调制的LDPC编码信号，以及那些包括合成的LDPC编码及调制编码。

图1是根据本发明所建立的卫星通信系统的一种实施方式的系统图例。卫星发射器与碟形卫星天线通讯地连接，该碟形卫星天线可与卫星进行通信。该卫星发射器也可与有线网络通讯地连接。该有线网络包括多种网络，包括互联网、专有网络、其它有线网络和/或WANs(广域网)。该卫星发射器通过无线通信信道应用卫星的碟形卫星天线与卫星相通信。该卫星可以与一个或多个卫星接收器(每个具有一个碟形卫星天线)进行通信。每个卫星接收器也可以通讯地连接于一个显示器上。

这里，发送至及来自卫星的通信可协同地被看作为一个无线通信信道，或每一个发送至或来自卫星的通信链接可被看作两个不同的无线通信信道。

例如，在一个实施例中，无线通信“信道”可被看作不包括多跳无线网。在另一多跳的实施例中，卫星从卫星发射器接收信号(通过碟形卫星天线)、将其放大、并转播到卫星接收器(通过其碟形卫星天线)；该卫星接收器也可以利用陆地接收机在其它接收器类型中实施，如：卫星接收器、基于卫星的电话和/或其于卫星的互联网接收器。卫星接收从卫星发送器(通过其碟形卫星天线)接收到信号，将其放大，并转播，在这种情形下该卫星可被看作为一个“发射机应答器；”这是一个多跳的实施例。另外，可能存在其它卫星，与该卫星合作以执行接收器及发送器的操作。在这种情况下，通过无线通信信道的上-下传送的每个支路可被认为是独立的。

在任一个实施例中，卫星均与卫星接收器通信。在某个实施例(应用本地天线)中，该卫星接收器可被看作为一个移动单元；作为选择，卫星接收器可被看作为与有线网络通讯地连接的卫星地面站，以相似的方式，卫星发射器也可与有线网络通讯地连接。

根据本发明的各种特征中的至少一些功能和/或处理方法，卫星发射器以一种方式对信息(利用编码器)进行编码，以有助于产生将要被发送进与卫星发射器及卫星接收器相连接的通信信道中。根据本发明的各种特征中的至少一些功能和/或处理方法，该卫星接收器以一种方式对信息(利用解码器)进行解码。该图表示出了一个实施例，其中可发现本发明的各种特征的一个或更多。

图2为根据本发明所建构的一个HDTV(高清晰度电视)通信系统的一个实施例。HDTV发射器与发射塔相通讯地连接。HDTV发射器利用其发射塔并通过无线通信信道而发送信号至本地塔碟形卫星天线。本地塔碟形卫星天线可通过同轴电缆与HDTV STB(机顶盒)接收器通讯地连接。HDTV STB接收器包括接收已经由本地塔碟形卫星天线接收的无线传送信号的功能。这一功能包括所需的任何转换和/或下变频，以适应信号从HDTV发射器及其相关的发射塔发射前或发射期间可能已经完成的任何上变频，对信号进行上变频是为了将信号变换成与传输信号所要利用的通信信道相兼容的格式。例如，某些通信系统在将信号发射到通信信道之前，先将要发射的信号从基带信号变换成IF(中频)信号，然后再变换成载波信号。可选地，一些通信系统在将该信号发射至通信信道之前直接将基带变换为载频。在该特别的实施例中无论采用哪种情况，HDTV STB接收器可以执行任何降频转换，其将接收的信号转变成基带信号是有必要的，该基带信号适用于解调及解码，以从中提取信息。

HDTV STB接收器还与HDTV显示器通讯地连接，以便能够显示由HDTVSTB接收器及其本地塔碟形卫星天线接收的解调及解码过的无线传送信号。在这一实施例中，HDTV发射器(通过其塔)通过无线通信信道直接向本地发射塔发射信号。在另一实施例中，可首先使用与HDTV发射器通讯地连接的卫星地面地面站站从卫星接收一个信号，然后通过无线通信信道将这个接收到的信号发射到本地塔碟形天线。在这个情形下，HDTV发射器作为一个中继器而工作，用以将卫星最初提供的信号转发到所最终指定的HDTV STB接收器。例如，另一个卫星地面站可首先从另一位置传送一个信号至卫星，卫星转发这个信号至与HDTV发射器通讯地连接的卫星地面站。在这种情况中，该HDTV发射器包括收发器功能，以使其可以首先执行接收器功能，然后执行发射器功能，以将这个接收的信号传送至本地塔碟形卫星天线。

在另一个实施例中，该HDTV发射器利用其卫星地面站通过无线通信信道与卫星通信。该卫星能够与本地塔碟形卫星天线进行通信；该本地塔碟形卫星天线通过同轴电缆与HDTV STB接收器通讯地连接。这个传输路径仍然显示了另一通信路径，其中HDTV STB接收器可与HDTV发射器进行通信。

无论在哪种实施例中及HDTV发射器通过用哪种信号路径与HDTV STB接收器通信，HDTV STB接收器都能够从HDTV发射器接收通信传输并适当地将它们解调及解码。

该HDTV发射器根据本发明各种特征中的至少一些功能和/或处理过程的一种方式对信息进行编码(利用编码器)，以有助于产生将要发射进与HDTV发射器及HDTV STB接收器相连接的通信信道中的信号。HDTV STB接收器可根据本发明各种特征中的至少一些功能和/或处理过程的一种方式对从通信信道中接收到的信号进行解码(利用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图3A及图3B为根据本发明所建构的单向蜂窝通信系统的实施例的系统图例。

参考图3A，移动发射器与其通讯相连的本地天线。该移动发射器可为多种类型的发射器，其包括单向蜂窝电话、无线寻呼机单元、具有传送功能的移动计算机或任何其它类型的移动发射器。该移动发射器使用其本地天线通过无线通信信道将传送信号至蜂窝塔。该蜂窝塔与基站接收器通讯地连接；该接收塔可以通过无线通信信道从移动发射器的本地天线接收数据传输。该蜂窝塔将接收的信号与基站接收器通讯地连接。

该移动发射器可以根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以有助于产生将要发射进与移动发射器及基站接收器相连接的通信信道中的信号。该基站接收器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从通信信道中接收到的信息进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

参照图3B，基站发射器包括连接于其上的蜂窝塔。该基站发射器通过通信信道使用其蜂窝塔将信号传送至移动接收器。移动接收机可为任何类型的接收器，其包括单向蜂窝电话、无线寻呼机单元、具有接收功能的移动计算机或任何其它类型的移动接收器。移动接收器与本地天线相通讯地连接；本地天线可以从基站发射器的蜂窝塔接收数据传输，该数据已通过无线通信信道传输。该本地天线将接收的信号与移动接收器通讯地连接。

基站发射器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以有助于产生将要发射进与基站发射器及移动接收器相连接的通信信道中的信号。该移动接收器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式从通信信道对信息进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图4为根据本发明所建构的一个双向蜂窝通信系统的一种实施例的系统图例，其中，该通信通过无线通信信道在基站收发器与移动收发器之间进行双向通信。

参照图4，该基站收发器包括通讯地连接于其上的蜂窝塔。基站收发器使用其蜂窝塔通过通信信道传送信号至移动收发器。该反向通信操作可被执行。移动收发器同样可以传送信号至基站收发器。该移动收发器可为任何类型的收发器，其包括蜂窝电话、无线寻呼机单元、具有收发功能的移动计算机或任何其它类型的移动收发器。该移动收发器与本地天线相通讯地连接；该本地天线可接收来自已经通过无线通信信道通信的基站发射器的蜂窝塔的数据传输。该本地天线将接收的信号与移动收发器通讯地连接。

基站收发器可对将被传送至移动收发器的信息(使用其相应的编码器)进行编码。该移动收发器可解码该传送的信号(使用其相应的解码器)。相似地，移动收发器可对将被传送至基站收发器的信息(使用其相应的编码器)进行编码。该基站收发器可解码该传送的信号(使用其相应的解码器)。

与其它采用编码器及解码器的实施例一样，基站收发器或移动收发器中的任一个编码器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用其相应的编码器)，以助于产生将要发射进与基站收发器及移动收发器相连接的通信信道中的信号。基站收发器或移动收发器中的任一个解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对该传送的信息进行解码(使用其相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图5是根据本发明所建立的单向微波蜂窝通信系统的一种实施方式的系统图例。微波发射器与微波塔通讯地连接。微波发射器使用其微波塔通过无线通信信道将信号传送至微波塔。微波接收器通讯地连接至微波塔。该微波塔能够通过无线通信信道接收来自微波塔的传送信号。

该微波发射器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以有助于产生将要发射进与微波发射器及微波接收器相连接的通信信道中的信号。微波接收器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从通信信道接收到的信息进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图6是根据本发明所建立的双向微波蜂窝通信系统的一种实施方式的系统图例。在图6中，第一微波收发器与第一微波塔通讯地连接。第一微波收发器通过无线通信信道使用第一微波塔(第一微波收发器的微波塔)将信号传送至第二微波收发器的第二微波塔。该第二微波收发器与第二微波塔(第二微波收发器的微波塔)通讯地连接。第二微波塔能够通过无线通信信道接收来自第一微波塔的传送信号。使用第一及第二微波收发器也可执行反向的通信操作。

每一个微波收发器均可以对将被传送至另一微波收发器的信息进行编码(使用其相应的编码器)。每一个微波收发器均可以对接收到的传输信号(使用其相应的解码器)进行解码。每个微波收发器都包括编码器及解码器。

如其它采用编码器及解码器的实施例，这两个微波收发器的每个编码器可以根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用相应的编码器)，以助于产生将要发射进连接这两个微波收发器之间的通信信道中的信号。这两个微波收发器的中的解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对传输信号进行解码(使用相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图7是根据本发明所建立的单向点对点无线通信系统的一种实施方式的系统图例，其中，通过无线通信信道从一个移动单元发射器到一个移动单元接收器而进行通信。

移动单元发射器包括与其相通讯地连接的本地天线。移动单元发射器使用其本地天线通过无线通信信道将信号传送至移动单元接收器的本地天线。

该移动单元发射器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以助于产生将要发射进与移动单元发射器及移动单元接收器相连接的通信信道中的信号。该移动单元接收器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从通信信道接收到的信号进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图8是根据本发明所建立的双向点对点无线通信系统的一种实施方式的系统图例。第一移动单元收发器与第一本地天线相通讯地连接。该第一移动单元收发器使用第一本地天线(第一移动单元收发器的本地天线)通过无线通信信道，将信号传送至第二移动单元收发器的第二本地天线。第二移动单元收发器与第二本地天线(第二移动单元收发器的本地天线)相通讯地连接。第二本地天线能够通过无线通信信道接收来自第一本地天线的传输信号。反向的通信也可在第一和第二移动单元收发器之间进行。

每一个移动单元收发器均可以对将被传送至另一移动单元收发器的信息(使用其相应的编码器)进行编码。每一个移动单元收发器均可以对其接收到的传输信号进行解码(使用其相应的解码器)。每一个移动单元收发器都包括编码器及解码器。

与采用编码器及解码器的其它实施例一样，这两个移动单元收发器的每一个编码器可以根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用相应的编码器)，以助于产生将要发射进连接这两个移动单元收发器的通信信道中的信号。这两个移动单元收发器的每个解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对该传输信号进行解码(使用相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图9是根据本发明所建立的单向通信系统的一种实施方式的系统图例。发射器通过单向通信信道与接收器相通信。该单向通信信道可以为有线通信信道或无线通信信道而不脱离本发明的范围及精神。可作为单向通信通道的有线媒介可以是多种类型的，包括同轴线缆、光缆及铜缆，及其它的“有线”类型。类似地，可以支持以单向通信信道进行通信的无线方式也有各种类型，包括卫星通信、蜂窝通信、微波通信、无线电通信，及其它类型的无线通信。

该发射器可以根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以助于产生将要发射进与发射器及接收器相连接的通信信道中的信号。该接收器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从通信通道中接收到的信号进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图10是根据本发明所建立的双向通信系统的一种实施方式的系统图例。第一收发器通过双向通信信道与第二收发器相通信。该双向通信信道可以为有线通信信道或无线通信信道而不脱离本发明的范围及精神。可作为双向通信通道的有线媒介可以是多种类型的，包括同轴线缆、光缆及铜缆，及其它的“有线”类型。类似地，可以支持以双向通信信道进行通信的无线方式也有各种类型，包括卫星通信、蜂窝通信、微波通信、无线电通信，及其它类型的无线通信。

每一个收发器均可以对将被传送至另一收发器的信息进行编码(使用其相应的编码器)。每一个收发器均可以解码其接收到的传输信号(使用其相应的解码器)。每一个收发器都包括编码器及解码器。

与采用编码器及解码器的其它实施例一样，这两个收发器中的每一个编码器可以根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用相应的编码器)，以助于产生将要发射进连接这两个收发器的通信信道中的信号。这两个收发器的每个解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对该传输信号进行解码(使用相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图11是根据本发明所建立的一对多通信系统的一种实施方式的系统图例。在某些实施例中，通过广播发射器能够通过单向通信信道与多个接收器，如接收器1，…，n进行通信。该单向通信信道可以为有线通信信道或无线通信信道而不脱离本发明的范围及精神。可作为通信通道的有线媒介可以是多种类型的，包括同轴线缆、光缆及铜缆，及其它的“有线”类型。类似地，可以支持以通信信道进行通信的无线方式也有各种类型，包括卫星通信、蜂窝通信、微波通信、无线电通信，及其它类型的无线通信。

在一对多通信系统中，采用分布点以提供到接收器1，…，n适合的通信。在某些实施例中，接收器1，…，n的每一个均接收相同的通信，之后各自辨别全部通信中要发送给它们的那部分。

该发射器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用编码器)，以助于产生将要发射进与发射器及接收器1，…，n相连接的通信信道中的信号。该接收器1，…，n中的每一个可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从通信信道中接收到的信号进行解码(使用解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图12是根据本发明所执行的WLAN(无线局域网)通信系统的一种实施方式的系统图例。

图12是根据本发明所建立的WLAN(无线局域网)通信系统的一种实施方式的系统图例。该WLAN通信系统可包括多个通过WLAN相互通信的设备。上述多个设备中每一个都具有与WLAN相连接的功能，例如，这些设备包括以下所列的一个或多个：膝上型电脑、电视机、PC(个人计算机)、笔式计算机(有时可被看作PDA(个人数字助理)、个人电子计划本，或类似设备)、移动设备(可被看作电话、寻呼机、或其它一些移动WLAN可操作设备)、和/或固定设备(可被看作通常放置在WLAN内的专门地点的设备)。各种WLAN交互设备中的任一设备的天线可集成在相应的设备内，而不脱离本发明的范围及精神。

以上所列的这组可与WLAN相交互的设备，不是穷举性列表，

这个可与WLAN相连接的举例的设备组不会为与WLAN相交互的设备的穷举列表，所示作为WLAN连接设备的一般设备表示任何包括该功能的通信设备，以与WLAN本身和/或其它与WLAN相关联的设备相连接。总体上说，这些与WLAN相关联的设备的任意一个可被看作为WLAN交互设备而不脱离本发明的范围及精神。每一个这种设备及WLAN交互设备可被看作放置在WLAN的节点上。

同样注意到该WLAN本身还包括允许其与其它网络相交互的功能。这些外部网络通常称为WAN(广域网)。例如，该WLAN包括互联网I/F(接口)，其允许与互联网本身连接。该互联网I/F可被看作为WLAN的基站设备，它允许任何WLAN交互设备访问互联网。

同样注意到，除了能与互联网连接外，该WLAN还包括能与其它网络(如其它WANs)相交连接的功能。例如，该WLAN可以包括微波塔I/F，其能够与微波塔相交互，从而能够与一个或多个微波网络相通信。与上述的互联网I/F相似，该微波塔I/F可被看作WLAN的基站设备，其允许任何WLAN交互设备通过该微波塔访问一个或多个微波网络。

而且，该WLAN可以包括卫星地面站I/F，其允许与卫星地面站相交互从而允许与一个或多个卫星地面站相通信。对于WLAN来说，该卫星地面站I/F可被看作基站设备，其允许任何WLAN交互设备通过该卫星地面站I/F访问一个或多个卫星网络。

该与WLAN相交互的各种网络类型的有限列表不是穷举的。例如，任何其它网络可以通过具有能够使WLAN交互设备访问其它网络的功能的适当的I/F通讯地连接到WLAN。

本实施例中所描述的各种WLAN交互设备中的任何一个都包括编码器及解码器，以允许与其它WLAN交互设备和/或WAN进行双向通信。再一次，在其它包括具有编码器及解码器的双向通信设备的实施例中，这些各种类型WLAN交互设备中的任一设备的编码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用其相应的编码器)，以助于产生将要发射进与另一个WLAN交互设备相连接的通信信道中的信号。这些类型中的任一个WLAN交互设备的解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对传输信号进行解码(使用其相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

一般来说，WLAN交互设备中的任意一个可表征为IEEE(电气与电子工程师协会)802.11可操作设备。例如，这样一个802.11可操作设备可以为一个802.11a可操作设备、一个802.11b可操作设备或一个802.11g可操作设备。有时，802.11可操作设备可根据多个标准(如一个例子中即遵循802.11a又遵循802.11g)进行通信。IEEE 802.11g规范将包传输率扩展至2.4GHz(Giga-Hertz)频宽。这种扩展可通过使两种不同类型的包(也称为帧)在该频带中共存而实现。作为802.11b标准的一部分，利用DSSS/CCK(具有补偿码键控的直接序列扩展频谱)的帧已被规定为在2.4GHz带宽上以高达11Mbps(兆字节每秒)的速率进行传输。802.11a标准使用不同的帧格式OFDM(正交频分复用)以高达54Mbps的速率在5GHz范围的载频上传输。IEEE802.11g规范允许在2.4GHz上这种OFDM帧与DSSS/CCK帧共存。

图13是根据本发明所建立的DSL(数字用户线路)通信系统的一种实施方式的系统图例。该DSL通信系统包括连接于互联网(或一些其它WAN)的接口。在该图中示出了互联网本身，但其它WANs也可被采用而不脱离本发明的范围及精神。ISP(互联网服务供应商)可向互联网发送数据及接收来自互联网的数据。该ISP与CO(中心局)通讯地连接，该CO通常由电话服务公司控制。该CO还可以为一个或多个用户提供电话服务。然而，该CO同样允许互联网业务与一个或多个用户(其交互设备称为用户设备)的接口连接。这些用户设备可为各种设备中的任何一个，包括台式计算机、膝上型电脑、服务器、和/或手持设备而不脱离本发明的范围及精神。这些用户设备的任何一个也可为有线或无线类型设备。每一个用户设备通过DSL调制解调器而连接至该CO。该DSL调制解调器也可通讯地连接至一个多用户接入点或网络集线器以允许多个的用户设备访问互联网。

该CO及该各种DSL调制解调器也可包括编码器及解码器，以允许在其中进行双向通信。例如，当与不同的DSL调制解调器及ISP来往通信时，该CO可对数据进行编码及解码。相似地，当与CO及各自的一个或多个用户设备通信时，各个不同的DSL调制解调器可对数据进行编码及解码。

在其它的采用编码器及解码器的实施例中，任何的CO及不同的DSL调制解调器的编码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码(使用其相应的编码器)，以有助于产生将要发射进与CO及不同DSL调制解调器相连接的通信信道中的信号。任一个CO及不同的DSL调制解调器的解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式执行对传输信号进行解码(使用其相应的解码器)。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图14是根据本发明所建立的光纤通信系统的一种实施方式的系统图例。该光纤通信系统包括DWDM(密集波分复用，在光纤通信情况下)线路卡，其插入于线路端及客户端之间。近来DWDM技术的效益取得不断增长。从技术及经济两方面来说，可提供潜在的无限传输容量的能力是DWDM技术最明显的优势。采用DWDM，不仅可以保护当前已做的对光纤基础设施的投资，而且它可能被至少优化32倍。当需求改变时，通过单独的设备升级或通过增加光纤线缆本身的波长(λ)的数量，可加入更大的容量，不需要昂贵的升级。由于可以达到收回在设备上的成本的产量，现有的光纤生产厂的投资可被保留。从带宽方面来说，DWDM最引人注目的一些技术优势可总结如下：

1、DWDM的透明度：因为DWDM为PHY(物理层)结构，其可透明地支持TDM(时分复用)及如ATM(异步传输模式)的数据格式、千兆以太网、ESCON(企业系统连接)、及在普通物理层上具有开放式接口的光纤信道。

2、DWDM的升级能力：DWDM可补充很多大城市城区及企业网络中暗光纤的充裕量，以快速地满足对点对点链接及现有SONET/SDH(同步光网络)/(同步数字分级系统)环容量的需求。

3、DWDM的动态供应能力：网络连接的快速、简单及动态的供应使得供应商能够提供以天计而不是以月计的高带宽服务的能力。

光纤连接应用于DWDM线路卡的每个用户端及线路端。DWDM线路卡包括传输处理器，其包括支持DWDM长通信距离传输、DWDM大城市区域传输、下一代SONET/SDH复用器、数字交叉连接及光纤终端及测试设备的功能。在线路端，DWDM线路卡包括发射器，为了向光介质发射信号，其可进行电-光的转换；还包括接收器，为了从光介质接收信号，其可进行光一电的转换。在用户端，DWDM线路卡包括10G串行模块，其可利用光纤接口与光纤通信系统的用户端上的任一其它设备相通信。可选地，该接口可使用非光纤介质来实现，包括铜缆和/或一些其它类型的接口介质。

DWDM线路卡的DWDM传输处理器包括解码器，用于解码来自线路端及用户端的所接收的信号，及一编码器，用以编码传送至线路端及用户端的信号。

在其它的采用编码器及解码器的实施例中，该编码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码，以有助于产生将要发射进与DWDM线路卡相连接的通信信道中的信号。该解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对从信道中接收到的信号进行解码。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

图15是根据本发明所建立的卫星接收器STB(机顶盒)系统的一种实施方式的系统图例。该卫星接收器STB系统包括在全数字结构中运行的先进的调制卫星接收器。而且，在一些实施例中，该先进的调制卫星接收器可在单个集成电路上实现。该卫星接收器STB包括通过L-频带(如频率范围为390-1550MHz的超高频无线频率范围内)接收信号的卫星调谐器。该卫星调谐器从L-频带所接收的信号中提取I，Q(同相，正交)分量并将它们提供给该先进的调制卫星接收器。该先进的调制卫星接收器包括解码器。

在其它的采用解码器的实施例中，该解码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码，以有助于产生将要发射进与先进的调制卫星接收器相连接的通信信道中的信号。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

该先进的调制卫星接收器可与HDTV MPEG-2(动态图片专家组，第二层)传输分离复用器、音频/视频解码器及显示引擎通讯地连接。该先进的调制卫星接收器及HDTV MPEG-2传输分离复用器、音频/视频解码器及显示引擎与主机CPU(中央处理器)通讯地连接。该HDTV MPEG-2传输解复用器、音频/视频解码器及显示引擎也与存储器模块及传统的接入功能块通讯地连接。该HDTV MPEG-2传输分离复用器、音频/视频解码器及显示引擎提供可为HDTV显示器提供HD(高清晰度)的视频及音频输出。

该先进的调制卫星接收器可实施成支持按本发明方法进行操作的解码器的单芯片数字卫星接收器，该解码器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式而进行操作。该先进的调制卫星接收器能够接收来自发射设备的通信，该发射设备也包括有编码器。

图16是根据本发明的某些特征的一个通信系统的原理图，该系统包括多个基站和/或接入点、多个无线通信设备及网络硬件。该无线通信设备可为膝上型电脑、PDA(个人数字助理)、PC(个人计算机)和/或蜂窝电话。这些无线通信设备的任何一个将参照下面的图17而进行更详细的描述。

BS(基站)或AP(接入点)通过相应的LAN(局域网)连接而与网络硬件相连接。该网络硬件为通信系统提供WAN(广域网)连接，其可为路由器、交换机、网桥、调制解调器、系统控制器及其它。每一个BS或Ap在其区域内都有一个与无线通信设备相通信的相关的天线或天线阵列。一般，该无线通信设备登录到一个特定的BS或AP以接收来自通信系统的服务。对于直接连接(即，点对点通信)，无线通信设备直接通过一指定的信道进行通信。

通常，BS可用于蜂窝电话系统及类似类型的系统，而AP用于室内或建筑物内的无线网络。无论通信系统的特别类型，每个无线通信设备都包括内置的无线收发装置和/或与无线收发装置相连接。该无线收发装置包括高度线性放大器和/或可编程的多级放大器以增强性能、降低成本、减小尺寸和/或或增强宽带应用。

图17是根据本发明的某些特征的一个无线通信设备的原理图，该设备包括主机及附属的无线收发装置。对于蜂窝电话主机，无线收发装置是一个内置的部件。对于PDA(个人数字助理)主机、膝上型电脑和/或个人计算机，该无线收发装置可为内置的或外接的部件。

如图例所示，主机设备包括处理模块、存储器、无线收发装置接口、输入接口及输出接口。该处理模块及存储器执行通常由主机设备做出的相应的指令。例如，对于蜂窝电话主机设备来说，该处理模块根据特别的蜂窝电话标准执行相应的通信功能。

该无线收发装置接口允许接收及发送数据至该无线收发装置。对于从无线收发装置接收数据来说(如内向数据)，该无线收发装置接口提供数据给处理模块以进一步处理和/或传送至输出接口。该输出接口提供连接给输出显示设备，如显示器、监视器、扬声器及其它，以使接收的数据可被显示及适当地使用。该无线收发装置接口还从处理模块向无线收发装置提供数据。处理模块可以通过输入接口从输入设备接收外向数据或自身产生数据，该输入设备如键盘、小键盘、麦克风及其它。对于通过输入接口接收的数据，处理模块在数据上执行相应的主机功能和/或通过无线收发装置接口将其传送至无线收发装置。

无线收发装置包括主机接口，数字接收处理模块，ADC(模数转换器)，滤波/增益模块，IF混频降频变换级，接收器滤波器，LNA(低噪声放大器)，发射/接收转换开关、本地振荡模块、存储器、数字发射器处理模块，DAC(数模转换器)，滤波/增益模块，IF混频升频变换级，PA(功率放大器)，发射器滤波模块及天线。该天线可以是发射/接收共用的单天线及由Tx/Rx(发射/接收)开关控制的发射路径及接收路径相分离的天线。该天线的实现依赖于无线通信设备所遵照的特别标准。

该数字接收器处理模块及数字发射器处理模块与存储于存储器内的操作指令相结合，而相应地执行数字接收器功能及数字发送器功能。数字接收器功能包括数字IF(中频)到基带的转换、解调、信群解映射，解码、和/或解扰，但不仅限于这些。数字发射器功能包括加扰、编码、信群映射、调制、和/或数字基带到IF的转换，但不仅限于这些。

与其它的采用编码器及解码器的实施例(或执行编码或解码)相似，该通过数字发射器处理模块执行的编码操作可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式进行，以有助于产生将要发射进与无线通信设备相连接的通信信道中的信号。类似地，通过数字接收器处理模块执行的解码操作可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式进行。例如，该通过数字发射器处理模块而执行的编码操作通过利用所述的LDPC编码而执行，及通过数字接收器处理模块而执行的解码操作可通过利用同步并行方式更新边缘消息而执行。

数字接收器及发射器处理模块可利用共享处理设备、单独处理设备或多个处理设备而执行。这种处理设备可以是微处理器、微控制器、DSP(数字信号处理器)、微型计算机、CPU(中央处理单元)、FPGA(现场可编程门阵列)、可编程逻辑设备、状态机、逻辑电路、模拟电路、数字电路和/或任何可按照操作指令的处理信号(模拟和/或数字)的设备。这样一个存储设备可以是ROM(只读存储器)，RAM(随机存储器)、非永久性存储器、非易失存储器、静态存储器、动态存储器、闪存和/或任何可存储数字信息的设备。注意到，当或者数字接收器处理模块或者数字发射器处理模块通过静态机器、模拟电路、数字电路和/或逻辑电路执行一个或多个其功能时，存储有相应的操作指令的存储器可以被嵌入电路，包括静态机器、模拟电路、数字电路和/或逻辑电路。

在操作中，无线收发装置通过主机接口从主机设备接收外向数据。该主机接口将输出的数据传送至数字发射器处理模块，其根据一特别的无线通信标准(如IEEE 802.11，蓝牙等)处理外向数据以产生数字传送格式的数据。该数字传送格式数据为数字基带信号或数字低IF信号，其中，低IF通常在100KHz(千赫兹)至几MHz(兆赫兹)的频率范围内。

DAC将数字传送格式化数据从数字域变换至模拟域。在将该模拟信号提供至IF混合级之前，滤波/增益模块先滤波和/或调整其增益。基于通过本地振荡模块提供的发射器本地振荡，该IF混合级将模拟基带或低IF信号变换成RF信号。PA将RF信号放大，以产生外向RF信号，其通过发射器滤波器模块而滤波。天线将外向RF信号传送至目标设备，如基站、接入点和/或另一个无线通信设备。

无线收发装置还通过天线接收内向RF信号，该信号是由BS，AP或另一无线通信设备发射的。天线通过Tx/Rx开关将内向RF信号提供给接收器滤波模块，其中，Rx滤波器带通滤波该内向RF信号。Rx滤波器将滤波RF信号提供给LNA，LNA将信号放大以产生放大的内向RF信号。LNA提供该放大的RF信号至IF混频模块，该混频模块基于通过本地振荡模块所提供的接收器本地振荡将放大的内向RF信号直接转换成内向低IF信号或基带信号。降频转换模块将内向低IF信号或基带信号提供给滤波/增益模块。该滤波/增益模块滤波和/或增益该内向低IF信号或内向基带信号以产生滤波的内向信号。

该ADC将滤波的内向信号从模拟域转换至数字域，以产生数字接收格式化数据。换句话说，该ADC抽样内向连续时间信号由此而产生离散时间信号(如数字接收格式化数据)。该数字接收器处理模块根据由无线收发装置执行的特别的无线通信标准解码、解扰、解映射和/或解调该数字接收格式化数据以重新获取回内向数据。主机接口通过无线收发装置接口将取回的输入数据提供给主机设备。

本领域的普通技术人员可以理解，图17的无线通信设备可利用一个或多个集成电路而实现。例如，该主机设备可在一个集成电路上实现、数字接收器处理模块、数字发射器处理模块和存储器可在第二集成电路上实现、无线收发装置的其它部分(除天线外)可在第三集成电路上实现。作为一可选的例子，该无线收发装置在一个单个集成电路上实现。如另一个例子，主机设备的处理模块及数字接收器及发射器处理模块可以是在一个单个集成电路上实现的共用处理设备。进一步地，主机设备及无线收发装置的存储器也可以在一个单个集成电路、和/或在无线收发装置的主机设备处理模块、数字接收器及发射器处理模块的共用处理模块的同一集成电路上实现。

图18是根据本发明所建构的一个无线通信设备的一个可选实施例的原理图。该无线通信设备的实施例包括一可与一个或多个其它无线通信设备相通信的天线。天线接口把将要从无线通信设备发射的信号或由该无线通信设备接收的信号传送至适当的路径(发射路径或接收路径)。

无线收发装置前端包括接收器功能及发射器功能。该无线收发装置前端与模拟/数字转换功能块通讯地连接。该无线收发装置前端与调制器/解调器通讯地连接，及该无线收发装置与信道编码器/解码器通讯地连接。

沿接收路径：

前端的接收器功能包括LNA(低噪声放大器)/滤波器。如前所述，该于这个接收器功能中所执行的滤波可被看作限制设备性能的滤波。前端的接收器功能执行任何被要求(可选地包括直接从接收信号频率至基带信号频率的降频转换)的降频转换。前端的操作一般可包括：接收连续时间信号、进行适当的滤波及任何必要的降频转换以产生基带信号。无论采用哪种降频转换方式，基带信号从前端的接收器功能输出并提供给抽样该基带信号(其也为连续时间信号，虽然在基带频率上)的ADC(模数转换器)，及产生离散时间信号基带信号(如基带信号的数字格式)；该ADC也提取及输出离散时间信号基带信号的I，Q(同相，正交)分量。

这些I，Q分量被提供给调制/解调器的解调器部分，可对离散时间信号基带信号的I，Q分量进行任何调制解码/码元映射。然后该适当的I，Q分量被映射至适当的调制(包括信群及相应的映射)。例如，这类调制可以包括BPSK(二进制相移键控)，QPSK(四进制相移键控)，8PSK(八进制相移键控)，16QAM(16进制正交幅度调制)，甚至更高阶的调制类型。然后，这些解调码元被提供给信道编码器/解码器器的解码器部分，在此做出对包含在原始接收到的连续时间信号内的信息位的最佳估计。

沿发射路径：

与接收路径对比，有些类似的及相反的处理被在发射路径中所执行。利用信道编码器/解码器中的编码器对要发射的信息位进行编码。这些编码的位被提供至调制器/解调器中的调制器，其中，根据有兴趣的调制而执行调制编码/码元映射。此刻这些码元的I，Q分量继而被传送至模拟/数字变换功能块的DAC(数模转换器)以将I，Q分量变换至连接时间发射信号(如模拟信号)。此刻的连续时间发射信号继而被传送至发射驱动器，传送驱动器对连接时间传送信号进行任何必要的升频转换/修正(如放大和/或滤波)以使其与通信信道相称，在该通信信道上，信号通过天线被传送至另一微微网可操作设备。

如采用编码器及解码器的其它实施例，该无线通信设备的编码器可根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对信息进行编码，以有助于产生将要发射进与无线通信设备相连接的通信信道中的信号。该无线通信设备的解码器根据本发明各种特征中的至少一些功能和/或处理过程以一种方式对接收的信号进行解码。该图示出了另一个实施例，其中，一个或更多本发明的各种特征可以被发现。

另外，下面的附图所描述的几个特别的实施例可用来执行本发明的一些特征，其包括采用同步并行地对与位块节点相关的边缘消息进行更新及与校验块节点相关的边缘消息进行更新的方式对LDPC编码调制信号进行解码。下面提供这些特征中的几个详细描述。首先，提供LDPC编码的总体描述。

图19是LDPC(低密度奇偶校验)编码码二分图的一种实施例的图例。LDPC编码可被看作为具有二进制奇偶校验矩阵的编码，以使几乎所有的矩阵元素均为0值(如，二进制奇偶校验矩阵为稀疏的)。例如，H＝(h_i，j)_MxN可被看作是具有块长度N的LDPC编码的奇偶校验矩阵。如果矩阵的每一列为d_v1’s，矩阵的每一行为d_c1’s，那么这个编码称为(d_v，d_c)规则LDPC编码。例如，一规则的(4，72)LDPC编码可被看作为其二进制奇偶校验矩阵为每列41’s及每行721’s。这些规则的LDPC编码在R.Gallager的“低密度奇偶校验编码”中有介绍，剑桥，麻省理工学院出版社，1963。

一个规则的LDPC编码可通过其奇偶校验矩阵而表示为一个二分图，该二分图左边的节点表示编码位的变量，及右边节点表示校验等式。由H定义的编码二分图可通过N变量节点及M校验节点而定义。N变量节点的每个变量节点具有精确的d_v边缘，其将这个节点连接至一个或多个校验节点(在M个校验节点中)上。d_v边缘的这个数量可被称为变量节点度。相似地，M校验节点的每个校验节点具有精确的d_c边缘，其将这个节点连接至一个或多个变量节点上。d_c边缘的这个数量可被称为校验节点度。

变量节点V_i及校验节点C_j之间的边缘可通过e＝(i，j)而定义。然而，在另一方面，假定一个边缘e＝(i，j)，该边缘的节点可选地被表示为e＝(v(e)，c(e))。给定一个变量节点V_i，可以定义通过E_v(i)＝{e|v(e)＝i}从节点V_i发射的边缘组。给定一个校验节点C_j，可以定义通过E_c(j)＝{e|c(e)＝j}从节点C_j发射的边缘组。继而，导出的结果为|E_v(i)|＝d_v及|E_c(j)|＝d_c。

一个不规则的LDPC编码也可表示为一个二分图。然而，不规则的LDPC编码中的每组节点度可根据一些分布而进行选择。因此，对于一个不规则的LDPC编码的两个不同的变量节点V_i1及V_i2，|E_v(i₁)|可能不等于|E_v(i₂)|。这个关系对于两个校验节点也是成立的。不规则的LDPC编码的概念最初在M.Lugy，M.Mitzenmacher，A.Shokrollahi，K.Spielman及V.Stemann的“实际的降低弹性编码”(“Practical loss-resilient codes”)中有介绍，IEEETrans.Inform.Theory，Vol.47，pp.569-584，2001年2月。

总之，有了LDPC编码图，LDPC编码的参数可通过分布度而定义，如M.Lugy等人(参考如上所述)及T.J.Richardson及R.L.Urbanke在“消息传送解码下的低密度奇偶校验编码容量”(“The capacity of low-density parity-checkcode under message-passing decoding”)中所描述的，IEEE Trans.Inform.Theory，Vol.47，pp.599-618，2001年2月。这个分布如下所述：

设λ_i为来自变量节点度i的发射边缘分数，设ρ_i表示来自校验节点度i的发射边缘分数，那么，度分布对(λ_i，ρ_i)可定义为：

$\mathrm{\λ}\left(x\right)=\underset{i=2}{\overset{M_v}{\mathrm{\Σ}}}{\mathrm{\λ}}_i{x}^{i-1}\mathrm{and\ρ}\left(x\right)=\underset{i=2}{\overset{M_c}{\mathrm{\Σ}}}{\mathrm{\ρ}}_i{x}^{i-1},$ 其中，M_v及M_c分别表示变量节点及校验节点的极大节点度。

此处所描述的很多实施例利用规则LDPC编码的例子，应注意到，本发明即适用于规则LDPC编码也适用于不规则LDPC编码。

LDPC编码的LLR(对数相似值比(Log-Likelihood Ratio))解码可为如下所述：当1实际上被发射时，接收向量中的一个位的可能性实际上的计算值为1。相似地，当0实际上被发射时，接收向量中的一个位的可能性实际上的计算值为0。使用LDPC编码而计算的这些可能性被用来校验接收向量的奇偶。LLR是这两个计算出的可能性的比值的对数。LLR将给出度的测量至通信信道，信号在通信信道上传送，对向量中的位产生不合需要的影响。

该LDPC编码的LLR解码可数学地表示为：

开始于C＝{v|v＝(v₀，…v_N-1)，vH^T＝0}，作为LDPC编码及一个接收向量，y＝(y₀，…y_N-1)，发送信号具有形式((-1)^v01，…，(-1)^vN-1)，那么信道的矩阵可被定义为p(y_i|v_i＝0)，p(y_i|v_i＝1)，i＝0，…，N-1。那么一个矩阵的LLR可被定义为：

$L_{\mathrm{metrlc}}\left(i\right)=\ln \frac{p\left(y_i\right|v_i=0)}{p\left(y_i\right|v_i=1)}$

对于每个变量节点v_i，其LLR信息值可被定义为：

$\ln \frac{p(v_i=0|y_i)}{p(v_i=1|y_i)}=L_{\mathrm{metrlc}}\left(i\right)+\ln \frac{p(v_i=0)}{p(v_i=1)}$

由于变量节点v_i在一代码字中，那么这些比率值， $\ln \frac{p(v_i=0)}{p(v_i=1)},$ 可由下式表示：

$\ln \frac{p(v_i=0,v{H}^T=0|y)}{p(v_i=1,v{H}^T=0|y)}=\underset{[i,j]=E_v\left(i\right)}{\mathrm{\Σ}}\ln \frac{p(v_i=0,v{h_j}^T=0|y)}{p(v_i=1,v{h_j}^T=0|y)}$

其中，E_v(i)为如上所述的开始于v_i的一组边缘。当在这个情况下，执行BP(信度传播)解码码方式时，那么 $\ln \frac{p(v_i=0,{{\mathrm{v\; h}}_j}^T=0|y)}{p(v_i=1,v{h_j}^T=0|y)}$ 的值可由下面的关系表示：

$L_{\mathrm{check}}(i,j)=\ln \frac{p(\underset{e\∈E_o\left(j\right)\backslash \left\{(i,j)\right\}}{\mathrm{\Σ}}{v}_{v\left(e\right)}=0|y)}{p(\underset{e\∈E_c\left(j\right)\backslash \left\{(i,j)\right\}}{\mathrm{\Σ}}{v}_{v\left(e\right)}=1|y)}$

L_check(i，j)被称作关于边缘(i，j)的校验节点C_j的EXT(外部的)信息。另外，注意到e∈E_c(j)\{(i，j)}表示所有从校验节点C_j发射的边缘，除了从校验节点C_j发射至变量节点V_i的边缘。外部信息值可被看作那些被计算的值以有助于产生接收向量中的实际位值的最佳估计。同样，在一个BP方式中，关于边缘(i，j)的变量节点V_i的外部信息可被定义为：

$L_{\mathrm{var}}(i,j)=L_{\mathrm{metrlc}}\left(i\right)+\underset{\left(\mathrm{LDPC}\right)e{E}_c\left(i\right)\backslash \left\{(i,j)\right\}}{\mathrm{\Σ}}{L}_{\mathrm{check}}(i,k).$

从某方面来说，本发明可于包括结合具有LDPC编码的调制编码的通信系统中实施，以产生LDPC编码的调制信号。这些LDPC编码的调制信号可具有一变化频率同码元基础上的码元的编码率和/或调制(信群及映射)。到目前为止，已在调制编码与LDPC编码结合方面做了一些尝试，但是这些尝试都局限在只采用由此产生的单一的编码率或调制(信群及映射)码元。不过，一些将调制编码与LDPC编码结合的可能方案将在以下进行描述。另外，对已使用无灰度编码映射编码的LDPC编码调制信号的码元进行解码的不同方案也将进行描述，

图20是根据本发明的使用位尺度的LDPC(低密度奇偶校验)编码调制解码功能的图例。为了对具有m位信号序列的LDPC编码调制信号进行解码，可采用这个图中的功能。在码元节点处接收信号的I、Q(同相，正交)值后，一个m位码元尺度计算器功能块计算相应的码元尺度。在该码元节点，这些码元尺度接着会被传送至码元节点计算器功能块，该码元节点计算器功能块使用这些接收到的码元尺度计算相应于那些码元的位尺度。这些位尺度接着被传送至与码元节点相连接的位节点。

此后，在位节点处，位节点计算器功能块计算相应的位软消息。然后，根据迭代解码处理，位节点计算器功能块从校验节点操作功能块接收边缘消息，并更新从码元节点计算器功能块处接收的位尺度的边缘消息。在被更新之后，这些边缘消息被传送至校验节点操作功能块。

在校验节点处，校验节点操作功能块接着从位节点(从位节点计算器功能块)接收这些边缘消息，及相应地将它们更新。这些更新的边缘消息接着被传送回位节点(如，传送至位节点计算器功能块)，在该节点处使用位尺度及边缘消息的当前迭代值计算位的软信息。此后，利用这个刚计算过的位(示为软消息)的软信息，位节点计算器功能块使用边缘消息(从前一个刚进行的迭代)的前一个值及刚计算出的软消息更新边缘消息。该迭代处理过程根据LDPC编码二分图在位节点及校验节点之间继续进行，该LDPC编码二分图曾被利用来对正在被解码的信号进行编码。

由位节点计算器功能块及校验节点操作功能块所执行的这些迭代解码处理步骤，按预先设定的迭代数被重复(如，重复n次，其中n是可选的)。可选地，这些迭代解码处理步骤重复进行，直到LDPC编码的伴随式(syndromes)均等于0(在某一精确度中)。

在每次解码迭代期间，位节点计算器功能块中产生软输出信息。在本实施例中，这个软输出可被提供给可作出硬决定的硬限幅器，该硬信息可被提供至伴随式(syndrom)计算器以决定LDPC的伴随式是否全部都等于0(在某一精确度中)。也即是说，在一些预先设定的精确度上，该伴随式计算器决定是否每个与LDPC编码关联的伴随式均实质上等于0。例如，当伴随式具有一个数学上的非零值，其小于预先设定的精确度所定义的阈值，那么认为该伴随式实质上等于0。当伴随式具有一个数学上的非零值，其大于预先设定的精确度所定义的阈值，那么认为该伴随式实质上不等于0。

当伴随式实质上不等于0时，通过适当地更新以及在位节点计算器功能块及校验节点操作功能块之间传送边缘消息，该迭代解码处理再次继续进行。

在所有这些迭代处理步骤执行完后，位的最佳估计基于位软信息而被输出。在这个实施例的方法中，通过码元节点计算器功能块计算的位尺度值为固定值，并在更新位节点值过程中被重复使用。

图21是根据本发明的使用位尺度的LDPC编码调制解码功能的一种实施例的图例(当执行n次迭代时)。这个实施例示出了当预先设定的解码迭代次数(所示为n)被执行时，该迭代解码处理是如何进行的。如果该迭代次数预先已知，如在预知解码迭代次数的实施例中，那么该位节点计算器功能块利用其位尺度本身对其相应的边缘消息(不是前一实施例及前述的位的软信息)进行更新。这个处理可在除了最后迭代外的所有的解码迭代(如，迭代1至n-1)中执行。然而，在最后一次迭代中，位节点计算器功能块计算位的软信息(所示的软输出)。该软输出然后提供至一硬限幅器，该硬限幅器做出位的硬决定。在本实施例中，由于只进行预定次数的解码迭代，因而不需要计算伴随式。

图22是根据本发明的使用位尺度(具有位尺度更新)的LDPC(低密度奇偶校验)编码调制解码功能的图例。为执行具有m位信号序列的LDPC编码调制信号的解码，这个图例中的功能可被采用。在码元节点处接收一个信号的I、Q(同相，正交)值后，m位码元尺度计算器功能块计算相应的码元尺度。在码元节点处，这些码元尺度接着被传送至码元节点计算器功能块，该功能块使用这些接收的码元尺度计算相应于那些码元的位尺度。这些位尺度接着被传送至与码元节点相连的位节点。该码元节点计算器功能块也可以在随后的解码迭代期间对位尺度进行更新。

此后，在位节点处，位节点计算器功能块计算相应的位的软消息。然后，根据迭代编码处理，位节点计算器功能块从校验节点操作功能块接收边缘消息，利用从码元节点计算器功能块接收的位尺度来更新边缘消息。在随后的迭代期间，边缘消息的更新可利用更新后的位尺度而执行。在被更新之后，这些边缘消息接着被传送至校验节点操作功能块。

在校验节点处，校验节点操作功能块接着从位节点(从位节点计算器功能块)接收这些边缘消息及相应地将它们更新。这些被更新的边缘消息接着被传送回位节点(如至位节点计算器功能块)，其中，利用位尺度计算位的软信息及边缘消息的当前迭代值。此后，使用这个刚计算的位的软信息(如图所示的软消息)，位节点计算器功能块利用边缘消息的前一个值(从前一个迭代中)及刚被计算的软消息更新边缘消息。同时，由于位的软信息(如图所示的软消息)刚刚被计算出，这个信息可以被传送回码元节点(如码元节点计算器功能块)以更新位尺度，其将在随后的解码迭代中被采用。该迭代处理过程根据LDPC编码二分图在位节点及校验节点之间继续进行(也通过在随后的解码迭代期间采用更新的位尺度)，该LDPC编码二分图曾被利用来对正在被解码的信号进行编码。

通过位节点计算器功能块及校验节点操作功能块，这些迭代解码处理步骤重复进行预定的迭代次数(如重复n次，其中n为可选的)。可选地，这些迭代解码处理步骤重复进行，直到LDPC编码的伴随式均等于0(在某一精确度中)。

在每次解码迭代期间，位节点计算器功能块产生软输出信息。在本实施例中，这个软输出可被提供给可作出硬决定的硬限幅器，该硬信息可被提供至伴随式计算器，以决定LDPC的伴随式是否全部都等于0(在某一精确度中)。当它们不等于0时，通过适当地更新边缘消息以及在位节点计算器功能块及校验节点操作功能块之间传送边缘消息，该迭代解码处理再次继续进行。

当所有这些迭代解码处理步骤执行完后，基于位软信息而将位的最佳估计输出。在这个实施例的方法中，由码元节点计算器功能块所计算的位尺度值为固定值，并在更新位节点值时重复使用。

图23是根据本发明的使用位尺度(具有位尺度更新)的LDPC(低密度奇偶校验)编码调制解码功能的一种可选实施例的图例。这个实施例示出了当预先设定的编码迭代次数(所示为n)被执行时(再一次，当采用位尺度更新时)该迭代解码处理是怎样进行的。如果预先已知该解码迭代次数，如解码迭代次数预先设定的实施例，那么使用其位尺度/更新位尺度本身，该位节点计算器功能块可以对其相应的边缘消息进行更新(不是前一实施例及上述的位的软信息)。这个处理可在除了最后迭代外的所有的解码迭代(如，迭代1至n-1)中执行。然而，在最后一次迭代中，位节点计算器功能块计算位的软信息(所示的软输出)。该软输出然后提供至一硬限幅器，该硬限幅器做出位的硬决定。在本实施例中，由于只进行预定次数的解码迭代，因而不需要计算伴随式。

图24A是根据本发明的使用位尺度(参考LDPC(低密度奇偶校验)编码二分图所示)的位解码的图例。总的来说，在码元节点处接收到一个信号的I，Q值之后，计算m位码元尺度。然后，在码元节点处，使用码元尺度计算位尺度。位尺度接着被传送至与码元节点相连接的位节点。在位节点处，计算位的软消息，使用软消息以更新来自具有位尺度的校验节点的边缘消息。这些边缘消息接着被传送至校验节点。在校验节点处，对来自位节点的边缘消息进行更新，这些值被传送回位节点。

如同上述的关于相应功能的实施例，当所有这些迭代解码处理步骤执行完后，基于位软信息而将位的最佳估计输出。在这个实施例的方法中，由码元节点计算器功能块所计算的位尺度值为固定值，并在更新位节点值时重复使用。

图24B是根据本发明的使用位尺度更新(参考LDPC(低密度奇偶校验)编码二分图所示)的位解码的图例。关于这个对位尺度进行更新的LDPC编码二分图，解码处理可以按如下步骤进行：

在码元节点处接收到信号的I，Q值后，计算m位码元尺度。然后，在码元节点处，使用码元尺度计算位尺度。这些值接着被传送至与码元节点相连接的位节点。在位节点处，用位尺度更新来自校验节点的边缘消息，这些边缘消息被传送回校验节点。另外，同时软位信息被更新及被传送回码元节点。在码元节点处，用来自位节点的软位信息更新位尺度。在校验节点处，来自位节点的边缘信息被更新，这些信息被传送回位节点。

如同上述的关于相应功能的实施例，在所有这些迭代解码处理步骤执行完后，基于位软消息，输出位的最佳估计。再一次地，在这个实施例的方法中，位尺度值为不固定值；更新位尺度值，以便在随后的解码迭代中使用。这个与前述实施例的位尺度值只被计算一次及为所有的解码迭代保留固定值再次存在区别。

图25A是根据本发明的具有码元节点连接至位节点的LDPC(低密度奇偶校验)编码调制三分图的图例。在这个实施例中，可以看出位节点是连接至码元节点上的。根据正被使用的LDPC编码，适当的相应位节点也被连接至校验节点上。然而，注意到要被解码的码元通过连接至相应码元的位而被单独地确定。利用这个特性以使位节点可以被从LDPC三分图中移除，进而码元节点可被直接地连接至校验节点，由此产生LDPC编码调制二分图。

如一个例子所述，3个码元节点s₀、s₁、s₂，被连接至9个位节点b₀、b₁、b₂、…、b₈，根据下面的映射：

s₀(b₀，b₃，b₆)

s₁(b₁，b₄，b₇)                 (EQ1)

s₂(b₂，b₅，b₈)

根据下面的映射，可以得到9个位节点b₀、b₁、b₂、…、b₈和3个校验节点c₀、c₁、c₂之间的连接：

b₀(c₀，c₂)

b₁(c₀，c₁)

b₂(c₁，c₂)

b₃(c₀，c₁)

b₄(c₁，c₂)

b₅(c₀，c₂)

b₆(c₀，c₁)

b₇(c₁，c₁)

b₈(c₀，c₁)

图25B是根据本发明的具有码元节点直接连接至位节点的LDPC(低密度奇偶校验)编码调制二分图(或码元二分图)的图例(该二分图由图25A的三分图而产生)。本发明的一个特征是能够通过直接将码元节点连接至校验节点(如，通过更改LDPC编码调制三分图以产生一LDPC编码调制二分图)，以减少LDPC二分图中节点的数量。然而，必须非常小心地执行以确保这种LDPC编码信号的正确解码。如此处所描述的，标记码元节点与校验节点的连接需要小心地进行，以保证码元的正确解码。

在这个LDPC编码二分图中，边缘仅仅连接于码元节点及校验节点之间。在这种情况下，每个连接码元节点和校验节点的边缘通过根据如前所示的EQ1的值而被标记。在某些实施例中，这些边缘利用八进制值而被标记。

例如，使用八进制标记方法，连接码元节点s₀与校验节点c₀的边缘(表示为(s₀，c₀))被标记为7，因为三个位b₀，b₃，b₆全部连接至c₀(如，因为b₀，b₃，b₆＝111而被标记为7)。相似地，连接码元节点s₀与校验节点c₁的边缘(表示为(s₀，c₁))被标记为6，因为仅有两个位b₀，b₃连接至c₁(如，因为b₀，b₃，b₆＝110而被标记为6)。如另一个实施例，连接码元节点s₀与校验节点c₂的边缘(表示为(s₀，c₂))被标记为1，因为仅有一个位b₀连接至c₂(如，因为b₀，b₃，b₆＝100而被标记为1)。根据这个规则，其它通讯地连接码元节点与校验节点的边缘也可被标记。

码元节点至校验节点的LDPC编码二分图的一个优点在于，当执行LDPC编码码元的解码处理时，解码器可使用码元尺度而代替位尺度。因而在这个执行解码处理的方法中，不需要进行尺度更新；解码处理中的尺度更新具有不合需要的影响，即要求增加使用的存储器的数量。而且，基于LDPC编码二分图(有时称为码元LDPC编码二分图)的解码实际上超过了(out-perform)基于LDPC编码三分图(其位节点连接至校验节点上)的解码处理的执行。另外，LDPC码元解码能提供比包括需更新位尺度的LDPC位解码更好的性能。

图26A是根据本发明的码元解码(参照LDPC(低密度奇偶校验)编码调制二分图所示)的图例。根据本发明所执行的码元解码处理可使用LDPC编码调制二分图而进行，该二分图中的码元节点直接连接至校验节点。总之，提供码元的I，Q值给码元节点，根据一方法执行迭代解码处理，在该方法中，标记的边缘通讯地连接码元节点至校验节点。

在如何使用这样的LDPC编码调制二分图进行解码处理的例子中，对2/3编码率的LDPC编码、8PSK(八进制相移键控)调制信号进行解码，并做出详细说明。这个LDPC编码可以是规则LDPC编码，或者是不规则的LDPC编码，而不脱离本发明的范围及精神。LDPC编码的块长度为3N，一个3位码元s_i根据下述表示法被映射(如，使用码元映射器)：

s_i＝(b₁，b_N+1，b_2N+1)

LDPC编码的奇偶校验矩阵可被表示为[h_ij]_N×3N。相应于该3位码元s_i的被估计码元r_i可表示为r_i＝(r₀₁，r₁₁，r₂₁。使用LDPC编码的估计的码元及奇偶校验矩阵，部分的伴随式S^m(i)及S_m(i)(通常称为伴随式而被参照，如在其它实施例中所提及)可由下式计算：

$S^m\left(i\right)=\underset{j-0}{\overset{m-1}{\mathrm{\Σ}}}(r_{0j}{h}_{\mathrm{ij}}+r_{1j}{h}_{i(N+1)}+r_{2j}{h}_{i(2N+1)})$

$S_m\left(i\right)=\underset{j=m}{\overset{N-1}{\mathrm{\Σ}}}(r_{0j}{h}_{\mathrm{ij}}+r_{1j}{h}_{i(M+1)}+r_{2j}{h}_{i(2N+1)})$ (EQ2)

下面，以对信号序列Y进行解码处理来描述该处理过程。经计算，满足部分伴随式的信号序列Y的概率p(S^j(i)＝m|Y)  等于A_i，j(m)(如，概率p(S¹(i)＝m|Y)＝A_i，j(m))。另外，其它的概率也可计算；换句话说，满足部分伴随式的信号序列Y的概率p(S_j(i)＝m|Y)，经计算等于B_i，j(m)(如，的概率p(S_i(i)＝m|Y)＝B_i,j(m)))。这些概率均基于下列条件而计算：A_i，0(0)＝1

$B_{i,\mathrm{deg}\left(c_i\right)-1}\left(0\right)=1\text{'}$ and

A_i，0(m)＝0

$B_{i,\mathrm{deg}\left(c_1\right)-1}\left(m\right)=0\text{'}$ where m≠0.

由于解码可在对数域内进行，因此能够使用加法执行乘法操作，及使用减法执行除法操作，这些变量可在如下的对数域中被重新定义：

α_i，j(m)＝log(A_i，j(m))

β_i，j(m)＝log(B_i，j(m))

这些值可称为α或前面的尺度(α_i，j(m))，及β或后面的尺度，于解码处理中采用(β_i，j(m))。

从校验节点被传送至码元节点的边缘消息可表示为Medge[i][j][k]，其中，i根据LDPC编码调制二分图中适当标记的边缘而进行变化。

如一些例子：

1.如果标记为7，那么k从0至7变化，

2.如果标记为3、5或6，那么k从0至3变化，及

3.如果标记为1、2或6，那么k在0至1间变化。

另外，可采用一个从{0，…，7}至{0，1}而变化的新函数x(v)。值v可被看作一个以八进制表示的整数。那么，值v可表示为v＝(v₀，v₁，v₂)。这个新函数x(v)可表示如下：

x(v)＝v₀v₁v₂                       (EQ3)

其中为异-或函数(如，二进制加法)。

上面使用的符号及定义也可用在其它实施例中对码元解码处理进行描述，其解码处理过程和/或功能将在下面进行详细描述。更具体地说，以下将要讨论的实施例，详细描述了如何利用这些不同的值进行校验节点更新和码元序列估计，以及码元节点更新。

图26B是根据本发明的码元解码功能(由LDPC(低密度奇偶校验)编码调制二分图支持)的一种实施例的图例。这个实施例更详细地示出了如何进行校验节点更新和码元序列估计，以及码元节点更新。

在校验节点更新及码元序列估计(包括码元节点更新)的情况下，这个实施例中所描述的解码处理会更好地被理解，其可在根据本发明于此处所描述的至少两个不同的实施例中执行(1)码元解码及(2)混合解码(其执行位层及码元层解码的结合)。该图(图26B)描述了码元解码的一个可能的实施例，各种可能的可执行混合解码的实施例，将根据所揭示的其余图示在下面进行描述。

从本图的左边开始，相应于被计算的部分伴随式的输入信息，也包括值α(α_i，j))及β(β_ij(m))(如，向前及后向尺度)初始值，提供至校验节点更新功能块。在校验节点更新功能块中，对校验节点的总数从头到尾进行迭代解码处理。例如，对i从头到尾进行M迭代(其中i从0至M-1间变化，M为LDPC二分图的校验节点的总数)。

在进行这个迭代编码处理过程中，该校验节点更新最初包括为接收到的码元块的每个码元计算值α(α_i，j(m))及β(β_i，j(m))(仅仅超过最初迭代期间所提供的初始值)。该计算α及β的迭代解码处理可对接收到的码元块使用前向-后向处理程序而执行。

α及β的计算如下所述。

对于j＝0至deg(c_i)-1及m＝0，1，可采用该前向-后向处理程序计算α(α_i，j(m))及β(β_i，j(m))，如下所示：

α_i，j(m)＝min^*{Medge[i][j-1][k]+α_i，j-1(m×(k))|all possible k}

β_i，j(m)＝min^*{Medge[i][j+1][k]+β_i，j+1(m×(k))|all possible k}

既然在接收的码元块中每个码元的这些α及β的值是可得的，利用这些计算出的α及β的值可更新边缘消息Medge[i][j][k](其通讯地连接码元节点及校验节点)。

对于j＝0至deg(c_i)-1及所有可能的k，可按下式计算边缘消息Medge[i][j][k]的更新：

此处所描述的该min^*处理功能可通过下面的描述而被更好地理解。该min^*处理包括从两个值(如，在min^*处理中所示的min(A，B))确定一个最小值，以及在选择较小的尺度中确定一对数修正因子(如，min^*处理中所示的In(1+e-^|A-B|)。另外，也注意到，可选择使用max^*处理来代替min^*处理。该max^*处理也包括在选择较大的尺度中的对数修正。注意到当在给定的实施方式中进行优选时，本发明的各种实施例可采用max^*操作来代替的min^*操作。

当对输入A及B进行操作时，min^*处理可表示如下：

min^*(A，B)＝min(A，B)-In(1+e^-|A-B|)

再一次地，该min^*处理可使用max^*处理来代替。当对输入A及B进行操作时，该max^*处理可表示如下：

max^*(A，B)＝max(A，B)+In(1+e^-|A-B|)

而且，当在多个值(如，超过2个)上执行多个min^*操作时，该min^*处理可表示如下：

min^*(x₁，...，x_N)＝min^*(min^*(x₁，...，x_N-1)，x_N)        (EQ4)

在完成校验节点处理之后，码元序列估计及码元节点更新功能块利用该校验节点更新消息进行操作以继续该解码处理。

由于边缘的总数在两边(如，来自码元节点边及来自校验节点边)是一样的，该边缘根据正在被解码的码元而自然地被重排序。这个重排序可使用LUT(检查表(Look-Up Table))被自然地执行，以确保校验节点更新的正确顺序。换句话说，当执行码元序列估计及码元节点更新时，可使用LUT以执行边缘消息所带来的功能。另外，为正确地排序校验节点更新，该重排序功能可固有地于硬件中实施，以使其对应于一个适合码元节点更新的顺序。为了对序列(如，第一个码元到最后一个码元)码元正确解码，需要对码元进行排序。然而，当执行校验节点更新时，该码元排序不是关键的。也即是说，然后，校验节点更新的排序可以根据任何想要的排序而执行，根据该想要的顺序(如，第一个码元到最后一个码元)以保证正确的码元解码，执行该校验节点更新，以确保边缘消息能根据该解码处理所需的顺序被固有地适当排序。

更具体地说，为了便于理解，讨论对边缘消息Medge[i][j][k]的解码处理，其中i对所有的码元节点取值，j根据码元节点的边缘度而取值，k根据LDPC二分图的标记而取值。

本图所示的这个实施例的描述是关于包括3个位的码元编码，根据8PSK(八进制相移键控)调制而进行编码。然而，注意到这个解码方法同样可以很容易地用于对具有更大位数的信号进行解码。例如，可采用该编码方法执行对具有更高阶调制码元的信号的解码，该调制包括16 QAM(16位正交振幅调制)，16 APSK(16位非对称相移键控)，64 QAM及其它调制类型而不脱离本发明的范围及精神。

校验节点i的第j个上的标记可定为L_i，j。一个新函数sh(L，v)可被定义及采用，以有助于此处所描述的解码处理。这个新sh(L，v)可定义如下：

$\mathrm{sh}(L,(v_0,v_1,v_2))=\left\{\begin{array}{cc}{v}_2& L=1\\ v_1& L=2\\ (v_1,v_2)& L=2\\ v_0& L=4\\ (v_0,v_2)& L=5\\ (v_0,v_1)& L=6\\ (v_0,v_1,v_2)& L=7\end{array}\right.$ (EQ 5)

当使用上述方法将边缘消息固有地(intrinsically)及适当地重排序之后，码元序列估计及码元节点更新功能块根据后续步骤继续操作。

对于m＝0，…，7，软码元估计的可能值可按下式计算(如，计算码元软消息的可能值)：

$p_i\left(m\right)=\mathrm{Metrl}{c}_i\left[m\right]+\underset{j=0}{\overset{\mathrm{deg}\left(s_j\right)-1}{\mathrm{\Σ}}}\left(\underset{\mathrm{Li},j}{\mathrm{\Σ}}\mathrm{Medge}\right[i\left]\right[j\left]\right[\mathrm{sh}(L_{i,j},m)\left]\right),$ 其中，Metric_i[m]为根据适当的调制(信群及映射值)从接收信号中所获得的适当的码元尺度。

通过采用软码元估计值对码元进行估计，码元序列估计及码元节点更新功能块继续操作。更具体地说，做出码元s_i对m的估计，以使p_i(m)是从所有的可能值p_i(0)，p_i(1)，...，p₁(7)中所选出的最小的一个。

在使用软码元估计对码元进行估计之后，使用旧的边缘消息在码元序列估计及码元节点更新功能块中更新边缘消息。更具体地说，边缘消息被更新如下：

为了便于理解该处理过程，对边缘标记L_i，j进行讨论：

1.如果L_i，j＝7，那么对于m＝0，…，7，

Medge[i][j][k]＝p_i[m]-Medge[i][j][m]。

2.可选地，如果L_i，j＝3，5，6，那么对于m₀，m₁∈{0，1}，边缘消息的值可定义如下：

$\mathrm{Medge}\left[i\right]\left[j\right]\left[(m_0,m_1)\right]$

$=\left\{\begin{array}{cc}{\min }^{*}(p_1(0,m_0,m_1),p_i(1,m_0,m_1))-\mathrm{Medge}\left[i\right]\left[j\right]\left[(m_0,m_1)\right]& L_{i,j}=3\\ {\min }^{*}(p_1(m_0,0,m_1),p_i(m_0,1,m_1))-\mathrm{Medge}\left[i\right]\left[j\right]\left[(m_0,m_1)\right]& L_{i,j}=5\\ {\min }^{*}(p_1(m_0,m_1,0),p_i(m_0,m_1,1))-\mathrm{Medge}\left[i\right]\left[j\right]\left[(m_0,m_1,1)\right]& L_{i,j}=6\end{array}\right.$

3.可选地，如果L_i，j＝1，2，4，那么对于m＝0，1，边缘消息的值可定义如下：

$\mathrm{Medge}\left[i\right]\left[j\right]\left[\left(m\right)\right]$

$=\left\{\begin{array}{cc}{\min }^{*}\{p_1(k_0,k_1,m)|k_0,k_1\∈\{\mathrm{0,1}\left\}\right\}-\mathrm{Medge}[i\left]\right[j\left]\right[m]& L_{i,j}=1\\ {\min }^{*}\{p_1(k_0,m,k_1)|k_0,k_1\∈\{\mathrm{0,1}\left\}\right\}-\mathrm{Medge}[i\left]\right[j\left]\right[m]& L_{i,j}=2\text{'}\\ {\min }^{*}\{p_1(m,k_0,k_1)|k_0,k_1\∈\{\mathrm{0,1}\left\}\right\}-\mathrm{Medge}[i\left]\right[j\left]\right[m\left)\right]& L_{i,j}=4\end{array}\right.$

其中，这些等式的右边为由校验节点所传送出的旧的边缘消息。

使用更新的边缘消息(其被更新一个预先设定的次数和/或直到边缘消息收敛在某一精确度内)继续迭代解码处理，然后得到接收码元块的码元最佳估计。

图27是根据本发明的LDPC(低密度奇偶校验)编码调制信号的混合解码功能(与码元解码比较降低了复杂性)的一种实施例的图例。这个实施例示出的混合解码处理可被看作对到目前为止在前所述的解码处理方案的修改(如，变更)。总的，如前面所述的码元解码实施例中所示的一样，在迭代解码处理中采用相似的解码功能块，但是，这些功能块的操作方法是不同的；这些区别提供了较低复杂性的解码方法，且(下面可见的关于各种解码方法的性能对比)混合解码方法在性能上也有显著的改进(如，当仅与位解码对比时)。

这个混合解码功能通过接收已接收信号的I，Q值而开始。其后，利用该I，Q值，m位码元尺度计算器功能块计算相应的码元尺度。同样，一个功能块执行LLR(似然关系度)位边缘消息初始化以用于第一次解码迭代；该初始化仅需执行一次。如果需要，对于初次的迭代(如，迭代i＝0)，这个最初的LLR位边缘消息初始化值可以为0。从这些功能块，码元尺度及初始化的LLR位边缘消息被传送至迭代解码处理功能块，该迭代解码处理功能块包括校验节点更新功能块和码元序列估计及码元节点更新功能块的。在迭代解码处理的第一次解码迭代过程中，码元序列估计及码元节点更新功能块使用这些LLR位边缘消息的初始条件(或初始值)及码元尺度。

该校验节点更新功能块操作方法与前述的使用位尺度方法(如图20)的关于LDPC编码调制解码功能的校验节点操作功能块有相似之处。总之，该校验节点功能块对从码元序列估计及码元节点更新功能块接收的边缘消息进行更新。此码元序列估计及码元节点更新功能块(混合解码方法的)与彼码元序列估计及码元节点更新功能块(码元解码方法的)不相同。

当在校验节点更新功能块中执行边缘消息的更新时，该校验节点更新功能块利用最后迭代传下来的更新的位边缘消息对位边缘消息进行更新。在第一次解码迭代过程中，可以包括使用位边缘消息的初始值。然而，在迭代解码处理期间，校验节点更新功能块将该更新的边缘消息传送至码元序列估计及码元节点更新功能块。

再一次地，注意到码元序列估计及码元节点更新功能块在其迭代解码处理的第一次迭代中，使用LLR位边缘消息的初始条件。其也于迭代解码处理的随后迭代中，使用最初接收到的码元尺度值。该码元序列估计及码元节点更新功能块开始对可能的软码元估计的进行计算。然后，该码元序列估计及码元节点更新功能块使用这个信息以助于边缘消息的更新。更具体地说，该码元序列估计及码元节点更新功能块使用计算的码元尺度(来自m位码元尺度计算器)、结合来自校验节点更新功能块的最后迭代传送来的位边缘消息，对位边缘消息进行更新。从一方面考虑，其显示了混合解码功能，这种将位层信息及码元层信息结合使用的方式(同样如下所述)，与一些实施例中的码元解码方法相比可以具有同样好的性能，同时还可使复杂性显著降低、执行更容易。通常，混合解码方法与码元解码相比，其性能同样好，或者差一些；但是，与码元解码方法相比，混合解码方法更容易实施(如，处理、存储器及存储管理资源显著降低)。

迭代解码处理在码元序列估计及码元节点更新功能块与校验节点更新功能模块之间继续进行，以使边缘消息不断地、连续地及可选地(alternatively)更新，以收敛于位边缘消息的最终值(或者于执行预定次数的迭代之后，或者达到足够的精确度及位边缘消息已收敛于最终值之后，其具有足够的精确度)。对于码元序列估计及码元节点更新功能块进行的更新而言，其更新是连续的及可选的，随后，校验节点更新功能模块进行更新，迭代解码处理过程接着继续进行。

在最后解码迭代中，使用已计算出的可能的软码元估计，通过码元序列估计及码元节点更新功能块对码元进行了估计。这个软码元估计接着从码元序列估计及码元节点更新功能块输出至硬限幅器，该硬限幅器可对该软码元估计中的各个位进行硬决定。这个最终输出可被看作是按照混合解码方法正在解码的码元中的位的各个个别位估计。也即是说，硬限幅器基于最佳估计为每个码元作出位估计，以使位估计是那些相应的码元的每个个别位的硬决定。

在一个实施方式中(参考图27所示)，通过码元序列估计及码元节点更新功能块、校验节点更新功能块，这些迭代解码处理步骤按预定的迭代次数重复进行(如，重复n次，其中n是可选的)。

图28是根据本发明的LDPC(低密度奇偶校验)编码调制信号的混合解码功能(当与码元解码比较时复杂性降低)的另一种实施例的图例。在这个可选的实施方式中，重复这些迭代解码处理步骤直至LDPC编码的伴随式全部等于0(在某一精确度内)。如前所述，软码元估计由码元序列估计及码元节点更新功能块产生。这个软输出信息可被提供至做出硬决定的硬限幅器，该硬信息可被提供至伴随式计算器，以确定LDPC编码的伴随式是否均等于0(在某一精度度内)。当其不为0时，一个伴随式校验失败信号将会提供至迭代解码处理功能块(及当确定了这个解码迭代不是最后一次解码迭代时)，该迭代解码处理通过适当的更新而再次继续进行，并在校验节点更新功能块与码元序列估计及码元节点更新功能块之间传送该位边缘消息。在所有这些迭代解码处理步骤执行完毕后，接着，基于软码元估计，输出位的最佳估计。同样注意到，当LDPC编码的伴随式实质上没有收敛于0(在某一精度度内)，并且最后解码迭代实际上已执行完时，可以进行一些其它的决定和/或操作。

上述关于图27及图28的所示的功能图显示了至少有两种可能的方式可实现混合解码方法，以允许使用位层和码元层信息两者(因而称为混合)对LDPC编码信号进行解码。

怎样对各种类型LDPC编码信号(如，包括直接前向LDPC编码信号，LDPC编码调制信号，LDPC可变调制信号，LDPC可变编码率信号，等等)进行解码的几个不同的实施例，这种LDPC编码信号的每个不同的解码方法，可得益于更新边缘消息的同步并行处理特性。首先，介绍LDPC位-校验并行解码的方法。对每个其它类型的LDPC解码(如，仅位解码(具有位尺度更新)，码元解码及混合解码)也进行了介绍，以说明更新边缘消息的同步并行处理的特性。

介绍这个新颖的解码方法的一些细节之前，先介绍并行块LDPC编码信号的一些特征。注意到一个典型的位LDPC编码信号也可被看作每一个具有单一元素的块的块并行LDPC编码信号(从并行块LDPC编码信号的观点)。

在各种类型的通信系统(如前所述的几个)中使用LDPC编码信号的一个优势在于LDPC编码信号的迭代解码处理可以并行方式进行。即是说，对所有的位节点及所有的校验节点，可采用并行同步的方式对其边缘消息进行更新。在下述的各种实施中，在位节点的边缘消息更新处理器称为位引擎处理器，在校验节点的边缘消息更新处理器称为校验引擎处理器。如果一个LDPC编码信号具有N个位节点及R个校验节点，可以有N个位引擎处理器并行运行，同样，R个校验引擎处理器也并行运行。然而，当N很大时，以当今的技术来说，这样的方式成本太高，以至于如此大的并行处理无法实现。

一种降低处理要求(因而相对较高的执行成本)的方法是采用并行块LDPC编码信号。这种块LDPC编码信号的特征定义如下：

设p为一正整数，设N＝pn及R＝pr。

1.将N个位节点0，…，pn-1划分进n个子块，以使每个块具有p个元素。由B_i标示第i个块，该块中包含位节点b_i，0，...，b_i，p-1，其中，i＝0，…，n-1。我们称B_i为位块节点。

2.将R个校验节点0，…，pr-1划分进k个子块，以使每个块具有p个元素。由C_i标示第i个块，该块中包含校验节点c_i，0，...，c_i，p-1，其中，i＝0，…，r-1。我们称C_i为校验块节点。

3.块二分图建构有具有下述特性的n个位块节点与r个校验块节点之间。如果B_i及C_j连接于图中，那么有一个{0，1，...，p-1}的排列π_i，j，使得(b_ik，c_j，π_i，j(k)，k＝0，...，p-1为该位LDPC编码的位二分图中的边缘。此处，一个块中的一些位到校验的边缘可能实际上在位二分图中是不存在的。因此，如果这种情况发生了，那么那些边缘是不真实的。而且，块二分图中的并行边缘是被允许的。然而，由于该并行边缘，相应的排列必须是不同的以容许这种情形。为说明这些特征，下面提供一个特别的例子(参照图33)以举例说明并行块LDPC编码信号的特征。然而，在这之前，为执行LDPC位-校验并行解码所建立的方法，以及一些LDPC位-校验并行解码功能的特征的概括性实施例首先于下面进行描述(如，参见图29，图30，图31A，图31B及图32)。

图29是根据本发明而执行的建立LDPC位-校验并行解码的一种实施例的图例。为执行LDPC位-校验并行解码，原始二分图被划分进块二分图。该原始位节点b_i(或可变节点，v_i)被划分进位块节点B_i。相似地，原始校验节点c也i被划分进校验块节点C_i。使用排列π_i，j，将原来的LDPC二分图中位节点(或可变节点)与校验节点连接的方法转换成产生的LDPC块二分图中位块节点与校验块节点相连接的方法。该排列π_i，j的使用，保证了在原始LDPC位二分图中任何不存在的并行边缘的延续性。也就是说，当转换至“LDPC块二分图”域以执行LDPC位-校验并行解码时，排列π_i，j的使用可确保该非并行边缘存在于原始LDPC二分图中。可能出现这种情况，即：LDPC块二分图实际上具有一些并行边缘，但排列π_i，j的使用确保了在LDPC二分图中不存在任何并行边缘。总的来说，排列π_i，j的各种值的使用确保了管理方法，该方法中，当执行迭代解码处理时，边缘消息被更新。

通过使用排列π_i，j的各种值，此处所揭示的LDPC位-校验并行解码功能因此能够适应各种广泛变化类型的原始LDPC编码。即是说，任何广泛变化类型的LDPC二分图可以被链接至广泛变化类型的LDPC块二分图，由此可扩展根据本发明的各个特征而处理的LDPC编码的类型范围。该排列π_i，j允许原始LDPC二分图及LDPC块二分图之间的转变，以适应各种类型的LDPC编码。注意到该排列π_i，j可以不同的方法进行设计。一种产生排列π_i，j的方法是采用循环移位法，在原始位LDPC二分图与产生的LDPC块二分图之间进行转换。再一次地，该排列π_i，j的使用允许各种类型的LDPC编码的选择具有宽广的自由度。简而言之，排列π_i，j的使用允许用户使用一个更多变化类型的LDPC编码(如，当执行位-校验并行解码不固定时，可以选择采用哪种LDPC编码)。明显地，在不同的原始LDPC二分图与各种产生的LDPC块二分图之间进行转换时，可应用不同的排列。

因此，产生执行顺序。这个执行顺序的产生包括在新产生的LDPC块二分图中的所有校验块节点至所有位块节点之间的连接的映射。另外，执行顺序的产生包括在所有位块节点至所有校验块节点间的连接的映射。这些分别的映射可以列表的形式进行分类，如下面的一些各种可选的实施例中所示。利用这些各种在所有位块节点至所有校验块节点间的连接、及所有校验块节点至所有位块节点间的连接的映射，可产生实际的执行顺序。根据LDPC位-校验并行解码，这些执行顺序允许并行处理及更新边缘(LDPC块二分图的)。

注意到这些执行顺序的选择可通过LDPC位-校验并行解码功能的设计者而执行。也就是说，设计者需要选择特别的执行顺序以完成LDPC位-校验并行解码处理。该执行顺序的选择可被看作是LDPC位-校验并行解码功能设计中最困难、最费力的任务。当产生这些执行顺序时，这个功能还包括确定将被初始化的位-校验节点的最小集，以助于完成相应于至少一个位块节点及至少一个校验块节点的边缘的同步处理的并行解码处理。

图30是根据本发明操作LDPC位-校验并行解码功能的一种实施例的图例。LDPC位-校验并行解码功能的图示首先示出了在继续执行并行解码处理之前，相应于位块节点的最小集的边缘消息怎样被初始化的；其在时间段0期间被执行。

在时间段0内，一旦相应于这个位块节点的最小集的边缘已经初始化，该并行解码处理于时间段1开始。使用本实施例所采用的排列π_i，j的各种值，以管理根据这个并行解码处理方式对边缘进行处理的方法。

执行第一个至少一个校验块节点的同步并行处理，以及第一个至少一个位块节点的同步并行处理。注意到在这个时间段1内，相应于至少1个校验块节点的边缘及相应于至少1个位块节点的边缘被处理。一旦这些与位块节点相关及与校验块节点相关的特定边缘被处理完毕，在随后时间段内可将其应用于另一个相应的功能块中。

例如，一旦在时间段1内相应于一个特定的位块节点的边缘已经被更新，在随后的时间段内(如时间段2及之后)，与任何类型的校验块节点相关的处理中，这些边缘是可以得到的。相反亦是正确的；一旦在时间段1期间相应于一个特定校验块节点的边缘已经被更新，在随后的时间段内(如时间段2及之后)，与任何类型的位块节点相关的处理中，这些边缘是可以得到的。对执行顺序的明智的及适当的设计可确保在随后的解码迭代中，与位块节点相关的适当边缘及与校验块节点相关的适当边缘，均为可得到的。这个并行处理(更新相关于位块节点的边缘及更新相关于校验块节点的边缘)被执行多次(如，从时间段1至时间段2…至时间段n)。

在多次并行解码迭代之后，基于曾用于支持上述并行解码处理的执行顺序，重新排序位块节点(如，位)。也就是说，排列π_i，j的各种值的使用，已根据执行顺序被应用于管理边缘处理(如，访问，重排序及处理/更新)，更具体地说，在并行处理期间，根据LDPC块二分图的执行顺序的使用，固有地执行位块节点的一些重排序。这个最后的功能块执行位块节点的重排序，使位块节点处于适当的顺序形式，以便对从接收信号中提取的代码字的信息位做出最佳估计，该接收信号是根据本发明的相应规则正在被解码的信号。

例如，该重排序可被看作使位回到一个适当的顺序，以使它们以这个适当的顺序从由执行顺序控制的边缘消息更新功能块输出，正在被解码的数据(初始被编码成LDPC信号)就是按照这个适当的顺序进行处理的。例如，在提取位软信息之前，及输出从接收的LDPC编码信号产生的离散值调制码元序列的码元位的软估计之前，对位进行重排序。其后，从已经适当排序的位中提取位软消息，以取消执行顺序对其的排序影响。根据这个位软信息，做出对正在被解码的原始LDPC信号中的一个或更多的信息位的最佳估计。

接下来的两个图更详细地示出了一些可能的实施例，在该实施例中，组成校验块节点j的各个校验节点及组成位块节点i的各个位节点之间形成实际的连接。注意到这些实施例仅为一些方法的简单例子，其中，校验块节点中的各个校验节点及位块节点中的各个位块节点可根据排列π_i，j被通讯地连接。明显地，不同方法中的其它可通讯地连接的实施例也同样落入本发明的范围。

在校验块节点中的各个校验节点及位块节点(如通过各种排列值π_i，j ¹及π_i，j ²而标记)中的各个位节点间的这些各种链接显示了在LDPC块二分图及LDPC二分图(其没有并行边缘)间的联接。这些例子中的每一个均为一个{0，1，2…，n}的排列π在{0，1，2…，n}上的一对一映射。

图31A是根据本发明在LDPC块二分图及LDPC二分图之间提供链接的一种示例性排列π_i，j ¹的实施例的图例。在这个例子中，排列被定义为一个映射，{0，1，2…，n}的π1定义如下：

π₁(0)＝1，π₁(1)＝3，π₁(2)＝0，π₁(3)＝4，andπ₁(4)＝2.

该排列可被标记为(01342)。

根据这个排列，校验块节点j中的各个校验节点与位块节点i中的各个位节点的连接如下：

1.校验节点j₀连接至位节点i₂。

2.校验节点j₁连接至位节点i₀。

3.校验节点j₂连接至位节点i₄。

4.校验节点j₃连接至位节点i₁。

5.校验节点j₄连接至位节点i₃。

图31B是根据本发明在LDPC块二分图及LDPC二分图之间提供链接的一种示例性排列π_i，j ²的另一实施例的图例。在这个例子中，排列被定义为一个映射，{0，1，2…，n}的π₂被定义如下：

π₂(0)＝4，π₂(1)＝0，π₂(2)＝1，π₂(3)＝2，andπ₂(4)＝3.

这个排列可被标记为(04321)。这个排列π_i，j ²也为一个循环移位排列。

根据这个排列，校验块节点j中的各个校验节点与位块节点i中的各个位节点的连接如下：

1.校验节点j₀连接至位节点i₁。

2.校验节点j₁连接至位节点i₂。

3.校验节点j₂连接至位节点i₃。

4.校验节点j₃连接至位节点i₄。

5.校验节点j₄连接至位节点i₀。

即使在假定校验块节点j及位块节点i具有两个并行边缘(如，从一个单独的校验块节点至一个单独的位块节点的两个分离的边缘连接)的事件中，使用两个不同的排列值π_i，j ¹及π_i，j ²(导出如图31A及图31B分别所示的在校验块节点j中的各个校验节点及位块节点i中的各个位节点之间的连接)，可以确保在校验块节点j及位块节点中的校验节点及位节点之间分别没有并行的边缘。如上所述，使用排列π_i，j可确保LDPC位二分图(如，初始LDPC二分图)中不存在并行的边缘，即使它们实际上可能存在于LDPC块二分图中。

图32是根据本发明所操作的LDPC位-校验并行解码功能的可选实施例的图例。这个解码功能在时间段n之前与图30所述的的实施例相似。

例如，该图所示的LDPC位-校验并行解码功能，同样首先示出了在继续执行并行解码处理之前，相应于位块节点的最小集的边缘消息是怎样被初始化的，其在时间段0期间执行。

同样与图30的实施例中的方法相似，在时间段0内，一旦相应于这个位块节点的最小集的边缘已经初始化，该并行解码处理于时间段1开始。使用本实施例所采用的排列π_i，j的各种值，以管理根据这个并行解码处理方式对边缘进行处理的方法。

执行第一个至少一个校验块节点的同步并行处理，以及第一个至少一个位块节点的同步并行处理。注意到在这个时间段1内，相应于至少1个校验块节点的边缘及相应于至少1个位块节点的边缘被处理。一旦这些与位块节点相关及与校验块节点相关的特定边缘被处理完毕，在随后时间段内可将其应用于另一个相应的功能块中。

例如，一旦在时间段1内相应于一个特定的位块节点的边缘已经被更新，在随后的时间段内(如时间段3及之后)，与任何类型的校验块节点相关的处理中，这些边缘是可以得到的。相反亦是正确的；一旦在时间段1期间相应于一个特定校验块节点的边缘已经被更新，在随后的时间段内(如时间段2及之后)，与任何类型的位块节点相关的处理中，这些边缘是可以得到的。对执行顺序的明智的及适当的设计可确保在随后的解码迭代中，与位块节点相关的适当边缘及与校验块节点相关的适当边缘，均为可得到的。这个并行处理(更新相关于位块节点的边缘及更新相关于校验块节点的边缘)被执行多次(如，从时间段1至时间段2…至时间段n)。

然而，本图的最后一个功能块与其前一个实施例不同。在这个实施例中，在数个并行解码迭代完成后，执行至少一个另外的解码迭代而不需执行顺序控制。这个至少一个另外的解码迭代处理自然地(inherently)重排序位块节点(如，位)，该位块节点的顺序可能已经根据支持该并行解码处理而采用的执行顺序进行过排序。

这个最后一次的另外的解码迭代可被看作是在没有LDPC块二分图的支持的情况下进行的LDPC解码。即是说，在使用LDPC解码方法进行解码处理中，这个最后一次解码迭代是独自进行的(如，不执行LDPC位-校验并行解码方法)。换句话说，处理与LDPC二分图中的各个校验块节点相关的边缘消息(如，与LDPC块二分图中的校验块节点不相关)，接着处理与LDPC二分图中的各个的位节点相关的边缘消息(如，与LDPC块二分图中的位块节点不相关)。

这个最后一个解码迭代不是被并行地执行，这会在整个解码处理中导致一定程度的等待时间。

然而，虽然这个最后的解码迭代不是并行地进行，其仍然可减少基于执行顺序对位块节点(如，位)重排序的需要，该执行顺序被采用以支持并行解码处理。这个最后一个解码迭代在无需执行顺序控制的支持下执行完后，在提取位软信息之前，及输出从接收的LDPC编码信号产生的离散值调制码元序列的码元位的软估计之前，不需要进行任何位块节点(如，位)的重排序。此后，从相应于LDPC二分图已自然、适当地重排序的位中提取位软信息(由于最后一个解码迭代不需要执行顺序控制)。根据这个位软信息，做出对正在被解码的原始LDPC信号中的一个或更多的信息位的最佳估计。

图33是根据本发明所排列一个LDPC块-二分图的一种实施例的图例。从这个图中可以看到，位节点被排列成数个位块节点。例如，初始位节点，b₀，b₂，...，b_n，均被排列进位块节点B₁，及位节点b_k，b_k+1，...，b_k+(n-1)，均被排列进位块节点B_c。相似地，校验节点被排列进数个校验块节点。例如，初始校验节点，c₀，c₂，...，c_n均被排列进校验块节点C₁，及位节点b_k，b_k+1，...，b_k+1(n-1)均被排列进校验块节点C_d。将LDPC二分图的边缘转换成LDPC块二分图中的边缘的方法，可以描述为排列π_i，j。也就是说，排列π_i，j为该方法间的关系，采用该方法，边缘被连接在LDPC二分图中的位节点及校验节点之间、及边缘被连接在LDPC块二分图中的位块节点及校验块节点之间。

同样注意到，有多种方法可以将初始位节点划分成位块节点，及也有多种方法可以将初始校验节点划分成校验块节点。这些可以通过适当的方法来实现，采用本发明的各种特征的系统及方法的设计者可对这种方法进行确定。而且，选择采用何种类型的排列π_i，j这一问题，也应当由这种系统或方法的设计者来判断决定。总之，当选择排列π_i，j时，该设计者必须试图确保块二分图中没有并行边缘。

如前提及，以下参考图34举例说明并行块LDPC编码信号的特征。

图34是根据本发明的一个具有块尺寸为1248个位及624个校验等式的1/2率的并行块LDPC编码的LDPC块-二分图的一种实施例的图例。在该图中，黑边表示并行边缘。这个图讨论具有位长度为1248及624个校验等式的1/2率LDPC编码的例子。设P＝52，那么有24个位块(如所示的B₀，B₁，B₂，...，B₂₃)及12个校验块(如所示的C₀，C₁，C₂，...，C₁₁)。第一个12位块为B_i＝{52i，52i+1，...，52(i+1)i-1}，i＝0，...11。下一个12个位块表示为B_j＝{52j，52j+12，52j+24，...，52j+51×12}，j＝0，...，11。图34给出了这个特定的块二分图的举例图示。

在这个图中，黑边表示并行边缘。每个边缘的排列π_i，j均为循环移位，其被列于图35的表中。

图35是根据本发明的图34的LDPC块-二分图的所有边缘的排列表。再一次地，每个边缘的排列π_i，j为循环移位，如本图的表1所示的。如该图所示的表1中，如果一个单元中没有数字，表明在那些特定的节点(如，在位块节点及校验块节点间没有连接)之间没有连接，否则，该数字代表循环移位的深度。两个数字表示了并行边缘的两个循环移位。

并行块LDPC编码的一些实施例已于前面所揭示(包括规则LDPC编码，其中，每个单独的位节点被看作为一个位块节点及每个校验节点被看作为一个校验块节点——例如，每个块仅有一个元素)。另外，在DVB-2的欧洲标准中所使用的LDPC编码代表了从本发明的各种特征中获利的另一个并行块LDPC编码的实施例。这些LDPC编码的描述参考如下：

“用于广播、迭代服务，消息集合及其它宽带卫星应用的数字视频广播(DVB)第二代帧结构、信道编码及调制系统(Digital video broadcasting(DVB)second generation framing structure，channel coding and modulation system forbroadcasting，iterative services，news gathering and other broadband satelliteapplications)”ETSI EN 302 307，V1.1.1，2004-01.

并行块LDPC编码的更多例子可于下面的3个参考中找到：

1.H.Zhong及T.Zhang，“VLSI定向执行LDPC编码(Design of VLSIimplementation-oriented LDPC codes)”，IEEE半年媒介技术协会(VTC)，2003年10月。

2.S.J.Johnson及S.R.Weller，“不同系列的类循环LDPC编码(Quasi-cyclicLDPC codes from difference families)”，3^rd AusCTW，堪培拉，澳大利亚，2002年2月4-5日。

3.F.Verdier及D.Declercq，“并行硬件解码的LDPC奇偶校验矩阵结构(ALDPC parity check matrix construction for parallel hardware decoding)”，Turbo编码的第三国际讨论会及相关的论题，布雷斯特，法国，2003年9月。

而且，如前面所简要提及，注意到一个传统的位LDPC编码本身可被认为是一个每个块仅具有一个元素的块并行LDPC编码。因此，在这个描述的其余部分，术语——并行块LDPC编码信号，可被看作代表位LDPC编码及并行块LDPC编码两者(其中位LDPC编码只是并行块LDPC编码的一个类型)。

同样，上面所介绍的各种通信系统及设备实施例，说明了根据LDPC编码方式进行的一般信号编码。这些包括执行LDPC编码的各种实施例的任何一个也都可被看作是产生并行块LDPC编码信号。因此，所举的LDPC位-校验并行解码的各种实施例的任何一个可被看作是对位LDPC编码信号及并行块LDPC编码信号进行解码。再一次地，一般的LDPC编码信号可被看作为并行块LDPC编码信号的一个特别的类型(如，其中每个块只包括一个元素)。

首先介绍对LDPC编码信号进行解码的非位-校验并行方式的操作，以有效地与位-校验并行解码方法进行对比，该方法将在后面进行更详细的描述。

1.对于i＝0，…，n-1，并行地执行p个位引擎，以对所有的位块节点B_i更新边缘消息(其包括对具有位尺度的边缘消息的初始化)；

2.对于i＝0，…，r-1，并行地执行p个校验引擎，以对所有的校验块节点Ci更新边缘消息(其包括对具有位尺度的边缘消息的初始化)；

3.如果迭代的次数没有达到极限(要执行解码迭代的总次数)，那么解码过程回到步骤1。否则，基于相关于边缘消息的软信息做出硬决定，及做出代码字的最佳估计继而将其输出。

一个可选的步骤3可执行如下：

执行硬决定以产生估计的代码字(相应于一个特别的解码迭代)，进行解码，以对其执行伴随式(syndrome)校验。如果估计的代码字没通过伴随式校验，那么该解码过程回到步骤1。否则，做出代码字的最佳估计继而将其输出。

在以非位-校验并行方式对LDPC编码的信号进行解码中，在位引擎处理器获得所有的边缘消息之后，校验引擎处理器开始进行处理。通常，边缘消息存储在一个存储器内，如RAM(随机存取存储器)，其中相应于边缘(B_i，C_i)的边缘消息的p值被组合到一起。这个对LDPC编码信号(或并行块LDPC编码信号)进行解码的非位-校验并行方式这样操作：更新一个或更多位块节点的所有边缘(前面的步骤1)，然后，可选地重复这些步骤(前面的步骤1及步骤2)。由于没有并行操作，从而任何位块的一些边缘可以与任何校验块的边缘同时更新。对LDPC编码信号进行解码的非位-校验并行方法中的步骤1及步骤2不能被同时执行。

也就是说，在前述的LDPC编码信号解码的非位-校验并行方式中，校验引擎处理器及位引擎处理器不是同步及并行地操作。前述的操作步骤1及步骤2不是同步及并行地执行。

通过此处所揭示的一个新颖的解码方法，上述的步骤1及步骤2实际上可以被同步及并行地执行。执行LDPC位-校验并行解码的各种系统及方式揭示于此处。

为了易于表述，使用与上述所提供的例子中相同的LDPC编码。如上所介绍，该编码具有1248个位，组成24个位块(如所示的B₀，B₁，B₂，...，B₂₃)及12个校验块(如所示的C₀，C₁，C₂，...，C₁₁)。除了第一个校验节点以外，每个校验节点具有一个度7。因此，如图35(1/2率并行块LDPC编码的块二分图)中的表2所示，每个校验块节点连接了7个位块节点。

下面的表2(如图35所示)给出了这种连接。

图36是根据本发明的图33的LDPC块-二分图的由校验块节点到位块节点边缘的映射表。这个表2根据所采用的特别的初始LDPC编码及排列π_i，j，在校验块节点与位块节点之间提供该特别的连接，其中，排列π_i，j将初始位LDPC二分图转换至LDPC块二分图。如第一个例子所示，该校验块节点C₀被连接至每个位块节点B₀，B₁，B₄，B₇，B₈，B₁₂，B₂₃。其它校验块节点与位块节点之间的其它连接可相似地于这个表2中查到。

上述表2的位块至校验块的相应关系可以交换，以产生表3(如图37中所示)。

图37是根据本发明的图34的LDPC块-二分图的由位块节点到校验块节点边缘的映射表。这个表3根据所采用的特别的初始LDPC编码及排列π_i，j，在位块节点与校验块节点之间提供该特别的连接，其中，排列π_i，j将初始的位LDPC二分图转换至LDPC块二分图。作为第一个例子，位块节点B₀被连接至每个校验块节点C₀，C₁，C₃，C₅，C₈，C₉，C₁₀。其它位块节点与校验块节点之间的其它连接可相似地于表3中查到。

基于上述两表(图36及图37分别所示的表2及表3)，及假设位引擎处理器及校验引擎处理器基本上使用相同的时间来更新边缘消息，可产生执行顺序表(如下面所示的表4(图38))。在这个表4中，同一行中，对应于位块节点及校验块节点的位引擎处理器及校验引擎处理器两者的操作，可以相互同步并行地更新边缘消息。

图38是根据本发明的图34的对应于LDPC块-二分图的执行顺序表。这个表7包括了关于位块节点的最小边缘集，其中，位块节点被初始化以支持随后的根据这组执行命令进行的解码迭代中的位-校验并行解码处理。之后，相关于位块节点的边缘、以及相关于校验块节点的边缘可同步并行地更新。

在对执行顺序进行选择时，可以使用各种标准，其中，执行顺序可以用于执行迭代解码处理，以使相关于一些位块节点以及相关于一些校验块节点的边缘可以被同时并行处理。可产生这种执行顺序的一个简明的方法提供如下：

用于产生执行顺序的标准：

在迭代i期间，校验块节点上，如果一个校验块节点c在第k行中，那么所有的连接至该校验块节点c的位块节点(如，b₀，...，b_m)应如下所示：

1.该行分别以k-I₀，...，k-I_m表示，I_j＞0。而且，位块节点的那些行应该也有相同的位块节点迭代，i；

2.不在具有位块节点迭代次数i的第k行之前的行。

例如，这个作出标准的决定，用于设计执行顺序，它可通过一个例子而被更好地理解。考虑在迭代1中的校验块节点10。其位于第14行。连接至校验块节点的位块节点表示如下：

0，2，10，11，21，22其中0位于位块迭代1的第2行中

2位于位块迭代1的第5行中

10位于位块迭代1的第4行中

11位于位块迭代1的第8行中

21位于位块迭代1的第7行中

22位于位块迭代1的第8行中

而且，0，2，10，11，21，22中没有一个位于具有位块节点迭代2的第14行之前的行中。

利用这些适当建立的执行顺序，使用位尺度的LDPC位-校验并行解码功能(如，图47所示的实施例中)的操作可如下构成：

1.对于一给定的迭代数1，该解码器可按照该执行顺序表同步并行地更新相应于位块节点及校验块节点两者的边缘消息；

2.基于该边缘消息做出硬决定、产生代码字的最佳估计、继而将其输出。可选地，在所有的位引擎处理器完成一个解码迭代之后，可以做出硬决定，并将该硬决定用于伴随式(syndrome)校验(如，由伴随式计算器)。如果该估计的代码字未通过伴随式校验，该解码处理返回步骤1。否则，产生代码字的最佳估计、继而将其输出。

同样注意到，各个位迭代及校验迭代的完成不会被同时地完成。例如，在这个特定的实施例的执行顺序中，所示的位迭代1在所示校验迭代1被完成前的6个时间单元之前被完成。各个位迭代及校验迭代的完成可被可选地(alternatively)及连续地完成，如这个特别的实施例所示。这与在先技术方法成对比，在先技术中，位迭代的完成是在校验迭代开始之前就已完成的，而校验迭代的完成是在位迭代开始之前就已完成的。

虽然，对于同一时间的两个地址(如，在双通道存储器设备中)，可以从存储器中读出及写入存储器；但是，也可采用一种复杂性低且成本也低的存储器(如，仅单通道存储器设备)。在任何给定的时间内，如果存储器只有一个地址被访问(存入或输出)，其能节省硬件，这样，可采用便宜的单通道存储器设备。使用此处所提供的同步并行处理方法对并行块LDPC编码信号(包括位LDPC编码信号)进行解码，仅需要两个存储器，称为左存储器及右存储器(或可选地称为第一存储器及第二存储器)。当然，可选地，可以采用一个单独的存储器(如，双通道存储器)，将其在逻辑上划分成左部分及右部分。

使用这两个存储器，结合用于先前所定义的同一个1/2LDPC编码的表5(图39、、图40、图41及图42中所示的第4部分)对上述的解码方法中的步骤1进行更详细地描述。

图39、图40、图41及图42是根据本发明的对应于图34 LDPC块-二分图的表明存储器访问的操作表的各个部分。在表5的这4个举例图中，“L”指左存储器(如，第一存储器)及“R”指右存储器(如，第二存储器)。再一次地，左存储器(如，第一存储器)及右存储器(如，第二存储器)可为一个单独的存储器设备(如，双通道存储器设备)的简单地逻辑划分部分。

对于所揭示的各种类型的解码器，一些支持这个表5的处理步骤的可能的存储器排列也于图53A和图53B中有更详细的描述。

表5示出了如果执行了I次迭代解码迭代，该位-校验并行解码器需要个时间单元。由于该编码的块二分图共有84个边缘，传统的解码器需要2×84I＝168I个时间单元。

这样，LDPC位-校验并行解码器节省了(50-(50/I))％等待时间。当迭代的次数超过了49，新的解码器节省了约49％。当I＝50，那么42+84I＝4242及168I＝8420。

因此，在传统类型的LDPC解码器仅运行26次迭代的时间内，根据本发明所建构的LDPC位-校验并行解码器能够完成所有的50次LDPC位-校验解码迭代。这意味着这样一个LDPC位-校验并行解码器的操作速度是传统类型的LDPC解码器的两倍。

总之，对于解码并行块LDPC编码信号(及解码位LDPC编码信号)来说，可以首先产生映射连接的表(如，分别为上面提供的图36及图37的表2及表3，对于一个特别的例子)，其中，连接是从位块节点至校验块节点、及从校验块节点至位块节点的。那么，根据这两个适当建构的表及并行块LDPC编码的次数特性(degree property)，可产生另外一个包括适当的执行顺序的表，以使关于各种块节点(如，上述例子中的位块节点)及关于校验块节点的边缘消息可以而同步并行地更新。

使用通过这种表所提供的执行序列控制操作，可产生设计适当的LDPC位-校验并行解码操作表，以控制处理边缘及访问存储器的方法。那么，位-校验并行解码器可以根据该操作表对LDPC编码信号进行解码。

作为一个例子，当考虑到一个块并行LDPC编码，具有编码所需的E个边缘及I次迭代时，那么，该LDPC位-校验并行解码器需要最多E(I+1)个时间单元，而一个传统的解码器需要2×E×I个时间单元。因此，该新的LDPC位并解码器节省了几乎近一半的传统LDPC解码器的执行时间。

本领域的技术人员一般可以理解，位引擎处理器通常没有校验引擎处理器复杂。因此，可采用两倍于校验引擎处理器速度(2x)的位引擎处理器。在这种情况下，可产生另一个执行顺序表(一个可选表)，以解码利用上述例子所产生编码。

表4(图38所示)是基于假设校验引擎处理器及位引擎处理器能够以基本上相同的时间量处理边缘消息而设计的。然而，下面的表6(如图43所示)是当使用两倍于校验引擎处理器速度的位引擎处理器时，为上述相同的1/2率的LDPC编码而可选地产生的执行序列表。也就是说，假设事实是位引擎处理器的操作比校验引擎处理器的操作相对快一些，可产生一个更适当的特制(tailored)执行顺序表。

图43是根据本发明的相应于图34的LDPC块-二分图的可选执行顺序表(对图38是可选择的)。

根据表6及表4(分别如图43及图38所示)及上述的描述，可以看出如果I次迭代被执行，LDPC位-校验并行解码器需要24+168I个时间单元，而传统的解码器需要84+2×84＝252个时间单元来完成一次迭代解码的迭代。这样，需要252I个时间单元来完成I次迭代。这样，当迭代解码次数超过7时，LDPC位-校验并行解码器节省了超过32％的等待时间。当I＝50时，那么24+168I＝8424及252I＝12600，这样位-校验并行解码器节省了33％的等待时间。换句话说，当一个传统的LDPC解码器执行了34次迭代时，新的LDPC位-校验并行解码器已经完成了所有的50次解码迭代。可选地，可通过这个事实描述，在相同时间段内，LDPC位-校验并行解码器比传统解码器可以多执行20次的迭代。

为了输出有序的数据，可以希望将位-校验并行解码器与传统的解码器结合，如下所述：

1.如果一个给定的迭代次数为I，根据执行表以更新边缘消息；

2.通过传统解码器执行第I+1次迭代，即，先进行位引擎处理器的边缘消息更新，而后执行校验引擎处理器的边缘消息更新。

3.基于边缘消息做出硬决定，及估计的代码字被输出而。(或在所有的位引擎处理器已完成一次迭代之后，作出硬决定并将其用于伴随式校验处理(如，通过一个伴随式计算器))。如果代码字没有通过伴随式校验，那么该解码处理返回步骤1。否则，作出代码字的最佳估计，继而将估计的代码字输出。

图44是根据本发明的一个具有块尺寸为1200个位及400个校验等式的2/3率的并行块LDPC编码的LDPC块-二分图的一种实施例的图例。这个例子考虑到具有位长度为1200及400校验等式的编码率为2/3的LDPC编码。这个编码率为2/3的LDPC编码表示如下：

设p＝40。那么有30个位块节点及10个校验块节点。第一20个位块为B₁＝(40i，40i+1，...，40(i+1)i-1)，i＝0，...，20。下10个位块节点为B₁＝(40j，40j+10，40j+20，...，40j+39×10)，j＝0，...，9。该LDPC块二分图在图44中被画出。在LDPC块二分图中，黑边表示并行边缘。边缘(i，j)的排列表示为π_i，j。在位块节点0及校验块节点0之间有两个边缘。有三个不同的排列，称为π_0，0 ¹及π_0,0 ²及。相似地，有不同的排列：π_0，5 ¹，π_0，5 ²，π_0，6 ¹，π_0，6 ²，π_0，8 ¹，π_0，8 ²，π_0，9 ¹，π_0，9 ²π_1，1 ¹，π_1，1 ²，π_1，1 ³，π_1，2 ¹，π_1，2 ²，π_1，3 ¹，π_1，3 ²，π_1，4 ¹，π_1，4 ²，π_2，6 ²，π_5，5 ¹，π_5，5 ²及π_17，7 ¹，π_17，7 ²，π_17，7 ³。

如前所述，这个特别的LDPC编码有1200个位，被组成30个位块节点及10个校验块节点。每个除了第一个校验节点之外的每个校验节点具有的度数为10。因此，如相应的LDPC块二分图所揭示的，每个校验块节点连接至10个位块节点上。表7(如图45所示)提供了这种连接。

图45是根据图44的LDPC块-二分图的由校验块节点到位块节点边缘的映射表。相似于前面所提供的表2(图36中的另外一个例子)，表7提供了根据所使用的这个特定的初始LDPC编码及排列π_i，j，在校验块节点及位块节点之间的特别的连接，其将初始位LDPC二分图转换成LDPC块二分图。

图46是根据本发明的图44的相应于LDPC块-二分图的执行顺序表。同样相似于下面所述的其它实施例，这个表8的产生包括执行顺序，该执行顺序用于控制相应于位块节点的边缘及相应于校验块节点的边缘的同步并行更新。同样也参照上述的实施例，这个表8还包括相关于位块节点的一个最小边缘集，该最小边缘集被初始化，以便按照这个执行顺序组，在随后的解码迭代中支持位-校验并行解码处理。在这个相关于位块节点的最小边缘集的初始化完成后，相关于位块节点的边缘及相关于校验块节点的边缘可被同步及并行地更新。

图47是根据本发明的使用位尺度的LDPC位-校验并行解码功能的一种实施例的图例。首先，在执行包括相关于位块节点的边缘并行处理及相关于校验块节点的边缘处理的迭代解码处理(使用至少一个位引擎处理器及至少一个校验引擎处理器)之前，这个实施例相似于图20所述的实施例。

例如，当接收到在码元节点上的信号的I，Q值之后，m位码元尺度计算器功能块计算相应的码元尺度。在该码元节点上，这些码元尺度接着被传送至一个码元节点计算器功能块，其使用这些接收的码元尺度计算相应于这些码元的位尺度。这些位尺度接着被传送至连接于该码元节点的位节点。

这个实施例的迭代解码处理与图20的实施例不同，因为，相关于位块节点的边缘消息的更新及相关于校验块节点的边缘消息的更新均被同步及并行地进行。至少一个位引擎处理器及至少一个校验引擎处理器合作执行操作，分别对相关于位块节点及校验块节点的边缘消息的进行更新。这些至少一个位引擎处理器及至少一个校验引擎处理器也均使用边缘消息的第一存储器及边缘消息的第二存储器。再一次地，如其它实施例中所述的，这个第一存储器及这个第二存储器可以是单个存取存储器设备。可选地，这个第一存储器及这个第二存储器可通过一个双通道存储器设备中的逻辑部分而实现。当位引擎处理器访问该边缘消息的第一存储器时，校验引擎处理器访问边缘消息的第二存储器。例如，当位引擎处理器更新相关于至少一个位块节点的第一组边缘消息时，位引擎处理器访问边缘消息的第一存储器，及当校验引擎处理器更新相关于至少一个校验位块节点的第一组边缘消息时，校验引擎处理器访问边缘消息的第二存储器。然后，交换该更新处理：当位引擎处理器接着更新相关于至少一个位块节点的第二组边缘消息时，位引擎处理器访问边缘消息的第二存储器。当校验引擎处理器更新相关于至少一个校验块节点的第二组边缘消息时，校验引擎处理器访问边缘消息的第一存储器。

该迭代解码处理可按预先设定的迭代次数而重复执行(如，重复n次，其中n是可选的)。可选地，重复这些迭代解码处理步骤，直到LDPC编码的伴随式均等于0(在某一精确度内)。

在每个解码迭代期间，于位引擎处理器中产生软输出信息。在这个实施例中，可将这个软输出提供给一个硬限幅器，其可做出硬决定，这个硬信息可被提供至一个伴随式计算器，以确定是否LDPC编码的伴随式均等于0(在某一精确度内)。也就是说，伴随式计算器确定相关于LDPC编码的每一个伴随式在预定的某一精度范围内是否实质上等于0。例如，当一个伴随式具有一个数学上的非0值，其小少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上等于0。当一个伴随式具有一个数学上的非0值，其大少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上不等于0。

当伴随式实质上不等于0时，该迭代解码处理继续再一次地于该至少一个位引擎处理器及该至少一个校验引擎处理器之间适当地更新及传递边缘消息。在所有这些迭代解码处理步骤执行完毕后，那么基于该位软信息，位(组成一个代码字)的最佳估计被输出。在这个实施例的方法中，通过码元节点计算器功能块而计算的位尺度值为固定值，进行位节点更新时重复使用该值。

图48是根据本发明的执行LDPC位-校验并行解码的方法的一种实施例的流程图。该方法包括接收一个连续时间信号。已经被编码在该连续时间信号内的信息位，是利用LDPC编码方式进行编码的。这种LDPC编码可被看作并行块LDPC编码。在这个接收的连续时间信号上，可注意到该方法包括执行任何必要的第一连续时间信号(如，原始接收的连续时间信号)的降频转换，由此而产生一个第二连续时间信号。降频转换可从载频到基带的直接转换，或可选地通过一个IF(中频)进行转换而不脱离本发明的精神及范围。

该方法还包括抽样第一(或第二)连接时间信号(如，使用ADC)由此而产生一个离散时间信号并从中提取I，Q(同相，正交)分量。然后，该方法还包括解调I，Q分量及执行I，Q分量的码元映射，由此而产生一个离散值调制码元序列。之后，该方法还包括根据预先设定的执行顺序执行边缘消息的更新。这个与校验块节点相关的边缘消息及与位块节点相关的边缘消息的更新是同步及并行地执行的。例如，该方法包括为所有的位块节点更新边缘消息的位引擎处理，及该方法包括为所有的校验块节点更新边缘消息的校验引擎处理。

在这个特别的实施例中，该方法包括基于所述的用于管理并行解码处理的执行顺序，对块节点(如，位)重新排序。这个对位块节点(如，位)的重排序是在最后的解码迭代完成后而执行。该方法还包括基于相应于最后更新的边缘消息的软消息而做出硬决定。通过使用这些硬决定，该方法还包括输出有关传送的代码字(有至少一个信息位包括于其内)的最佳估计，其中，该代码字是从接收的连续时间信号中提取的。

图49是根据本发明的执行LDPC位-校验并行解码的方法的一种可选实施例的流程图。首先，这个特别的方法的操作与图48所述的实施例很相似。该方法包括接收一个连续时间信号。已经被编码在该连续时间信号内的信息位，是利用LDPC编码方式进行编码的。这个LDPC编码可被看作并行块LDPC编码。在这个接收的连续时间信号上，可注意到该方法包括执行任何必要的第一连续时间信号(如，原始接收的连续时间信号)的降频转换，由此而产生一个第二连续时间信号。降频转换可从载频到基带的直接转换，或可选地通过一个IF(中频)进行转换而不脱离本发明的精神及范围。

该方法还包括抽样第一(或第二)连接时间信号(如，使用ADC)由此而产生一个离散时间信号并从中提取I，Q(同相，正交)分量。然后，该方法还包括解调I，Q分量及执行I，Q分量的码元映射，由此而产生一个离散值调制码元序列。之后，该方法还包括根据预先设定的执行顺序执行边缘消息的更新。这个与校验块节点相关的边缘消息及与位块节点相关的边缘消息的更新是同步及并行地执行的。例如，该方法包括为所有的位块节点更新边缘消息的位引擎处理，及该方法包括为所有的校验块节点更新边缘消息的校验引擎处理。

然而，从现在开始，这个方法就要脱离图48所示的方法的操作。在这个特别的实施例中，该方法包括基于相应边缘消息的软信息而做出硬决定，以产生当前的代码字估计。这个估计同样包括基于执行顺序的当前状态对位块节点进行重排序，以做出代码字的有效的当前估计。也就是说，考虑执行顺序的当前状态，以便以适当的顺序排列位块节点(如，位)，从而使代码字的有效当前估计在正确的位顺序内。执行顺序的当前状态可被看作在此点(步骤)之前已被应用的执行顺序。同样，注意到做出硬决定的执行是在位引擎处理完成至少一个解码迭代之后而执行的。

在做出这个代码字的当前估计之后，该方法包括执行代码字当前估计的伴随式校验。以确定是否这个代码字的当前估计通过了伴随式校验。如果伴随式校验没有通过，那么该方法包括根据预先设定的执行顺序(同步及并行地执行)而返回到边缘消息更新步骤。然而，如果发现伴随式校验实际上通过了，那么该方法包括基于上述的在本步骤之前已被应用于管理并行解码处理的执行顺序，对位块节点(如，位)进行重新排序。由上述的伴随式校验步骤控制，这个位块节点(如，位)的重排序是执行完最后一次解码迭代之后进行的。

通过使用这些适当的重排序的位块节点(如，位)，该方法还包括输出从接收的连续时间信号中所提取的传送代码字的最佳估计(有至少一个信息位包括于其内)。该传送代码字的最佳估计是根据硬决定而产生的，其中，硬决定是基于相应于最后更新的边缘消息的软信息而做出的。

前面所揭示的利用位尺度执行LDPC位-校验并行解码功能及方法的原则也可扩展至其它各种应用于解码LDPC编码信号的实施例。例如，这些同步及并行更新边缘消息的原则，可适用于利用位尺度(具有位尺度更新)根据LDPC块-校验并行解码功能进行的解码，以及利用码元尺度和位尺度两者根据LDPC混合-校验并行解码功能进行的解码。一些关于如何进行各种可变节点及校验块节点的边缘消息的同步及并行更新的方法，对于这些特别的解码方法中的每一个，均揭示于下面的图中。

图50是根据本发明的使用位尺度(具有位尺度更新)的LDPC位-校验并行解码功能的一种实施例的图例。首先，在执行相关于位块节点的边缘并行处理及关于校验块节点的边缘处理的迭代解码处理之前(使用至少一个位引擎处理器及至少一个校验引擎处理器)，这个实施例的操作与前面提到的图22所述的实施例相似。

为了对具有m位的信号序列的LDPC编码调制信号进行解码，可采用这个图中的功能。在码元节点处接收到I，Q(同相，正交)值之后，m位码元尺度计算器功能块计算相应的码元尺度。在码元节点处，这些码元尺度接着被传送至码元节点计算器功能块，其使用这些接收到的码元尺度计算相应于这些码元的位尺度。码元节点计算器功能块在随后的解码迭代期间也可执行位尺度更新。

本实施例的迭代解码处理与图22的实施例不同，因为，相关于位块节点的边缘消息的更新及相关于校验块节点的边缘消息的更新两者是同步及并行地执行。至少一个位引擎处理器及至少一个校验引擎处理器分别合作执行相关于位块节点和校验块节点的边缘消息的更新。这些至少一个位引擎处理器及至少一个校验引擎处理器也均使用边缘消息的第一存储器及边缘消息的第二存储器。再一次地，如其它实施例中所提到的，第一存储器及第二存储器可以是单独的存取存储器设备。可选地，第一存储器及这个第二存储器可通过一个双通道存储器设备中的逻辑部分实现。当位引擎处理器访问该边缘消息的第一存储器时，校验引擎处理器访问边缘消息的第二存储器。例如，当位引擎处理器更新相关于至少一个位块节点的第一组边缘消息时，位引擎处理器访问边缘消息的第一存储器；当校验引擎处理器更新相关于至少一个校验块节点的第一组边缘消息时，校验引擎处理器访问边缘消息的第二存储器。然后，交换该更新处理：当位引擎处理器接着更新相关于至少一个位块节点的第二组边缘消息时，位引擎处理器访问边缘消息的第二存储器。当校验引擎处理器更新相关于至少一个校验位块节点的第二组边缘消息时，校验引擎处理器访问边缘消息的第一存储器。

该迭代解码处理可按预先设定的迭代次数而重复执行(如，重复n次，其中n是可选的)。可选地，重复这些迭代解码处理步骤，直到LDPC编码的伴随式均等于0(在某一精确度内)。

在每个解码迭代期间，于位引擎处理器中产生软输出信息。在这个实施例中，可将这个软输出提供给一个硬限幅器，其可做出硬决定，这个硬信息可被提供至一个伴随式计算器，以确定是否LDPC编码的伴随式均等于0(在某一精确度内)。也就是说，伴随式计算器确定相关于LDPC编码的每一个伴随式在预定的某一精度范围内是否实质上等于0。例如，当一个伴随式具有一个数学上的非0值，其小少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上等于0。当一个伴随式具有一个数学上的非0值，其大少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上不等于0。

当伴随式实质上不等于0时，该迭代解码处理继续再一次地于该至少一个位引擎处理器及该至少一个校验引擎处理器之间适当地更新及传递边缘消息。在所有这些迭代解码处理步骤执行完毕后，那么基于该位软信息，位(组成一个代码字)的最佳估计被输出。在这个实施例的方法中，通过码元节点计算器功能块而计算的位尺度值为固定值，进行位节点更新时重复使用该值。

图51是根据本发明的使用码元尺度的LDPC码元校验并行解码功能的一种实施例的图例。首先，在执行包括相关于码元块节点的边缘并行处理及相关于校验块节点的边缘处理的迭代解码处理(使用至少一个码元序列及码元节点更新处理器及至少一个校验引擎处理器)之前，这个实施例相似于图26B所述的实施例。这个实施例的最初的解码处理过程相似于图26B。。

然而，这个实施例的迭代解码处理不同于图26B的实施例，因为，相关于码元块节点的边缘消息的更新及相关于校验块节点的边缘消息的更新两者是同步及并行地执行。至少一个码元序列及码元节点更新处理器和至少一个校验引擎处理器分别合作执行相关于码元块节点的边缘消息及相关于校验块节点的边缘消息的更新。这些至少一个码元序列及码元节点更新处理器及至少一个校验引擎处理器也均使用边缘消息的第一存储器及边缘消息的第二存储器。再一次地，如其它实施例中所提到的，第一存储器及第二存储器可在单独的存取存储器设备上实现。可选地，第一存储器及这个第二存储器可通过一个双通道存储器设备中的逻辑部分而实现。当一个码元序列及码元节点更新处理器访问边缘消息的第一存储器时，校验引擎处理器访问边缘消息的第二存储器。例如，当码元序列及码元节点更新处理器更新相关于至少一个码元块节点的第一组边缘消息时，码元序列及码元节点更新处理器访问边缘消息的第一存储器。当校验引擎处理器更新相关于至少一个校验块节点的第一组边缘消息时，校验引擎处理器访问边缘消息的第二存储器。然后，交换该更新处理：当码元序列及码元节点更新处理器接着更新相关于至少一个码元块节点的第二组边缘消息时，码元序列及码元节点更新处理器访问边缘消息的第二存储器。当校验引擎处理器更新相关于至少一个校验块节点的第二组边缘消息时，校验引擎处理器访问边缘消息的第一存储器。

该迭代解码处理可按预先设定的迭代次数而重复执行(如，重复n次，其中n是可选的)。可选地，重复这些迭代解码处理步骤，直到LDPC编码的伴随式均等于0(在某一精确度内)。

在每个解码迭代期间，于码元序列及码元节点更新处理器中产生软输出信息。在这个实施例中，可将这个软输出提供给一个硬限幅器，其可做出硬决定，这个硬信息可被提供至一个伴随式计算器，以确定是否LDPC编码的伴随式均等于0(在某一精确度内)。也就是说，伴随式计算器确定相关于LDPC编码的每一个伴随式在预定的某一精度范围内是否实质上等于0。例如，当一个伴随式具有一个数学上的非0值，其小少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上等于0。当一个伴随式具有一个数学上的非0值，其大少于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上不等于0。

当伴随式实质上不等于0时，该迭代解码处理继续再一次使用该至少一个码元序列及码元节点更新处理器及该至少一个校验引擎处理器，对相关于码元块节点的边缘消息及相关于校验块节点的边缘消息进行适当更新。所有这些迭代解码处理步骤已经执行完，那么基于码元软信息，输出一个或多个码元(合作组成一个代码字)的最佳估计。

图52是根据本发明的使用码元尺度及位尺度的LDPC混合校验并行解码功能的一种实施例的图例。首先，在执行包括相关于位块节点及码元块节点的结合(如，使用位块节点及码元块节点两者的混合)的边缘并行处理及相关于校验块节点(使用至少一个码元序列及码元节点更新处理器和至少一个校验引擎处理器)的边缘处理的迭代解码处理执行之前，这个实施例的操作与前面图27的相似。这个实施例的最初迭代处理操作与图27相似。

然而，本实施例的迭代解码处理不同于图27所述的实施例，因为，相关于位块节点及码元块节点的混合结合的边缘消息的更新及相关于校验块节点的边缘消息的更新两者是同步及并行地执行。至少一个码元序列及码元节点更新处理器及至少一个校验引擎处理器分别合作执行相关于位块节点和码元节点的混合结合的边缘消息的更新及相关于校验块节点的边缘消息的更新。这些至少一个码元序列及码元节点更新处理器及至少一个校验引擎处理器也均使用边缘消息的第一存储器及边缘消息的第二存储器。再一次地，如其它实施例中所提到的，第一存储器及第二存储器可在单独的存取存储器设备上实现。可选地，第一存储器及这个第二存储器可通过一个双通道存储器设备中的逻辑部分而实现。当一个码元序列及码元节点更新处理器访问边缘消息的第一存储器时，校验引擎处理器访问边缘消息的第二存储器。例如，当码元序列及码元节点更新处理器更新相关于至少一个位块节点及码元块节点的混合结合的第一组边缘消息时，码元序列及码元节点更新处理器访问访问边缘消息的第一存储器。当校验引擎处理器更新相关于至少一个校验块节点的第一组边缘消息时，校验引擎处理器访问边缘消息的第二存储器。然后，交换该更新处理：当码元序列及码元节点更新处理器接着更新相关于至少一个位块节点和码元块节点的混合结合的第二组边缘消息时，码元序列及码元节点更新处理器访问边缘消息的第二存储器。当校验引擎处理器更新相关于至少一个校验块节点的第二组边缘消息时，校验引擎处理器访问边缘消息的第一存储器。

相似于前面所述的一些其它实施例，该迭代解码处理可按预先设定的迭代次数而重复执行(如，重复n次，其中n是可选的)。可选地，重复这些迭代解码处理步骤，直到LDPC编码的伴随式均等于0(在某一精确度内)。

在每个解码迭代期间，于码元序列及码元节点更新处理器中产生混合类型的软输出信息(包括码元层和位层信息两者)。在这个实施例中，可将这个软输出提供给一个硬限幅器，其可做出硬决定，这个硬信息可被提供至一个伴随式计算器，以确定是否LDPC编码的伴随式均等于0(在某一精确度内)。也就是说，伴随式计算器确定相关于LDPC编码的每一个伴随式在预定的某一精度范围内是否实质上等于0。例如，当一个伴随式具有一个数学上的非0值，其小于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上等于0。当一个伴随式具有一个数学上的非0值，其大于预先设定的某一精确度所定义的某阈值，那么这个伴随式可被认为实质上不等于0。

当伴随式基本上不等于0时，该迭代解码处理继续再一次地利用至少一个码元序列及码元节点更新处理器及至少一个校验引擎处理器通过适当地更新相关于位块节点及码元块节点的混合结合的边缘消息及关于校验块节点的边缘消息。所有这些迭代解码处理步骤已经完成，那么一个或多个码元的最佳估计，及包括于其内的位(共同组成代码字)被基于混合软信息而输出(如，码元软信息及位软信息)。

当伴随式实质上不等于0时，该迭代解码处理继续再一次使用该至少一个码元序列及码元节点更新处理器及该至少一个校验引擎处理器，对相关于位块节点和码元块节点的混合结合的边缘消息及相关于校验块节点的边缘消息进行适当更新。所有这些迭代解码处理步骤已经执行完，那么基于混合软信息(如，码元软信息和位软信息)，输出一个或多个码元的最佳估计，该位包含于其中(合作组成一个代码字)。

图53A是根据本发明的LDPC位-校验并行解码处理的第一步骤的一种实施例的图例。这个图简单地示出了相对于边缘消息的左存储器及相对于边缘消息的右存储器，P个位引擎处理器及P个校验引擎处理器是怎样操作的。在第一时间段内，当P个位引擎处理器正在更新包含于边缘消息的左存储器内的边缘消息时，P个校验引擎处理器正在更新包含于边缘消息的右存储器内的边缘消息。然后，P个位引擎处理器及P个位引擎处理器对两个存储器的访问交替。在第二时间段内，当P个位引擎处理器更新包括于边缘消息的右存储器内的边缘消息时，P个校验引擎处理器更新包括于边缘消息的左存储器内的边缘消息。再次注意到左存储器及右存储器可为两个单独的存储器设备(如，单个存取类型的存储器)。可选地，右存储器及左存储器可在一个单个存储器设备内的逻辑分区(如双通道存取类型的存储器)上实现。

图53B是根据本发明的LDPC码元-校验并行解码处理的第一步骤的一种实施例的图例。这个图简单地示出了相对于边缘消息的左存储器及相对于边缘消息的右存储器，P个码元引擎处理器及P个校验引擎处理器是怎样操作的。在第一时间段内，当P个码元引擎处理器正在更新包含于边缘消息的左存储器内的边缘消息时，P个校验引擎处理器正在更新包含于边缘消息的右存储器内的边缘消息。然后，P个码元位引擎处理器及P个校验引擎处理器对这两个存储器的访问交替。在第二时间段期间，当P个码元引擎处理器更新包含于边缘消息的右存储器内的边缘消息时，P个校验引擎处理器更新包含于边缘消息的左存储器内的边缘消息。再次注意到左存储器及右存储器可为两个单独的存储器设备(如，单个存取类型的存储器)。可选地，右存储器及左存储器可在一个单个存储器设备内的逻辑分区(如双通道存取类型的存储器)上实现。

同样注意到，前面的图中所描述的方法也可于任何适当设计的系统和/或设备(通信系统，通信发射器，通信接收器，通信收发器，和/或此处所述的功能块)中执行，这些系统和/设备在前已有描述，而不脱离本发明的精神及范围。

而且，同样注意到各种功能，系统和/或设备设计，及此处所述的相关实施例的方法均可以在对数域内执行，由此可使用加法操作执行乘法操行及使用减法操作执行除法操作。

关于上述的本发明及附图的描述，其它修改及变化是显而易见的。同样明显地，这种其它的修改及变化是可以实现的，而不脱离本发明的精神及范围。

Claims (10)

1、一种解码器，可执行LDPC(低密度奇偶校验)位-校验并行解码，该解码器包括：

尺度(metric)计算器，其可计算相应于LDPC编码信号的具有m位的码元的多个m位码元尺度(metrics)；

码元节点计算器功能块，其使用多个m位码元尺度(metrics)计算多个位尺度(metrics)；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，以在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

2、根据权利要求1所述的解码器，其中：

该迭代解码处理功能块包括多个位引擎处理器；

多个位引擎处理器的第一位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第二边缘消息。

3、一种解码器，可执行LDPC(低密度奇偶校验)位-校验并行解码，该解码器包括：

尺度计算器，其可计算相应于LDPC编码信号的具有m位的码元的多个m位码元尺度；

码元节点计算器功能块，其使用多个m位码元的尺度计算多个位尺度；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，以在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在迭代解码处理功能块根据预定的多个执行顺序执行最终解码迭代后，迭代解码处理功能块可以对已根据预先设定的多个执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

其中，该相应于第二位块节点的多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初被编码进LDPC编码信号中。

4、根据权利要求3所述的解码器，其中：

该迭代解码处理功能块包括多个位引擎处理器；

多个位引擎处理器的第一位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第一边缘消息；及

多个位引擎处理器的第二位引擎处理器在第一时间段更新相应于第一位块节点的多个边缘消息的第二边缘消息。

5、一种解码器，可执行LDPC(低密度奇偶校验)位-校验并行解码，该解码器包括：

尺度计算器，其可计算相应于LDPC编码信号的具有m位的码元的多个m位码元尺度；

码元节点计算器功能块，其使用多个m位码元的尺度计算多个位尺度；

位节点计算器功能块，其可使用多个位尺度计算相应于码元的m位的多个软消息；

迭代解码处理功能块，其可使用多个软消息初始化多个相应于最小的多个位块节点的边缘消息，以在随后的根据预设的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该迭代解码处理功能块可在第一时间段更新相应于第一位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第一时间段同时更新相应于第一校验块节点的多个边缘消息；

其中，该迭代解码处理功能块可在第二时间段更新多个相应于第二位块节点的多个边缘消息；

其中，该迭代解码处理功能块还可在第二时间段同时更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在该迭代解码处理功能块根据预先设定的多个执行顺序执行最终的解码迭代后，该迭代解码处理功能块可执行一个额外的解码迭代而不需要执行顺序控制，这样自然地对相应于第二位块节点的已根据预先设定的多个执行顺序而发生了变化的多个位进行重新排序；及

其中，该相应于第二位块节点的多个位的重排序允许该迭代解码处理功能块根据一个顺序输出LDPC编码信号的码元位的软估计，在该顺序中，信息位最初已被编码进LDPC编码信号中。

6、一种无线通信设备，该设备包括：

射频前端，其用于接收及滤波连续时间信号，该信号包括至少一个已使用LDPC(低密度奇偶校验)编码进行编码的信息位；

ADC(模数转换器)，其用于对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I、Q(同相，正交)分量；

解调器，其用于接收I、Q分量及执行I、Q分量的码元映射，从而产生离散值调制码元序列；及

LDPC位-校验并行解码器，其用于对离散值调制码元序列的码元进行解码，以对包括于其内的至少一个信息位进行最佳估计。

7、一种无线通信设备，该设备包括：

射频前端，其用于接收及滤波连续时间信号，该信号包括至少一个已使用LDPC(低密度奇偶校验)编码进行编码的信息位；

ADC(模数转换器)，其用于对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I、Q(同相，正交)分量；

解调器，其用于接收I、Q分量及执行I，Q分量的码元映射，从而产生离散值调制码元序列；及

LDPC位-校验并行解码器，其用于对离散值调制码元序列的码元进行解码，以对包括于其内的至少一个信息位进行最佳估计。

其中，该LDPC位-校验并行解码器可初始化相应于最小多个位块节点的多个边缘消息，以在随后的根据预先决定的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该LDPC位-校验并行解码器可在第一时间段内更新相应于第一位块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器也可在第一时间段内同步更新相应于第一校验块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器可在第二时间段内更新相应于第二位块节点的多个边缘消息；

其中，该LDPC位-校验并行解码器也可在第二时间段内同步更新相应于第二校验块节点的多个边缘消息；及

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

8、一种用于执行LDPC(低密度奇偶校验)位-校验并行解码的方法，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个已使用LDPC(低密度奇偶校验)编码进行编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I，Q(同相，正交)分量；

对I，Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序控制的LDPC位-校验并行解码，对包括于其内的至少一个信息位进行最佳估计；

其中，该解码执行LDPC位-校验并行解码，包括：在第一时间段，同步更新相应于第一位块节点的多个边缘消息以及更新相应于第一校验块节点的多个边缘消息；

其中，该解码执行LDPC位-校验并行解码，包括：在第二时间段，同步更新相应于第二位块节点的多个边缘消息以及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

9、一种执行LDPC(低密度奇偶校验)位-校验并行解码的方法，其特征在于，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个已使用LDPC(低密度奇偶校验)编码进行编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I，Q(同相，正交)分量；

对I，Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序控制的LDPC位-校验并行解码，对包括于其内的至少一个信息位进行最佳估计；

其中，该解码初始化相应于最小多个位块节点的多个边缘消息，以在随后的根据预先决定的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该解码执行LDPC位-校验并行解码，包括：在第一时间段，同步更新相应于第一位块节点的多个边缘消息以及更新相应于第一校验块节点的多个边缘消息；

其中，该解码执行LDPC位-校验并行解码，包括：在第二时间段，同步更新相应于第二位块节点的多个边缘消息以及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在根据预定的多个执行顺序执行最终解码迭代后，对已根据预先设定的多个执行顺序而发生了变化的第二位块节点的多个位进行重新排序；及

其中，该对相应于第二位块节点的多个位进行的重新排序允许根据一个顺序输出离散值调制码元序列中的码元位的软估计，在该顺序中，包含于其中的至少一个信息位最初采用LDPC编码进行了编码。

10、一种执行LDPC(低密度奇偶校验)位-校验并行解码的方法，该方法包括：

接收及滤波连续时间信号，该信号包括至少一个已使用LDPC(低密度奇偶校验)编码进行编码的信息位；

对该接收及滤波的连续时间信号进行抽样，从而产生离散时间信号及从中提取I，Q(同相，正交)分量；

对I，Q分量进行解调及码元映射，从而产生离散值调制码元序列；

对离散值调制码元序列的码元进行解码，以利用由预先设定的多个执行顺序控制的LDPC位-校验并行解码，对包括于其内的至少一个信息位进行最佳估计；

其中，该解码初始化相应于最小多个位块节点的多个边缘消息，以在随后的根据预先决定的多个执行顺序管理的解码迭代中支持位-校验并行解码处理；

其中，该解码执行LDPC位-校验并行解码，包括：在第一时间段，同步更新相应于第一位块节点的多个边缘消息以及更新相应于第一校验块节点的多个边缘消息；

其中，该解码执行LDPC位-校验并行解码，包括：在第二时间段，同步更新相应于第二位块节点的多个边缘消息以及更新相应于第二校验块节点的多个边缘消息；

其中，多个边缘消息相应于多个边缘，该多个边缘将相应于LDPC编码的LDPC块二分图中的多个位块节点与多个校验块节点通讯地连接，LDPC编码信号通过该LDPC编码产生。

其中，在根据预定的多个执行顺序执行最终的解码迭代后，执行一个额外的解码迭代而不需要执行顺序控制，这样自然地对相应于第二位块节点的已根据预先设定的多个执行顺序而发生了变化的多个位进行重新排序；及

其中，对相应于第二位块节点的多个位进行的重新排序允许根据一个顺序输出离散值调制码元序列中的码元位的软估计，在该顺序中，包含于其中的至少一个信息位最初已采用LDPC编码进行了编码。

Images