CN112367144A - 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法 - Google Patents

基于ldpc与并行qpsk调制的高速数据传输系统及实现方法 Download PDF

Info

Publication number
CN112367144A
CN112367144A CN202011128602.7A CN202011128602A CN112367144A CN 112367144 A CN112367144 A CN 112367144A CN 202011128602 A CN202011128602 A CN 202011128602A CN 112367144 A CN112367144 A CN 112367144A
Authority
CN
China
Prior art keywords
data
parallel
module
speed
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011128602.7A
Other languages
English (en)
Inventor
杨欣
袁瑞琛
谢坚
王伶
汪跃先
张兆林
韩闯
陶明亮
粟嘉
范一飞
邢自健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202011128602.7A priority Critical patent/CN112367144A/zh
Publication of CN112367144A publication Critical patent/CN112367144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供了一种基于LDPC与并行QPSK调制的高速数据传输系统及实现方法，在发送端采用并行处理的方式对数据进行处理，再进行LDPC编码、并行QPSK调制及变频后发射，接收端通过将信号变频及并行QPSK解调后，对输出的并行数据送入LDPC解码模块得到解码后的数据，以发送端分组的逆过程对数据进行合并，得到解调解码后的接收数据。本发明实现了一种在利用并行低速处理解决高速信号的编码、调制、解调、解码等传输过程的一种方式，等效实现硬件复杂度高难以实现、系统时延高的上百阶的大滤波器，有效的减少系统处理时延、降低硬件成本，解决了高速信号传输过程中可能存在的误码，为实际的机载等系统的应用提供了技术基础。

Description

基于LDPC与并行QPSK调制的高速数据传输系统及实现方法
技术领域
本发明涉及数据通信领域，特别涉及高速数据通信传输技术领域，适用于并行高速数据传输技术领域。
背景技术
随着无线通信的不断发展，飞机对地通信和无人机通信等高速数据链对通信系统发射机的功率效率和带宽效率提出更高的要求，这使得高速数据传输系统的研究日益迫切。而近年来，无人驾驶飞机(Unmanned Aerial Vehicle，UAV)，简称为无人机，以其尺寸小，重量轻；机动性能好，适应性强；结构简单，成本低廉；使用限制少、无人员伤亡、隐蔽性好等优点，在军事和民用领域均得到了广泛的应用，使得飞机对地通信和无人机通信等髙速数据传输系统也不断发展。
随着其信息采集数量的大幅度增加和对信息实时性传输要求的提高，面临的最大障碍就是复杂多变的无线信道造成的误码等问题。在调制之前进行信道编码，利用信道编码具有的强大的纠错能力来提高整个系统的性能。在众多的信道编码中低密度奇偶校验码(Low Density Parity Check Codes，LDPC)由于良好的纠错能力引起人们越来越多的关注。随着计算能力增强，存储能力的提高，人们发现了LDPC优良的性能，人们开始不断加大力度进行研究，对LDPC校验矩阵构造进行许多卓有成效的工作，形成了准循环的LDPC码校验矩阵，丰富了LDPC的编码方法，使得编码复杂度趋于线性。对LDPC译码算法提出了各种译码算法如置信传播算法、对数域的置信传播算法、简化的对数域置信传播算法、NormalizedBP-Based算法、Offset BP-Based算法等，所有的算法都是围绕在保证其译码所需要的性能的前提下，尽量减少译码的复杂度，这些成就为的实际应用提供可能。
调制解调技术是高速无线通信的核心技术并且也是目前数据传输系统研究的难点。当基带数据速率比较高时，解调端需要处理更加高速的串行数据，如果直接运行解调算法就要求数字芯片有比较丰富的资源和比较高的工作时钟，而当前比较常用数字芯片FPGA内部工作时钟超过400MHz时很容易产生误码，需要对于复杂的解调算法并行处理才能满足高速数据传输的要求。
发明内容
为了克服现有技术的不足，本发明提供一种基于LDPC与并行QPSK调制的高速数据传输系统及实现方法.
本发明解决其技术问题所采用的技术方案是：
一种基于LDPC与并行QPSK调制的高速数据传输系统，首先在发送端将高速的原始信源进行数据分组，而后采用并行处理的方式对数据进行处理，接着并行对数据进行LDPC编码，而后将编码后的数据进行并行QPSK调制，将调制后的信号做数字上变频至中频后送入高速DAC模块，经过射频和天线模块将信号做模拟上变频至Ku波段发射至信道中；在信道中信号叠加噪声和干扰；接收端通过天线和射频模块将接收到的Ku波段的信号送入高速ADC模块，高速ADC模块将信号经模拟下变频至中频后进行并行QPSK解调，QPSK解调后为并行数据输出，对输出的并行数据送入LDPC解码模块得到解码后的数据，将解码后的数据以发送端分组的逆过程对数据进行合并，得到解调解码后的接收数据。
本发明还提供一种基于LDPC与并行QPSK调制的高速数据传输系统的实现方法，包括以下步骤：
(1)首先，发射端将待发送的数据分组，分别进行LDPC编码，然后各路数据按照传输协议将数据组合成数据帧分别存入RAM中；
(2)将步骤(1)中存入RAM中的数据按照每次2比特并行读出，接着输入并行QPSK调制模块，并行QPSK调制模块由一个多相滤波器构成从而完成并行调制，并行调制后的每路数据进行数字上变频后，送入高速DAC模块实现数模转换，而后经过射频和天线模块将信号模拟上变频至Ku波段发射至信道中；
(3)信号在信道中传输，会有干扰和噪声的叠加，接收端利用天线与射频模块接收信号并通过高速ADC模块将信号模拟下变频至中频，中频信号做模数转换并转换为并行数据输出，然后将中频信号通过数字下变频至基带，然后通过并行QPSK解调模块，并行QPSK解调模块由一个多相滤波器构成从而实现并行解调；
(4)将步骤(3)中解调后的数据做LDPC解码，以步骤(1)中的数据分组的逆过程对数据进行合并，从而得到最终接收的数据。
其中，步骤(2)中的多相滤波器将处理串行高速的上百阶的大滤波器，通过抽取的方式转换为多个几十阶甚至几阶的小滤波器并行处理，在发送端多相滤波器(如图4所示)充当成型滤波器完成并行QPSK的调制，在接收端多相滤波器(如图6所示)充当匹配滤波器完成并行QPSK的解调。
本发明的有益效果在于：
(1)实现了一种在FPGA中利用并行低速处理解决高速信号的编码、调制、解调、解码等传输过程的一种方式。
(2)利用多相滤波器利用多个几十阶甚至几阶小滤波器来等效实现硬件复杂度高难以实现、系统时延高的上百阶的大滤波器，可以有效的减少系统处理时延、降低硬件成本。
(3)将LDPC编码与并行QPSK调制结合起来，解决了高速信号传输过程中可能存在的误码，为实际的机载等系统的应用提供了技术基础。
附图说明
图1为本发明的高速数据传输系统示意图。
图2为本发明的硬件连接示意图。
图3为本发明的高速信号编码调制软件实现流程图。
图4为本发明的发射多相滤波器示意图。
图5为本发明的高速信号解调解码软件实现流程图。
图6为本发明的接收多相滤波器示意图。
图7为本发明的多相滤波器第1-10路移位示意图。
图8为本发明的多相滤波器第11-20路移位示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
以下结合附图和附表对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。
正交幅度调制具有传输速率较高、频带利用率大，且实现简单等优点，是使用最普遍的调制方式之一，然而当传输数据的速率提高时，其硬件所要求的处理速度也会随之提升，通常比较常用的数字芯片FPGA内部工作时钟超过400MHz时很容易产生误码，越高的工作时钟其综合布线的难度和硬件的成本也会更高。因此，并行调制就可以利用低工作时钟和普通的FPGA达到高性能FPGA高速时钟串行调制相同的效果。高速的数据传输通常伴随着误码，而传输速率越高，误码也会越高，因此需要信源编码进行纠错。LDPC码与其它信道码相比较最大的优势在于优越的纠错能力，在采用加性高斯白噪声(Additive WhiteGaussian Noise，AWGN)时，LDPC的性能与香农极限十分接近。利用LDPC与并行QPSK联合调制的方式可以以低成本低处理速率的方式实现高速数据的传输。
本发明提出了一种基于LDPC与并行QPSK调制的高速数据传输系统，如图1所示。在本实施例中，信号处理板板载两片FPGA，一个是Xilinx公司的XC7VX690T，负责LDPC编解码、QPSK的调制解调等操作；另一个是Xilinx公司的XC7A100T，负责配置高速ADC模块、高速DAC模块、时钟网络、同步网络等模块的配置。板载高速DAC采用ADI公司的AD9172，16路并行输入，DAC数据输入随路时钟速率为250MHz，输出为采样率4GSPS的单通道输出。板载高速ADC采用TI公司的AD12J4000，单通道输入，设置采样速率为4GSPS，ADC数据输出随路时钟速率为200MHz，20路并行输出，即一个时钟周期并行输出20个采样点。与上位机的通信采用千兆网口。为了完成通信，需要两块信号处理板，每块信号处理板均既可发送也可接收，即可实现双工通信。硬件连接示意图如图2所示。
一种基于LDPC与并行QPSK调制的高速数据传输系统的实现方法，具体实施步骤如下：
(1)首先，通过千兆网口将待发送的数据由上位机传入FPGA中进行分组，待发送的原始有效数据的信息速率为600Mbps，数据分组进行码率为5/6的LDPC编码，编码后的信息速率为720Mbps，数据根据帧格式添加帧头帧尾和导频，信息速率为800Mbps，将完成数据帧拼接的数据存入RAM中；
(2)每个时钟从RAM中读出2bit数据(I路和Q路分别为2bit，因为I路与Q路结构完全一样，因此只说明I路即可)送入并行QPSK调制模块，该模块由一个多相滤波器组成，具体调制方式如图4所示。根据指标利用MATLAB的FDATool工具计算出滤波器的阶数为171阶，多相滤波器将串行高速的大滤波器转换为多个小滤波器并行处理，即对171阶的升余弦滤波进行抽样，由于硬件输出的是20路数据，则第一路就抽取第1、11、21、……个滤波器系数，第二路就抽取第2、12、22、……个滤波器系数，以此类推一直到第十路。而第十一路至第二十路与第一路至第十路滤波器系数相同。该滤波器同时输入两个符号，滤波过程实际上是卷积过程，然而由于是同时处理两个符号，因此，每一路就不是普通的卷积过程，需要每个时刻数据移位两位，第1-10路移位过程如图7所示，而第11-20路移位过程如图8所示；将滤波后的I路和Q路数据做数字上变频至中频1GHz，再通过JESD204B高速接口将并行数据转换为高速串行，送入高速DAC中做数模转换，而后经过射频模块和天线将信号发射出去。
(3)接收端利用天线与射频模块接收信号，并经过高速ADC做模数转换，然后通过JESD204B高速接口将高速串行数据转为并行数据，先做数字下变频至基带得到20路I路与20路Q路，然后将20路(I路与Q路结构完全一样，因此只说明I路即可)并行数据输入至并行QPSK解调模块，该模块由一个多相滤波器组成，解调方式如图6所示。该滤波器的系数也是从步骤(2)中的171阶大滤波器中抽取，但是为反向抽取，即此时的第一路抽取第1、11、21、……个滤波器系数，第二路抽取第10、20、30、……个滤波器系数，第三路抽取第9、19、29、……个滤波器系数，以此类推；第十一路至第二十路与第一路至第十路滤波器系数保持相同。每一路的滤波过程与步骤(2)中相同，不同的是将20路输出的数据进行加和操作，得到解调数据。
(4)将步骤(3)中解调后的数据做LDPC解码，以步骤(1)中的数据分组的逆过程对数据进行合并，从而得到最终接收的数据。

Claims (3)

1.一种基于LDPC与并行QPSK调制的高速数据传输系统，其特征在于：
首先在发送端将高速的原始信源进行数据分组，而后采用并行处理的方式对数据进行处理，接着并行对数据进行LDPC编码，而后将编码后的数据进行并行QPSK调制，将调制后的信号做数字上变频至中频后送入高速DAC模块，经过射频和天线模块将信号做模拟上变频至Ku波段发射至信道中；在信道中信号叠加噪声和干扰；接收端通过天线和射频模块将接收到的Ku波段的信号送入高速ADC模块，高速ADC模块将信号经模拟下变频至中频后进行并行QPSK解调，QPSK解调后为并行数据输出，对输出的并行数据送入LDPC解码模块得到解码后的数据，将解码后的数据以发送端分组的逆过程对数据进行合并，得到解调解码后的接收数据。
2.一种利用权利要求1所述一种基于LDPC与并行QPSK调制的高速数据传输系统的实现方法，其特征在于包括下述步骤：
(1)首先，发射端将待发送的数据分组，分别进行LDPC编码，然后各路数据按照传输协议将数据组合成数据帧分别存入RAM中；
(2)将步骤(1)中存入RAM中的数据按照每次2比特并行读出，接着输入并行QPSK调制模块，并行QPSK调制模块由一个多相滤波器构成从而完成并行调制，并行调制后的每路数据进行数字上变频后，送入高速DAC模块实现数模转换，而后经过射频和天线模块将信号模拟上变频至Ku波段发射至信道中；
(3)信号在信道中传输，会有干扰和噪声的叠加，接收端利用天线与射频模块接收信号并通过高速ADC模块将信号模拟下变频至中频，中频信号做模数转换并转换为并行数据输出，然后将中频信号通过数字下变频至基带，然后通过并行QPSK解调模块，并行QPSK解调模块由一个多相滤波器构成从而实现并行解调；
(4)将步骤(3)中解调后的数据做LDPC解码，以步骤(1)中的数据分组的逆过程对数据进行合并，从而得到最终接收的数据。
3.根据权利要求2所述的一种基于LDPC与并行QPSK调制的高速数据传输系统的实现方法，其特征在于：
所述多相滤波器为多个几十阶或几阶的小滤波器并行处理，在发送端多相滤波器充当成型滤波器完成并行QPSK的调制，在接收端多相滤波器充当匹配滤波器完成并行QPSK的解调。
CN202011128602.7A 2020-10-20 2020-10-20 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法 Pending CN112367144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011128602.7A CN112367144A (zh) 2020-10-20 2020-10-20 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011128602.7A CN112367144A (zh) 2020-10-20 2020-10-20 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法

Publications (1)

Publication Number Publication Date
CN112367144A true CN112367144A (zh) 2021-02-12

Family

ID=74511092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011128602.7A Pending CN112367144A (zh) 2020-10-20 2020-10-20 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法

Country Status (1)

Country Link
CN (1) CN112367144A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067677A (zh) * 2021-04-21 2021-07-02 江苏亨通太赫兹技术有限公司 应用于高速通讯的智能编解码处理系统及方法
CN114268992A (zh) * 2022-03-03 2022-04-01 易兆微电子(杭州)股份有限公司 一种数据包发送方法及射频系统
CN115905071A (zh) * 2023-03-09 2023-04-04 天津普智芯网络测控技术有限公司 一种高速高精度的数据传输系统和方法
CN116132233A (zh) * 2022-12-08 2023-05-16 广西电网有限责任公司电力科学研究院 一种基于变压器绕组传感器的智能通信传输模型

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1494359A2 (en) * 2003-06-13 2005-01-05 Broadcom Corporation Multi-dimensional space Gray code maps for mulit-dimensional phase modulation as applied to LDPC (low density parity check coded modulation
CN1691522A (zh) * 2004-04-05 2005-11-02 美国博通公司 Ldpc（低密度奇偶校验）编码信号位－校验并行解码的方法及装置
CN111404851A (zh) * 2020-04-13 2020-07-10 中国电子科技集团公司电子科学研究院 一种高速并行基带信号的处理方法及相关装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1494359A2 (en) * 2003-06-13 2005-01-05 Broadcom Corporation Multi-dimensional space Gray code maps for mulit-dimensional phase modulation as applied to LDPC (low density parity check coded modulation
CN1691522A (zh) * 2004-04-05 2005-11-02 美国博通公司 Ldpc（低密度奇偶校验）编码信号位－校验并行解码的方法及装置
CN111404851A (zh) * 2020-04-13 2020-07-10 中国电子科技集团公司电子科学研究院 一种高速并行基带信号的处理方法及相关装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘春冉等: "300 Mbps地空通信的调制解调器设计", 《无线电通信技术》 *
杨欣: "无线自组网MAC层协议及跨层协同技术研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067677A (zh) * 2021-04-21 2021-07-02 江苏亨通太赫兹技术有限公司 应用于高速通讯的智能编解码处理系统及方法
CN114268992A (zh) * 2022-03-03 2022-04-01 易兆微电子(杭州)股份有限公司 一种数据包发送方法及射频系统
CN116132233A (zh) * 2022-12-08 2023-05-16 广西电网有限责任公司电力科学研究院 一种基于变压器绕组传感器的智能通信传输模型
CN115905071A (zh) * 2023-03-09 2023-04-04 天津普智芯网络测控技术有限公司 一种高速高精度的数据传输系统和方法

Similar Documents

Publication Publication Date Title
CN112367144A (zh) 基于ldpc与并行qpsk调制的高速数据传输系统及实现方法
CN104618303B (zh) 一种应用于基带处理中的可重构调制解调方法
CN106656827A (zh) 一种LoRa基站路由器及基于LoRa基站路由的窄带物联网络系统
CN101562596A (zh) 一种基于ofdm技术的机载高速通信系统
CN110808824A (zh) 低轨卫星星地链路的高谱效稀疏码多址接入方法
CN104618058A (zh) 基于ldpc编码的中速率逐帧可变调制器
CN101604984B (zh) 一种超宽带发射机及其设计方法
CN109450828B (zh) 信号处理芯片
CN109286406B (zh) 高速数传接收装置
CN104378129A (zh) 一种用于无人机的地空宽带通信系统
CN112073084B (zh) Ads-b收发芯片和ads-b收发机
CN104378125B (zh) 一种用于无人机的地空宽带通信方法
CN113114283A (zh) 一种全数字化、高效率的vhf电台发射机
CN113132008A (zh) 面向高效移动前传的弹性带宽信道聚合分离方法及装置
CN101969309B (zh) 一种Turbo编码和BFSK调制的FFH通信系统的MAP解调译码方法
CN204180063U (zh) 一种用于无人机地空宽带通信系统的接收终端
CN104393912A (zh) 一种用于无人机的地空宽带通信系统及其方法
CN111064502A (zh) 高码速率数传终端
CN204180060U (zh) 一种用于无人机的地空宽带通信系统
CN104378130A (zh) 一种用于无人机地空宽带通信系统的接收终端
CN114884559A (zh) 一种测控通信协同传输方法及系统
CN101777925B (zh) 一种数据处理装置及其方法
CN106603370A (zh) 一种基于fsk的数据采集系统及方法
Qiang et al. Demodulation of Low SNR QPSK Signal Based on CNN
CN201467124U (zh) 一种多模式兼容信道机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210212

RJ01 Rejection of invention patent application after publication