CN1677202A - 像素结构及其制造方法 - Google Patents
像素结构及其制造方法 Download PDFInfo
- Publication number
- CN1677202A CN1677202A CN 200410031439 CN200410031439A CN1677202A CN 1677202 A CN1677202 A CN 1677202A CN 200410031439 CN200410031439 CN 200410031439 CN 200410031439 A CN200410031439 A CN 200410031439A CN 1677202 A CN1677202 A CN 1677202A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- connecting portion
- pixel
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 230000008878 coupling Effects 0.000 claims abstract description 31
- 238000010168 coupling process Methods 0.000 claims abstract description 31
- 238000005859 coupling reaction Methods 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 238000003860 storage Methods 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种像素结构及其制造方法，此方法在形成数据线与源极/漏极时，同时形成一导电层，所形成的导电层具有一耦合部以及一连接部，耦合部作为像素储存电容器的上部电极，而连接部将耦合部与漏极连接在一起。之后，一接触窗开口被限定在连接部的上方，以使后续所形成的像素电极能通过此接触窗开口而与导电层的连接部电性接触。如此一来，像素电极、导电层(包括耦合部)以及漏极之间都彼此电性导通。由于本发明的接触窗并非形成在像素储存电容器的正上方，因此即使接触窗的蚀刻处理可能会蚀穿栅极绝缘层，也不会造成像素储存电容器漏电。
Description
技术领域
本发明涉及一种薄膜晶体管阵列(Thin Film Transistor Array)基板的像素结构及其制造方法，且特别涉及一种可以防止像素储存电容器发生漏电的像素结构及其制造方法。
背景技术
薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管以及与每一薄膜晶体管对应配置的一像素电极(Pixel Electrode)而构成多个像素结构。而上述薄膜晶体管包括栅极、通道层、漏极与源极，其用来作为液晶显示单元的开关元件。
请参照图1，其为现有薄膜晶体管阵列基板其中一像素结构的示意性俯视图。此像素结构配置在一基板(未示出)上，其包括一扫描线102、一数据线104、一薄膜晶体管130、一像素储存电容器116以及一像素电极112。
其中，薄膜晶体管130包括栅极106、通道层108与源极/漏极110a/110b，且栅极106与扫描线102电性连接，源极110a与数据线104电性连接，而漏极110b通过接触窗114而与像素电极112电性连接。
另外，像素储存电容器116包括下部电极118、上部电极120以及位于下部电极118与上部电极120之间的电容介电层，且上部电极120通过接触窗122而与像素电极112电性连接。其中，下部电极118为一共用线，其与扫描线102以及栅极106同样是属于第一金属层(M1)。而上部电极120与数据线104以及源极/漏极110a/110b同样是属于第二金属层(M2)。而在第一金属层与第二金属层之间配置有一栅极绝缘层(未示出)，在第二金属层与像素电极112之间则是配置有一保护层(未示出)。
特别值得一提的是，一般在基板的二边缘处会设计有端子部(未示出)，用以与驱动电路电性连接，其中端子部是属于第一金属层(M1)的一部分，且数据线104与扫描线102延伸至基板边缘都会与端子部电性连接。
为了使端子部裸露出来，以使其能与驱动电路电性连接，因此必须将端子部上方的栅极绝缘层与保护层都蚀开。然而，对接触窗114、122而言，却仅需将保护层蚀开，特别是对像素储存电容器116上的接触窗122而言，仅能蚀开该处的保护层，而必须保留该处的栅极绝缘层，以避免像素储存电容器116的上、下部电极118、120之间产生漏电。因此，保护层与栅极绝缘层的蚀刻步骤对薄膜晶体管制造而言是相当关键且具有难度的技术。
现有技术中，为了克服上述问题，一种方法是在接触窗底下多形成一层非晶硅层，其在限定薄膜晶体管的通道层时被同时限定出。换言之，利用非晶硅层作为阻挡层，以防止接触窗底下的栅极绝缘层被蚀穿。然而，此种方法必须调整非晶硅与栅极绝缘层之间的蚀刻选择比，因此并非容易完成。
另一种现有方法是于接触窗底下的下部电极中先形成一开口，意即先将对应于接触窗底下的下部电极处挖空，如此一来，即使接触窗底下的栅极绝缘层被蚀开，也不会使上部电极与下部电极之间产生漏电。但是，此种方法仍具有其缺点，也就是先于下部电极中挖出开口之后，后续要将接触窗开口与下部电极中的开口对准，仍有对准不易的问题。
发明内容
因此，本发明的目的就是提供一种像素结构及其制造方法，以解决现有技术中于薄膜晶体管制造中的栅极绝缘层与保护层的蚀刻步骤，容易发生像素结构的像素储存电容器的上、下部电极产生的漏电问题。
本发明提出一种像素结构，其包括一扫描线、一共用线、一栅极绝缘层、一数据线、一开关元件(例如是一薄膜晶体管)、一导电层、一保护层、一平坦层、一接触窗以及一像素电极。其中，扫描线配置在一基板上，共用线亦配置在基板上，且共用线与扫描线平行配置，共用线作为像素储存电容器的下部电极之用。栅极绝缘层配置在基板上，覆盖扫描线与共用线。数据线配置在栅极绝缘层上。另外，开关元件配置在基板上，且此开关元件与扫描线以及数据线电性连接。此外，导电层配置在栅极绝缘层上，此导电层具有一耦合部与一连接部，其中耦合部位于共用线的上方，其作为像素储存电容器的上部电极之用，而连接部将耦合部与开关元件连接起来。在一优选实施例中，导电层的连接部为一多通道结构的设计，其包括用来与开关元件连接的第一部分，用来与耦合部连接的第二部分，以及位于第一部分与第二部分之间的第三部分，第三部分为多通道结构的设计。保护层覆盖住数据线、开关元件以及导电层，而平坦层配置在保护层上。另外，接触窗配置在连接部上的平坦层与保护层中，在一优选实施例中，接触窗配置在连接部的多通道结构中的一通道上的平坦层与保护层中。而像素电极配置在平坦层的表面上，其中像素电极通过接触窗而与导电层的连接部电性连接。由于开关元件与导电层连接在一起，像素电极又与导电层的连接部电性连接，因此像素电极、整个导电层(包括耦合部)以及开关元件之间便彼此电性导通。
本发明又提出一种像素结构的制造方法，此方法首先在一基板上形成一栅极、与栅极电性连接的一扫描线以及与扫描线平行的一共用线，共用线后续作为一像素储存电容器的下部电极。接着，在基板上形成一栅极绝缘层，覆盖栅极、扫描线以及共用线。之后，在栅极上方的栅极绝缘层上形成一通道层。随后，在栅极绝缘层上形成一数据线与一导电层，且同时通道层上形成一源极/漏极，其中栅极、通道层、源极/漏极构成一薄膜晶体管，且数据线与源极电性连接。另外，所形成的导电层具有一耦合部与一连接部，其中耦合部形成在共用线的上方，其作为像素储存电容器的上部电极之用，而导电层的连接部将其耦合部与薄膜晶体管的漏极连接起来。在一优选实施例中，导电层的连接部为一多通道结构的设计，其包括用来与漏极连接的第一部分，用来与耦合部连接的第二部分，以及位于第一部分与第二部分之间的第三部分，第三部分为多通道结构的设计，而后续所形成的接触窗开口则会暴露出第三部分的其中一通道。之后，在基板的上方形成一保护层，覆盖数据线、导电层以及薄膜晶体管，并且在保护层上形成一平坦层。接着，在平坦层与保护层中形成一接触窗开口，暴露出导电层的连接部，在一优选实施例中，所形成的接触窗开口暴露出连接部的其中一通道。随后，在平坦层的表面上形成一像素电极，其中像素电极通过接触窗开口而与导电层的连接部电性连接。由于漏极与导电层连接在一起，像素电极又与导电层电性连接，因此像素电极、导电层以及漏极之间便彼此电性导通。
由于本发明的像素结构其像素电极与漏极以及像素储存电容器的上部电极之间，是透过相同的一接触窗来电性连接，因此本发明的像素结构为一种有别于现有的像素结构的设计。
由于本发明的像素结构其接触窗并非设置在像素储存电容器的上方，因此，即使保护层与栅极绝缘层的蚀刻步骤会将栅极绝缘层蚀穿，也不会导致像素储存电容器的上、下部电极之间产生漏电。
附图说明
图1是现有薄膜晶体管阵列基板中的一像素结构的示意性俯视图；
图2是依照本发明一优选实施例的薄膜晶体管阵列基板中的一像素结构的示意性俯视图；
图3是图2由I-I’的示意性剖视图；以及
图4是图2中导电层的俯视图。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合所附图式，作详细说明如下。
请参照图2与图3，图2为依照本发明一优选实施例的一种薄膜晶体管阵列基板中的一像素结构的俯视图，图3为图2中由I-I’的示意性剖视图。本发明的像素结构的制造方法首先提供一基板200，其中基板200例如是一玻璃基板或是一塑料基板。之后，在基板200上形成一栅极206、与栅极206电性连接的一扫描线202以及与扫描线202平行的一共用线218，共用线218后续用来作为像素储存电容器216的下部电极。而栅极206、扫描线202与共用线218属于第一金属层(M1)。
在此，第一金属层还包括多个端子部(未示出)，其形成在基板200的二边缘处，而上述所形成的扫描线202与后续所形成的数据线，其延伸至基板200的边缘处都会与端子部电性连接。
接着，在基板200上形成一栅极绝缘层205，覆盖住第一金属层(包括栅极206、扫描线202与共用线218)。在一优选实施例中，栅极绝缘层205的材质例如是氮化硅或氧化硅。
之后，在栅极206上方的栅极绝缘层205上形成一通道层208。在一优选实施例中，通道层208的材质例如是非晶硅，且通道层208的表面上，还形成有一欧姆接触层(未示出)，用以改善通道层208与后续所形成的源极/漏极之间的电性接触。
随后，在栅极绝缘层205上形成一数据线204与一导电层250(如图4所示)，并且同时在通道层208上形成源极/漏极210a/210b，数据线204、导电层250与源极/漏极210a/210b属于第二金属层(M2)。其中，源极210a与数据线204电性连接，且栅极206、通道层208与源极/漏极210a/210b构成一薄膜晶体管。
上述所形成的导电层250具有一耦合部220以及一连接部240，其中耦合部220形成在共用线218的上方，其作为像素储存电容器216的上部电极，而连接部240将耦合部220与漏极210b连接起来。
特别是，在一优选实施例中，导电层250的连接部240更可以限定成多通道的结构，如图4所示，连接部240包括与漏极210b连接的第一部分226a，与耦合部220连接的第二部分226b，以及位于第一部分226a与第二部分226b之间的第三部分224，第三部分224为多通道结构，图中示出三个通道224a、224b、224c为例来作说明，但并非用以限定本发明。作此种多通道结构的目的是后续在限定接触窗开口时，会被限定在其中一通道的上方，例如是被限定在中间通道224b的上方。而其他的通道224a、224c则是担任传导载体的任务，倘若当其中有一通道(例如是通道224a)因制造因素或其他因素而无法导通时，其剩余的通道(例如是224c)则可以继续担负起传导载体的任务，而不会因上述原因就使整个像素结构无法运作。
特别值得一提的是，在连接部240的第三部分224的底下更可以形成一遮光层222，此遮光层222属于第一金属层的一部分，换言之，遮光层222在先前在限定栅极206、扫描线202与共用线218时被同时限定出。在此处形成遮光层222的目的是用来遮档后续于其上方因形成有接触窗而会造成的光散射现象。
在形成第二金属层(包括数据线204、导电层250与源极/漏极210a/210b)之后，在基板200的上方形成一保护层211，覆盖住第二金属层，其中保护层211的材质例如是氮化硅或氧化硅。随后，在保护层211上形成一平坦层213，其中平坦层213的材质例如是有机感光材料。
之后，图案化平坦层213与保护层211，以在平坦层213与保护层211中形成一接触窗开口228，暴露出导电层250的连接部240的一部分。在一优选实施例中，接触窗开口228暴露出连接部240的其中一通道224b。在此，倘若第二金属层是使用钛/铝双层金属层作为其材质，则在限定接触窗开口228的蚀刻过程中，可能会同时宜除掉通道224b上层的铝层，而留下下层的钛层，因此图3中通道224b的厚度明显较通道224a、224c厚度小。
特别值得一提的是，由于本发明的接触窗开口228并不是被限定在像素储存电容器216的正上方，因此即使于限定接触窗开口228的蚀刻步骤会将栅极绝缘层205蚀穿，也不会造成像素储存电容器216的上、下部电极218、220之间产生漏电。而且，倘若此蚀刻步骤会将栅极绝缘层205蚀穿，但由于接触窗开口228底下所配置的是遮光层222，其为未与其他导电材质层有电性连接的膜层，因此仍不会对整个元件有不良的影响。
之后，在平坦层213的表面上形成一像素电极212，其中像素电极212通过接触窗开口228而与导电层250的连接部240(即通道224b)电性连接。
而由于导电层250的耦合部220与薄膜晶体管230的漏极210b之间通过连接部240连接在一起，而且像素电极212又与连接部240电性连接，因此像素电极212、导电层250(包括耦合部220与连接部240)以及薄膜晶体管230的漏极210b之间便彼此电性导通。
本发明的像素结构包括一扫描线202、一共用线218、一栅极绝缘层205、一数据线204、一开关元件230(例如是薄膜晶体管)、一导电层250、一保护层211、一平坦层213、一接触窗228以及一像素电极212。
其中，扫描线202配置在一基板200上，共用线218亦配置在基板200上，其作为像素储存电容器216的下部电极，且共用线218与扫描线202平行配置。
栅极绝缘层205配置在基板200上，覆盖扫描线202与共用线218。数据线204配置在栅极绝缘层205上。
另外，开关元件230例如是一薄膜晶体管，其配置在基板200上，此薄膜晶体管230具有一栅极206、一通道层208以及一源极/漏极210a/210b，其中栅极206与扫描线202电性连接，通道层208配置在栅极206上方的栅极绝缘层205上，源极/漏极210a/210b配置在通道层208上，而源极210a与数据线204电性连接。
此外，导电层250配置在栅极绝缘层205上，此导电层250具有一耦合部220与一连接部240，其中耦合部220位于共用线218的上方，其作为像素储存电容器216的上部电极，而连接部240将耦合部220与薄膜晶体管230的漏极210b连接起来。在图4所示优选实施例中，导电层250的连接部240例如是多通道结构，连接部240包括与漏极210b连接的第一部分226a，与耦合部220连接的第二部分226b，以及位在第一部分226a与第二部分226b之间的第三部分224，第三部分224为多通道结构的设计。而且，在连接部240的第三部分224之处的底下更配置有一遮光层222，此遮光层222与栅极206、扫描线202以及共用线218同样是属于第一金属层，而遮光层222用来遮档后续于其上方因形成有接触窗而会造成的光散射现象。
再者，保护层211覆盖住数据线204、薄膜晶体管230以及导电层250。另外，平坦层213配置在保护层211上。
而接触窗228配置在连接部240上方的平坦层213与保护层211中，且接触窗228与导电层250的连接部240电性连接。在一优选实施例中，接触窗228配置在连接部240的通道224b上方的平坦层213与保护层211中，且其与连接部240的通道224b电性连接。
像素电极212配置在平坦层213的表面上，其中像素电极212通过接触窗228而与导电层250的连接部240电性连接，较详细的是，像素电极212通过接触窗228而与连接部240的通道224b电性连接。通过通道224b与像素电极212的电性接触，像素电极212与整个导电层250之间便彼此电性导通。此外，由于漏极210b又与导电层250连接在一起，因此像素电极212、导电层250以及漏极210b之间都彼此电性导通。
因此，本发明的像素结构其像素电极与漏极以及像素储存电容器的上部电极之间，是透过相同的一接触窗来电性连接，因此本发明的像素结构为一种有别于现有的像素结构的设计。
另外，由于本发明的像素结构的接触窗并非设置在像素储存电容器的上方，因此，即使保护层与栅极绝缘层的蚀刻步骤会将栅极绝缘层蚀穿，也不会导致像素储存电容器的上、下部电极之间产生漏电。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (14)
1.一种像素结构，包括：
一扫描线，配置在一基板上；
一共用线，配置在该基板上，其作为一像素储存电容器的下部电极；
一栅极绝缘层，配置在该基板上，覆盖该扫描线与该共用线；
一数据线，配置在该栅极绝缘层上；
一开关元件，配置在该基板上，其中该开关元件与该扫描线以及该数据线电性连接；
一导电层，配置在该栅极绝缘层上，其中该导电层具有一耦合部与一连接部，该耦合部位于该共用线的上方，其作为该像素储存电容器的上部电极，而该连接部将该耦合部与该开关元件连接起来；
一保护层，覆盖住该数据线、该开关元件以及该导电层；
一接触窗，配置在该连接部上方的该保护层中；以及
一像素电极，配置在该保护层上，其中该像素电极通过该接触窗而与该开关元件以及该导电层的该耦合部电性连接。
2.如权利要求1所述的像素结构，其特征在于，该导电层的该连接部为一多通道结构，其包括：
一第一部分，其与该耦合部连接；
一第二部分，其与该开关元件连接；以及
一第三部分，位于该第一部分与该第二部分之间，且该第三部分具有复多个通道。
3.如权利要求2所述的像素结构，其特征在于，该接触窗配置在该第三部分中的一该些通道上方的该保护层中，且与该通道电性连接。
4.如权利要求1所述的像素结构，其特征在于，对应于配置有该接触窗处的该连接部底下，还配置有一遮光层。
5.如权利要求1所述的像素结构，其特征在于，在该保护层与该像素电极之间，还配置有一平坦层。
6.如权利要求1所述的像素结构，其特征在于，该开关元件为一薄膜晶体管，其包括：
一栅极，该栅极与该扫描线电性连接；
一通道层，该通道层配置在该栅极上方的该栅极绝缘层上；以及
一源极/漏极，该源极/漏极配置在该通道层上，且该源极与该数据线电性连接，该漏极与该导电层的该连接部连接。
7.如权利要求1所述的像素结构，其特征在于，该扫描线与该共用线平行配置。
8.一种像素结构的制造方法，包括：
在一基板上形成一栅极、与该栅极电性连接的一扫描线以及一共用线；
在该基板上形成一栅极绝缘层，覆盖该栅极、该扫描线以及该共用线；
在该栅极上方的该栅极绝缘层上形成一通道层；
在该栅极绝缘层上形成一数据线与一导电层，且同时在该通道层上形成一源极/漏极，其中该数据线与该源极电性连接，且该导电层具有一耦合部与一连接部，该耦合部形成在该共用线的上方，该连接部将该耦合部与该漏极连接起来；
在该基板的上方形成一保护层，覆盖该数据线、该导电层以及该薄膜晶体管；
在该保护层中形成一接触窗开口，暴露出该导电层的该连接部；以及
在该保护层上形成一像素电极，其中该像素电极通过该接触窗开口而与该导电层电性连接。
9.如权利要求8所述的像素结构的制造方法，其特征在于，该导电层的该连接部限定成一多通道结构。
10.如权利要求9所述的像素结构的制造方法，其特征在于，该接触窗开口暴露出该连接部中的一通道。
11.如权利要求8所述的像素结构的制造方法，其特征在于，在该接触窗底下的该连接部底下，还形成有一遮光层。
12.如权利要求11所述的像素结构的制造方法，其特征在于，该遮光层是在形成该栅极、该扫描线以及该共用线时所同时形成的一部分。
13.如权利要求8所述的像素结构的制造方法，其特征在于，在形成该像素电极之前，还在该保护层上形成一平坦层。
14.如权利要求8所述的像素结构的制造方法，其特征在于，所形成的该共用线与该扫描线平行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100314397A CN100447642C (zh) | 2004-03-29 | 2004-03-29 | 像素结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100314397A CN100447642C (zh) | 2004-03-29 | 2004-03-29 | 像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1677202A true CN1677202A (zh) | 2005-10-05 |
| CN100447642C CN100447642C (zh) | 2008-12-31 |
Family
ID=35049800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100314397A Expired - Fee Related CN100447642C (zh) | 2004-03-29 | 2004-03-29 | 像素结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100447642C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543996A (zh) * | 2012-02-10 | 2012-07-04 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
| US8823000B2 (en) | 2012-01-11 | 2014-09-02 | Chunghwa Picture Tubes, Ltd. | Pixel structure and manufacturing method thereof |
| CN111240084A (zh) * | 2020-03-25 | 2020-06-05 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| JP3918412B2 (ja) * | 2000-08-10 | 2007-05-23 | ソニー株式会社 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP3793915B2 (ja) * | 2001-02-28 | 2006-07-05 | 株式会社日立製作所 | 液晶表示装置 |
| CN1428836A (zh) * | 2001-12-24 | 2003-07-09 | 矽统科技股份有限公司 | 内金属介电层的整合制造方法 |
| CN2685925Y (zh) * | 2004-03-29 | 2005-03-16 | 广辉电子股份有限公司 | 像素结构 |
-
2004
- 2004-03-29 CN CNB2004100314397A patent/CN100447642C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823000B2 (en) | 2012-01-11 | 2014-09-02 | Chunghwa Picture Tubes, Ltd. | Pixel structure and manufacturing method thereof |
| CN102543996A (zh) * | 2012-02-10 | 2012-07-04 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
| CN111240084A (zh) * | 2020-03-25 | 2020-06-05 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN111240084B (zh) * | 2020-03-25 | 2022-02-22 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100447642C (zh) | 2008-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862070B1 (en) | Liquid crystal display and manufacturing method thereof | |
| KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
| CN1313876C (zh) | 薄膜晶体管液晶显示器的像素结构的制造方法 | |
| US7501655B2 (en) | Thin film transistor array panel | |
| CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
| CN1451996A (zh) | 薄膜晶体管阵列基板及其制造方法和掩模 | |
| KR19980087264A (ko) | 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법 | |
| CN1800957A (zh) | 有源矩阵显示装置及其制造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| EP0315319B1 (en) | Liquid crystal display device | |
| CN100570896C (zh) | 薄膜晶体管、主动阵列基板及其制造方法 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN100368917C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN100583458C (zh) | 像素结构、薄膜晶体管及其制作方法 | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| KR100757761B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 결함 복구 방법 | |
| JP3306488B2 (ja) | アクティブマトリクス基板 | |
| CN1832149A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN2685925Y (zh) | 像素结构 | |
| CN1677202A (zh) | 像素结构及其制造方法 | |
| CN100371814C (zh) | 薄膜晶体管液晶显示器的像素电极接触点的制造方法 | |
| TWI323513B (en) | Display panel and method for manufacturing thin film transistor substrate thereof | |
| CN100399170C (zh) | 内连线结构及其形成方法 | |
| CN101217153B (zh) | 主动元件阵列结构及其制造方法 | |
| CN1869781A (zh) | 半反射半穿透液晶显示器的阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20080215 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20080215 Address after: Hsinchu, Taiwan, China Applicant after: AU OPTRONICS Corp. Address before: Taoyuan County of Taiwan Province Applicant before: QUANTA DISPLAY INCORPORATION |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081231 |