CN1672288A - 集成电路及制造该集成电路的方法 - Google Patents
集成电路及制造该集成电路的方法 Download PDFInfo
- Publication number
- CN1672288A CN1672288A CNA038184869A CN03818486A CN1672288A CN 1672288 A CN1672288 A CN 1672288A CN A038184869 A CNA038184869 A CN A038184869A CN 03818486 A CN03818486 A CN 03818486A CN 1672288 A CN1672288 A CN 1672288A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- termination
- chip
- areflexia
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 206010003084 Areflexia Diseases 0.000 claims description 40
- 238000005259 measurement Methods 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 5
- 238000000608 laser ablation Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 description 16
- 238000013461 design Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001550 time effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
- H01L2223/6633—Transition between different waveguide types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19038—Structure including wave guides being a hybrid line type
- H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种具有至少一个微带布线和至少一个端口的集成电路以及制造该集成电路的方法，该电路及方法特别用于芯片制造以及制造过程中为开发目的而进行的导通测试。本发明为集成电路的至少一部分端口和/或微带电路(1)提供集成于芯片上的可去除、无反射端接。在本发明方法的第一步骤中，为集成电路的至少一部分端口和/或微带布线(1)提供集成于芯片上的可去除、无反射端接，在第二步骤中，从集成于芯片上的可移除、无反射端子的端口和/或微带布线(1)的可指定选择中去除该端接。
Description
技术领域
本发明涉及一种集成电路及制造该电路的方法，该集成电路及方法可特别应用于射频电路(RF电路)的开发与制造中的测试导通(test passes)。
背景技术
目前，强大的通信技术和信息技术在经济和科技的所有重要领域都起着显著作用。能够在全球范围不受位置限制地使用的并让个人获得各种信息的世界范围的数字网络正在建造过程中。在这种环境中，无线通信(由于它们都是可移动的)系统变得越来越重要。
无数利用这种技术的新型服务正在越来越多的投入使用，例如远程医疗和使用始终与网络相连的膝上电脑进行的移动数据通信。移动信息及通信系统将提高道路交通上的安全性和灵活性，例如使用车载防撞雷达和卫星辅助导航系统。
发展的结果是必须使用更强大的具有高带宽及越来越多频段的射频系统(RF系统)，例如：移动式无线电装置(0.9和1.8-1.9GHZ)，卫星控制导航系统(1.5-1.6，12，14GHZ)、WLANs(5.2GHZ的无线局域网)，无线中继站(例如38GHZ的移动无线基站)和77GHZ的防撞雷达。
迄今为止所使用的频带已经被密集占用，不断引入的利用射频技术(RF技术)的新型服务需要使用越来越高的频段。然而，随着频率的增加，波长变得越来越短。一旦电路和元件的尺寸达到波长的量级，在设计电路时特别需要考虑传输时间效应(propagation timeeffects)。由于这个原因，人们正在不断尝试将电路的尺寸做得越来越小。使用微波单片集成电路(MMIC＝Microwave Monolithic IntegratedCircuits)可以使这种尺寸上的减小成为可能。通过这种技术，可将所有需要制造的电路元件利用薄膜技术通过多道工序贴附到半导体材料上。由于不像在MIC(Microwave Integrated Circuits：微波集成电路)中那样使用混合元件，可以进一步使电路小型化。同MIC相比，MMIC还具有其它优点。由于没有可能会脱离的后续的贴附元件，MMIC电路比MIC电路更可靠。MMIC的产品差异更小，因而能够更好地重复制造。
迄今所建立的用于MMIC的布线技术是微带布线(microstrip)。在这种布线的背面作了接地金属处理，布线与元件贴附在正面。
在MMIC的开发过程中，电路的各部分，例如放大器、混频器、连接器或功率分配器，通常被单独测试。在射频技术中，如果要测量这样的射频电路，所有的端口需要连接到测量装置(如射频探针)或者连接到一个端接，不用的端口需要在受控的无反射的基础上被端接。然而，如果这些受控无反射端接没有形成于芯片上，在后续工序很难再以受控方式连接未端接的端口，在毫米波范围内尤其如此。这种端口被随后端接的情况被称作片外端接(off-chiptermination)。已经形成在芯片上的端接被称作片上端接(on chiptermination)。由于采用片外端接时存在上述缺点，尽管片上端接要牺牲片外端接所具有的灵活性，将受控无反射端接事先集成于芯片上这种方式仍被经常采用。在受控无反射的基础上以要求质量连接片上端接的缺点是放弃了灵活性：由于使用片上端接时，也就是说当测量过程中不使用的端口被采用永久的、集成的端接时，每个测量所需的端口端接都需要形成在芯片上。这意味着由于需要不同的端口端接，需要在测试芯片上多次设置相同的电路。
虽然也可以使用一种电子片上开关，但是由于这些非线性开关会带来另一缺点，即当使用这些开关时同样难以产生匹配的无反射端接，同时又会引起失真，因此这种方式也很少被使用。
发明内容
本发明的目的是开发一种集成电路以及制造这种电路的方法，该集成电路及方法可以克服上述缺点，尤其是关于芯片开发和芯片制造过程中的测试导通时的材料消耗和灵活性，本发明同时还提供了所需的各自匹配的无反射端接。
本发明的目的通过权利要求1和11的特征部分和前序部分的技术特征相互配合而实现。从属权利要求中包含本发明的以下适当改进。
该集成电路的一个特别的优点是该集成电路中至少一部分端口和/或微带布线具有集成于芯片上的可去除、无反射端接。
本发明的一种制造集成电路的方法包括：在集成电路制造的第一步，连同集成于芯片上的可去除、无反射端接提供该集成电路中至少一部分端口和/或微带布线，第二步，从提供有集成于芯片上的可去除、无反射端接的端口和/或微带布线的可指定选择中去除该端接。
本发明的另一优点是该集成电路具有MMIC电路的形态。同样可视为优点的是该集成电路具有射频电路的形态。
本发明的集成电路的一个优选实施例是该集成电路具有测试电路的形态。
同样可视为优点的是该集成电路内的端口具有共面布线端口的形态。
本发明集成电路的另一优点是该集成电路含有至少一个放大器和/或一个混频器和/或一个连接器和/或一个功率分配器。
在本发明的一个优选实施例中，该集成电路中所有的端口和/或微带布线都具有集成于芯片上的可去除、无反射端接。
同样可视为本发明电路的另一优点是，设置于芯片上的输入兰格连接器(input Lange coupler)的至少一个端口具有集成于芯片上的可去除、无反射端接。
本发明的另一优点是集成于芯片上的可去除、无反射端接具有吸收电阻的形态。
同样可视为优点的是，集成于芯片上的可去除、无反射端接关于射频信号线对称排列。
本发明方法的一个优选实施例包括：在根据权利要求11的方法的第一步骤中，为所有的端口和/或微带布线提供集成于芯片上的可去除、无反射端接。
同样可视为优点的是，吸收电阻被用作集成于芯片上的可去除、无反射端接。
本发明方法的另一优点是，集成于芯片上的可去除、无反射端接的位置及尺寸为作为无反射端接而进行了最优化。
可视为优点的还有，集成于芯片上的可去除、无反射端接关于射频信号线对称排列。
本发明的又一优点是，用激光去除集成于芯片上的可去除、无反射端接。
本发明的再一优点是，在根据权利要求11的方法的第二步骤中，根据用于与射频引线形成射频接线线的测量布置的要求来选择需要开放的端口和/或微带布线。
本发明方法的一个优选改进中，在集成于芯片上的可去除、无反射端接被去除后，将集成电路中开放的端口和/或微带布线连接到一个测试装置上。据发现，在这种情况下，用射频接线连接到测试装置是有利的。
另外，在本发明方法的一个优选改进中，测试装置被用来单独测试集成电路的各部分，例如放大器、混频器、连接器和/或功率分配器。
同样可视为优点的是，可通过去除集成于芯片上的可去除、无反射端接来规定集成电路的特性。
尤其是，在本发明方法的一个优选改进中，可通过去除集成于芯片上的可去除、无反射端接来规定混频器的抑制边带。
本发明为集成于芯片上的射频端口(RF端口)提供了一个端接，该端接适合用射频探针(RF探针)形成接触。如此，可以节省小块(tile)上的很大面积。所谓小块(tile)是指可用于设计新芯片的(有限)区域，在开发过程中用于测试导通的有限区域。
例如对于n端口的装置，尽管传统上需要n×(n-1)/2个测试对象，然而使用本发明时确实仅需要一个测试对象。
本发明也可以用于在MMIC电路上提供可选择的射频端口，该端口可根据要求有选择地开放，同时剩余端口保持端接状态。本发明不仅可用于开发射频电路，还可以在制造这些电路时使用，例如通过连接输入兰格连接器(input Lange coupler)的两个端口中的一个，同时保持另外一个端接来选择混频器的抑制边带。
通过附属权利要求所引用的特征可以发现本发明的有益改进。
附图说明
下面将利用一个如至少部分附图中所示的具体实施例对本发明进行更详细的描述。
图1表示一种传统的射频探针垫(RF探针垫)的设计。
图2表示具有可去除端接的射频探针垫设计。
图3表示为检查端接质量而将端口端接时的传输衰减曲线。
图4表示端接被激光烧除后的传输衰减曲线。
具体实施方式
下面将利用射频电路的一个连接器设计解释本发明的具体实施例。然而，本发明并不只适用于该特例，而是普遍适用于芯片开发，也适用于芯片的制造过程，例如选择集成混频器的上、下边带。
通常只有一个限定的区域(小块(tile)或网格(reticle))用于设计新的芯片。该小块(tile)或网格(reticle)与光掩膜相对应，在该光掩膜上可容纳多个不同的芯片设计。晶圆上可设置多个这样的光掩膜。因此，通过该设计最后可以获得大量相同的芯片。迄今为止，对于每一个需要测试的连接器测量端口组合，都必须在小块(tile)上各提供一个连接器。若采用本发明的方法，确切地说，则仅需设计一个连接器。根据不同的测量需要，随后可以同样地产生大量其端口能够以不同方式开放的拷贝。到目前为止，对于一个n端口连接器，如果所有的端口组合(n×(n-1)/2种组合)都要进行测试，则对于所有的n×(n-1)/2种变化只需要一个专门的连接器设计，该设计随后也可以提供大量拷贝，通常多于所需数量。因而可以节省小块(tile)的表面积。当然，最终结果是节省了相应的芯片面积。
为克服上述这些缺点，特别是为了不再需要多次将相同电路设置在(测试)芯片上，本发明提出了一种集成于芯片的各端口的可去除、无反射端接。
本发明的可去除端接可用作例如微带布线1和/或共面布线端口的端接，该微带布线1和/或共面布线端口能够开放以允许射频接线到该端口。这意味着对于任何测量布置可使用一个单电路(singlecircuit)，其端口上分别设有集成于芯片上的可去除、无反射端接。因而，这种适用于形成与射频接线接触的受控端接可以在为开发目的进行导通测试(test passes)时降低小块(tile)上的面积需求，从而最后减小芯片的面积需求(在芯片制造中，一个晶圆上通常制造多个相同的芯片，但芯片面积是有限的)。通常，有效的做法是，在MMIC上获得可根据不同测量要求有选择地开放端口而同时使其它端口保持端接。如上面对边带混频器的边带抑制的例子所示，在芯片制造的应用中本发明被发现同样具有优点。
为了能够开放端口以实现射频接触(射频探测)，需要将本发明的端接去除。该端接取代上述的电子非线性开关，并避免了该开关的缺点。在使用本发明的集成于芯片上的可去除、无反射端接时，可以通过激光对该吸收电阻2进行机械切除，最后剩余部分就是可用于射频探测的标准结构。当该电阻2通过用激光切除电阻镀层的方法去除时，该射频端口开放，由测量装置与之接触。
对于这种端接，在端口上加端接时，射频端口应当以真正受控的方式端接，而去除端接时又需要保证真正的无损耗传输。这种场合需要解决的最难的问题是：通过仅贴附一个以受控方式端接的电阻2就能够将正常的射频接线转换成一个良好的吸收器。
图2例示了一种这样的吸收器。在该例中，MMIC基板以平面示意图的方式表示，该MMIC基板的下表面进行了金属化处理并用作“地”。另外，图2示出了位置标志3，对用于射频探针的连接该标志为正常，但也可以省略。用于形成射频触点4的触垫通过通孔5连接到下面的地线。两个电阻2关于RF信号线对称排列，而用于形成射频触点4的触垫的金属形状与传统的制作RF触点4的连接形状(与图1比较)相同。在这种情况下，如图3所示，该电阻2的位置以及尺寸已经进行最优化以产生受控端接。图4所示的是当端接被去除时的传输。在这种情况下，出现了通常0.1dB到0.3dB的很小数量的衰减，该衰减是由当电阻2被激光去除后基板材料的微小传导性引起的。然而，对于测量目的来说，这样的射频接线已经足够。
多端口的典型测量通过如下步骤进行：
对于每个小块(tile)，也就是说在限定的设计区域上都有一个连接器设计，例如，其中所有的端口都被集成于芯片上的本发明的可去除、无反射端接所连接。然而，通过这一个设计可以获得多个(例如m个)芯片。在这种情况下，使用传统方法要有m倍的n×(n-1)/2个连接器。相比之下，现在只需要m个拷贝。
对于要被测量的测量端口的每一种组合，每次至少从一个拷贝去除相应的端接。结果，获得所必需的n×(n-1)/2个测量对象。
公式n×(n-1)/2是这样得到的：
例如，对于四端口连接器，需要六个组合：
端口1<———>端口2
端口1<———>端口3
端口1<———>端口4
端口2<———>端口3
端口2<———>端口4
端口3<———>端口4
有大量实际连接器存在时，设计的数量可利用对称性减少，不过至少需要两种设计。
本发明不局限于说明书描述的具体实施例。相反，在不脱离本发明范围的情况下，可以通过组合和修改上述方法及特征而产生其它不同的实施例。
Claims (22)
1.一种具有至少一个微带布线和至少一个端口的集成电路，其特征在于：所述集成电路中的至少一部分端口和/或微带布线(1)具有集成在芯片上的可去除、无反射端接。
2.如权利要求1所述的集成电路，其特征在于：所述集成电路具有MMIC电路的形态。
3.如上述权利要求中任意一项所述的集成电路，其特征在于：所述集成电路具有射频电路的形态。
4.如上述权利要求中任意一项所述的集成电路，其特征在于：所述集成电路具有测试电路的形态。
5.如上述权利要求中任意一项所述的集成电路，其特征在于：所述集成电路中的端口具有共面布线端口的形态。
6.如上述权利要求中任意一项所述的集成电路，其特征在于所述集成电路至少包括：
-一个放大器和/或
-一个混频器和/或
-一个连接器和/或
-一个功率分配器。
7.如上述权利要求中任意一项所述的集成电路，其特征在于：所述集成电路中的所有端口和/或微带布线(1)都有一个集成在芯片上的可去除、无反射端接。
8.如权利要求6所述的集成电路，其特征在于：设置在芯片上的输入兰格连接器中至少有一个端口具有一个集成于芯片上的可去除、无反射端接。
9.如上述权利要求中任意一项所述的集成电路，其特征在于：所述集成于芯片上的可去除、无反射端接具有吸收电阻(2)的形态。
10.如上述权利要求中任意一项所述的集成电路，其特征在于：集成于芯片上的可去除、无反射端接关于射频信号线对称布置。
11.一种制造集成电路的方法，其特征在于：
第一步骤，为所述集成电路中的至少一部分端口和/或微带布线(1)提供集成在芯片上的可去除、无反射端接；
第二步骤，从设有集成在芯片上的可去除、无反射端接的端口或微带布线的可指定选择中去除该端接。
12.如权利要求11所述的方法，其特征在于：在权利要求11所述方法的第一步骤中，所述集成电路中的所有端口和/或微带布线(1)均设有集成在芯片上的可去除、无反射端接。
13.如权利要求11或12所述的方法，其特征在于：吸收电阻(2)用作集成在芯片上的可去除、无反射端接。
14.如权利要求11至13中任意一项所述的方法，其特征在于：集成在芯片上的可去除、无反射端接的位置和尺寸被最优化以作为无反射端接。
15.如权利要求11至14中任意一项所述的方法，其特征在于：集成在芯片上的可去除、无反射端接关于射频信号线对称布置。
16.如权利要求11至15中任意一项所述的方法，其特征在于：集成在芯片上的可去除、无反射端接用激光去除。
17.如权利要求11至16中任意一项所述的方法，其特征在于：要开放的端口和/或微带布线(1)在权利要求11所述方法的第二步骤中基于可用于与射频接线形成接触的测量布置的要求进行选择。
18.如权利要求11至17中任意一项所述的方法，其特征在于：在所述集成在芯片上的可去除、无反射端接被去除后，将所述集成电路中当前开放的端口和/或微带布线与一个测量装置相连接。
19.如权利要求11至18中任意一项所述的方法，其特征在于：射频接线用作到所述测量装置的接线。
20.如权利要求11至19中任意一项所述的方法，其特征在于：所述测量装置用于单独地测试所述集成电路的单个部件，例如放大器、混频器、连接器和/或功率分配器。
21.如权利要求11至20中任意一项所述的方法，其特征在于：通过去除集成在芯片上的可去除、无反射端接，规定所述集成电路的性质。
22.如权利要求11至21中任意一项所述的方法，其特征在于：通过去除集成在芯片上的可去除、无反射端接，规定混频器的受抑制边带。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10225042A DE10225042A1 (de) | 2002-06-06 | 2002-06-06 | Integrierter Schaltkreis und Verfahren zur Herstellung desselben |
| DEP.10225042.1 | 2002-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1672288A true CN1672288A (zh) | 2005-09-21 |
Family
ID=29718865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA038184869A Pending CN1672288A (zh) | 2002-06-06 | 2003-05-27 | 集成电路及制造该集成电路的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20050231299A1 (zh) |
| EP (1) | EP1523784B1 (zh) |
| CN (1) | CN1672288A (zh) |
| AT (1) | ATE389245T1 (zh) |
| AU (1) | AU2003238631A1 (zh) |
| DE (2) | DE10225042A1 (zh) |
| WO (1) | WO2003105186A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10350033A1 (de) | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Bauelement mit Koplanarleitung |
| DE102018200647A1 (de) | 2018-01-16 | 2019-07-18 | Vega Grieshaber Kg | Radar-transceiver-chip |
| CN108871251B (zh) * | 2018-07-25 | 2020-07-07 | 上海高科工程咨询监理有限公司 | 装配有防撞除尘装置的坐标测量装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69012501T2 (de) * | 1989-02-02 | 1995-03-09 | Fujitsu Ltd | Filmförmiger abschlusswiderstand für microstripleitung. |
| JPH0821807B2 (ja) * | 1993-04-07 | 1996-03-04 | 日本電気株式会社 | マイクロ波回路モジュールの製造装置 |
| US6498582B1 (en) * | 1998-06-19 | 2002-12-24 | Raytheon Company | Radio frequency receiving circuit having a passive monopulse comparator |
| JP3287309B2 (ja) * | 1998-07-06 | 2002-06-04 | 株式会社村田製作所 | 方向性結合器、アンテナ装置及び送受信装置 |
| JP3350457B2 (ja) * | 1998-10-19 | 2002-11-25 | 株式会社東芝 | マイクロ波可変減衰回路 |
| JP2001185912A (ja) * | 1999-10-13 | 2001-07-06 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| US6674339B2 (en) * | 2001-09-07 | 2004-01-06 | The Boeing Company | Ultra wideband frequency dependent attenuator with constant group delay |
-
2002
- 2002-06-06 DE DE10225042A patent/DE10225042A1/de not_active Ceased
-
2003
- 2003-05-27 US US10/517,301 patent/US20050231299A1/en not_active Abandoned
- 2003-05-27 CN CNA038184869A patent/CN1672288A/zh active Pending
- 2003-05-27 DE DE60319705T patent/DE60319705T2/de not_active Expired - Fee Related
- 2003-05-27 EP EP03732971A patent/EP1523784B1/en not_active Expired - Lifetime
- 2003-05-27 AU AU2003238631A patent/AU2003238631A1/en not_active Abandoned
- 2003-05-27 AT AT03732971T patent/ATE389245T1/de not_active IP Right Cessation
- 2003-05-27 WO PCT/IB2003/002712 patent/WO2003105186A2/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20050231299A1 (en) | 2005-10-20 |
| ATE389245T1 (de) | 2008-03-15 |
| EP1523784B1 (en) | 2008-03-12 |
| AU2003238631A8 (en) | 2003-12-22 |
| DE60319705D1 (de) | 2008-04-24 |
| WO2003105186A2 (en) | 2003-12-18 |
| WO2003105186A3 (en) | 2004-05-21 |
| EP1523784A2 (en) | 2005-04-20 |
| AU2003238631A1 (en) | 2003-12-22 |
| DE60319705T2 (de) | 2009-03-12 |
| DE10225042A1 (de) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI741695B (zh) | 天線封裝驗證板 | |
| EP1721497B1 (en) | Improved flip chip mmic on board performance using periodic electromagnetic bandgap structures | |
| DE10355796B4 (de) | Integrierte Schaltung zur Abstands- und/oder Geschwindigkeitsmessung von Objekten | |
| DE112015006965T5 (de) | Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle | |
| US8022784B2 (en) | Planar transmission line-to-waveguide transition apparatus having an embedded bent stub | |
| Shibata et al. | A design technique for a 60 GHz-bandwidth distributed baseband amplifier IC module | |
| US20210305679A1 (en) | Radio-Frequency Arrangement Having a Frontside and a Backside Antenna | |
| CN101076920A (zh) | 用于雷达收发机的天线装置 | |
| CN115940988B (zh) | 一种超薄宽带收发阵列校准网络及其使用方法 | |
| CN1672288A (zh) | 集成电路及制造该集成电路的方法 | |
| Drayton et al. | Monolithic packaging concepts for high isolation in circuits and antennas | |
| US20050062145A1 (en) | Land pattern configuration | |
| US4295182A (en) | Interconnection arrangements for testing microelectronic circuit chips on a wafer | |
| CN113540777B (zh) | 基于有源aip单元的平板相控阵天线架构 | |
| US6759742B2 (en) | Interchangeable bond-wire interconnects | |
| Böck et al. | Low-cost eWLB packaging for automotive radar MMICs in the 76–81 GHz range | |
| CN1665132A (zh) | 发射/接收滤波器及其制造方法 | |
| Kim et al. | A novel low-loss low-crosstalk interconnect for broad-band mixed-signal silicon MMICs | |
| US5864168A (en) | Apparatus and method for reduced substrate noise coupling | |
| Kazior et al. | DBIT-direct backside interconnect technology: a manufacturable, bond wire free interconnect technology for microwave and millimeter wave MMICs | |
| Boire et al. | A high performance 6-18 GHz five bit MMIC phase shifter [using MESFETS] | |
| EP3429026B1 (en) | An integrated circuit package and method of making thereof | |
| CN217608043U (zh) | 射频接口电路 | |
| Thompson et al. | An 8-bit 2-gigasample/second A/D converter multichip module for digital receiver demonstration on Navy AN/APS-145 E2-C airborne early warning aircraft radar | |
| DE212018000411U1 (de) | Phasenarrayeinheit für 5G |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: L.M. ERICSSON CO., LTD. Free format text: FORMER OWNER: MARCONI COMMUNICATIONS GMBH Effective date: 20070427 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070427 Address after: Stockholm Applicant after: Erisson Address before: German buchnan Applicant before: Marconi Communications GmbH |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |