CN1653436A - 包括实时数据通信部件的dma控制器系统 - Google Patents

包括实时数据通信部件的dma控制器系统 Download PDF

Info

Publication number
CN1653436A
CN1653436A CNA038108232A CN03810823A CN1653436A CN 1653436 A CN1653436 A CN 1653436A CN A038108232 A CNA038108232 A CN A038108232A CN 03810823 A CN03810823 A CN 03810823A CN 1653436 A CN1653436 A CN 1653436A
Authority
CN
China
Prior art keywords
data
mac
function
response
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038108232A
Other languages
English (en)
Other versions
CN1328678C (zh
Inventor
P·塞蒂
C·费尔斯特
K·拉亚马尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1653436A publication Critical patent/CN1653436A/zh
Application granted granted Critical
Publication of CN1328678C publication Critical patent/CN1328678C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Facsimiles In General (AREA)

Abstract

一种系统包括用来实时地转移数据的直接存储器存取(DMA)引擎和用来传输和接收数据的通信前端。在另一个实施例中，系统也可以包括用来控制数据的传输和接收的媒体存取控制(MAC)，后者可以按照执行所选择的功能的响应时间被划分。

Description

包括实时数据通信部件的DMA控制器系统
发明领域
本发明总体涉及计算机系统、通信系统等，更具体来说，涉及一种包括实时数据传输和接收部件的系统。
背景技术
通信/计算机系统和装置一般包括要求数据的实时输入和输出的通信前端(front-ends)，用于在通信媒体上对数据的传输和接收。在这种系统或装置中，一个包括相关联的存储器或存储装置的处理器运行一个实时操作系统，用于在没有运行不足(under-runs)或运行过度(over-runs)的情况下等时地(isochronously)向通信前端提供数据和从通信前端接收数据。
运行没有实时功能的操作系统—诸如微软视窗系列操作系统等的计算机系统或装置，需要用专用的通信协处理器实时地向通信前端提供数据和从通信前端接收数据。对于数据传输，在通信协处理器上运行的实时软件从主计算机系统接收数据，并将数据缓存在一个相关联的本地存储装置中。协处理器然后监视通信前端，在通信前端能传输数据时，以限时的(time-bounded)方式向通信前端提供数据。对于数据接收，在通信协处理器上运行的实时软件以限时的方式从通信前端接收数据，并将数据缓存在一个相关联的本地存储装置中，一直到主计算机准备好接收数据。额外的协处理器和相关联的本地存储器增加了系统的额外成本，占据额外的空间并消耗额外的电力，这是令人关心的问题，在移动系统或装置中尤其如此。
附图简述
图1是按照本发明实施例的包括实时数据传输和接收部件的系统的框图；
图2是按照本发明实施例的实时数据传输方法的流程图；
图3是按照本发明实施例的实时数据接收方法的流程图；
图4是按照本发明实施例的包括实时数据传输和接收部件的另一个系统的框图。
优选实施例描述
以下对优选实施例的详细说明参照了图解本发明具体实施例的附图。具有不同结构和操作的其它实施例，不会脱离本发明的范围。
图1是按照本发明实施例的包括实时数据传输和接收部件的系统100的框图。系统100包括主处理器102和与主处理器102相关联的数据存储器或存储装置104。存储装置104可以通过存储器接口105与处理器102相连。存储器接口106可以是总线系统等。存储装置104存储由处理器102使用的代码和数据。存储装置104也可以存储可以由系统100传输和接收的通信数据106。处理器102运行一种非实时的操作系统和应用软件108，诸如Microsoft Windows系列程序等，处理器102也可以运行通信软件110来实现执行与传输和接收数据相关联的功能。
直接存储器存取(DMA)引擎112可以通过主接口114与主处理器102相连。主接口114可以是总线系统或类似的装置。DMA引擎112可以通过数据接口115与存储装置114相连，用于向DMA引擎112来回传输数据。DMA引擎112可以包括一个相关联的缓冲器空间116，数据可以被缓存到该缓冲器空间116中，以补偿与存储装置104相关联的任何存取延迟。DMA引擎112可以采用硬件或软件或者硬件和软件的组合来实现。DMA引擎112可通过可以是总线系统之类的通信接口120，连接到诸如是射频(RF)发射器/接收器的通信前端118。DMA引擎112和通信前端118在通信接口120上交换数据和控制信号。通信前端118通过诸如是自由空间(free space)或电线或电缆连接之类的通信媒体122，传输或接收数据。
DMA引擎112方便数据以限时的方式在通信前端118与存储装置104之间的转移，而不受主处理器102和相关联的操作系统和应用软件108的干预，使得主处理器102能继续执行其它功能。本发明因此以DMA引擎112或类似的装置替代成本更高的协处理器，执行数据的实时传输和接收相关联的功能，并消除对在主处理器102上运行的通信软件110的任何实时要求。
图2是按照本发明实施例的实时数据传输方法200的流程图。在方框202中，在主处理器102上运行的通信软件110在存储装置104中为命令与数据缓冲区124(图1)分配存储空间。在方框204中，通信软件110在命令与数据缓冲区124中对数据和相关联的命令排队，用于传输数据。在方框106中，通信软件110用信号通知DMA引擎112数据可用于传输，在方框108中，DMA引擎112用信号通知通信前端118数据可用于传输。在方框210中，从通信前端118通过通信接口120向DMA引擎112发送一个数据流控制请求信号。在方框212中，数据被DMA引擎112从存储装置104转移到通信前端118，在方框214中，数据在一个限时的期间内或在一个预定的时间段内被传输，而不受软件干预，也不干涉处理器102的正常操作。
图3是按照本发明实施例的实时数据接收方法300的流程图。在方框302中，数据通过通信媒体122被通信前端118接收。在方框304中，从通信前端118通过通信接口120向DMA引擎112发送一个数据流控制消息。在方框306中，数据被接收在DMA引擎缓冲器116中。在方框308中，DMA引擎112在一个限时的期间内、在不干涉处理器102的正常操作的情况下，把数据转移到存储装置104。因此，本发明实际上消除了对在主处理器102上运行的通信软件110的任何实时要求。
DMA引擎112包括一个用于在存储装置104与通信前端118之间等时地传送数据的流控制协议。DMA引擎112因此提供了一个通信协处理器的功能，并消除了对通信协处理器的需要。
图4是按照本发明实施例的包括实时数据传输和接收部件的系统400的框图。系统400包括主处理器402。存储装置404可以通过存储器接口406与主处理器402相连。存储器接口406可以包括一个总线系统或类似装置。主处理器402运行非实时的应用程序和操作系统408，诸如Microsoft Windows系列的程序或类似程序。DMA引擎410可以通过一个主接口112与主处理器402相连。主接口112可以包括一个总线系统等。DMA引擎410也可以通过数据接口413与存储装置404相连，用于在DMA引擎410与存储装置404之间传送数据。可以将一个缓冲空间414与DMA引擎410相关联，以补偿存储装置404中的延迟。DMA引擎410可以通过可以包括总线系统之类的通信接口418，连接到一个通信前端416。
系统400可以包括一个实时媒体存取控制(MAC-Medium AccessControl)，该MAC可以被划分成一个可与主处理器402相关联的主MAC420和一个可与通信前端416相关联的简化MAC 422。一般来说，媒体存取控制控制多个能被粘附到一个共享的通信媒体的装置对该媒体的访问。媒体存取控制，是局域网(LAN)中的、控制由LAN附接的装置对共享通信装置的访问的电力与电子工程协会(IEEE)子层(sublayer)。在开放系统互连(OSI)基准模型的上下文中，媒体存取控制层扩展到数据链路层(层1)之上和物理链路层(层2)之下。MAC能执行有关控制通信量响应、数据转移、管理通信量响应以及数据分段和重组的功能。
可以按照执行不同的MAC功能需要不同的响应时间，在主MAC 420与简化MAC 422之间选择性地划分MAC功能。主MAC 420可以负责管理毫秒级的功能和能在毫秒级被执行的功能，诸如管理通信量响应、数据分段和重组功能等。简化MAC 422可以负责管理微秒级的功能和需要在微秒级执行的功能，诸如通信量响应控制等。由主MAC 420执行的、不需要微秒级响应时间的管理通信量响应、数据分段和重组功能，可以由一个足够快的处理器402处理，该处理器运行一个高效的、非实时的操作系统408，诸如较晚版本的Microsoft Windows系列操作系统等。主MAC 420可以以软件形式实现。简化MAC 422可以以逻辑电路形式或者以带有相关联的存储装置424的微控制器形式实现。DMA引擎410可以被用于与主MAC 420和简化MAC 422一起进行数据转移，以满足系统400中对数据转移的实时要求。
尽管本文阐释并描述了具体实施例，所属技术领域中的普通熟练人员不难理解，任何被设计用来实现相同目的的配置都可以替代所示的具体实施例。本申请旨在保护对本发明的任何修改和变体。因此，本发明仅由权利要求书及其等同物限定。

Claims (28)

1.一种系统，包含：
用于传输和接收数据的通信前端；和
适用于响应相应流控制信号向通信前端或从通信前端转移数据的直接存储器存取(DMA)引擎。
2.权利要求1的系统，进一步包含对数据排队并用信号通知DMA引擎，数据已可用于传输的软件。
3.权利要求1的系统，进一步包含一个缓冲器空间，其中DMA引擎在预定的时间段内不受软件的干预而把由通信前端接收的数据转移该缓冲器空间。
4.权利要求3的系统，其中缓冲器空间经选择用来补偿存储装置中的存取延迟。
5.权利要求1的系统，进一步包含：
通信软件；和
由通信软件分配的用于数据的传输和接收的命令与数据缓冲器。
6.权利要求5的系统，进一步包含：
运行非实时操作系统的处理器；和
用来存储数据的存储装置，其中，DMA引擎适用于在不干涉处理器的正常操作的情况下以限时的方式向存储装置或从存储装置转移数据。
7.权利要求1的系统，进一步包含用来控制与数据的传输和接收相关联的功能的媒体存取控制(MAC)。
8.权利要求7的系统，其中，按照所选择的功能划分MAC功能。
9.权利要求8的系统，其中，按照执行所选择的功能的响应时间划分MAC功能。
10.权利要求7的系统，其中，MAC功能包含：
通信量控制响应；
数据转移；
管理通信量响应；和
数据分段和重组。
11.权利要求7的系统，其中，划分MAC功能并且其中该划分包含：
主MAC；和
外部的简化MAC。
12.权利要求11的系统，其中，外部的简化MAC管理通信量控制响应。
13.权利要求11的系统，其中，主MAC管理管理通信量响应以及数据分段和重组。
14，一种系统，包含：
用来控制数据的传输和接收的媒体存取控制(MAC)；和
用来在系统内转移用于传输和接收的数据的直接存储器访问引擎。
15.权利要求14的系统，按照所选择的功能划分MAC功能。
16.权利要求14的系统，其中，MAC功能被分割，并包含：
主MAC；和
外部的简化MAC。
17.权利要求16的系统，其中，主MAC在主处理器上运行并管理管理通信量响应以及数据分段和重组。
18.权利要求16的系统，其中，外部的简化MAC与通信前端相关联并管理通信量控制响应。
19.一种方法，包含：
用信号通知DMA引擎，数据可用于传输；
生成流控制信号；
响应流控制信号而向通信前端转移数据；
传输数据。
20.权利要求19的方法，进一步包含对数据和相关联的命令排队。
21.权利要求19的方法，包含实现媒体存取控制(MAC)。
22.权利要求21的方法，包含：
在主处理器中实现一部分MAC；和
在外部实现另一部分MAC。
23.权利要求21的方法，包含：
在主处理器中实现管理通信量响应和数据分段与重组的MAC功能；
在通信前端上实现通信量控制响应的MAC功能；和
用MAC引擎移动数据。
24.一种方法，包含：
提供用于实时地传输和接收数据的DMA引擎；和
把DMA引擎连接到运行非实时操作系统的处理器。
25.权利要求24的方法，进一步包含把DMA引擎连接到通信前端。
26.权利要求24的方法，进一步包含提供媒体存取控制(MAC)。
27.权利要求24的方法，包含：
在处理器上提供所选择的MAC功能；和
提供与通信前端相关联的其它所选择的MAC功能。
28.权利要求27的方法，进一步包含：
在主处理器上提供管理通信量响应MAC功能和数据分段与重组MAC功能；
提供与通信前端相关联的通信量控制响应MAC功能。
CNB038108232A 2002-05-13 2003-04-17 包括实时数据通信部件的dma控制器系统及传送数据的方法 Expired - Fee Related CN1328678C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/145,244 US6865622B2 (en) 2002-05-13 2002-05-13 System including real-time data communication features
US10/145,244 2002-05-13

Publications (2)

Publication Number Publication Date
CN1653436A true CN1653436A (zh) 2005-08-10
CN1328678C CN1328678C (zh) 2007-07-25

Family

ID=29400427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038108232A Expired - Fee Related CN1328678C (zh) 2002-05-13 2003-04-17 包括实时数据通信部件的dma控制器系统及传送数据的方法

Country Status (9)

Country Link
US (2) US6865622B2 (zh)
EP (1) EP1506487B1 (zh)
CN (1) CN1328678C (zh)
AT (1) ATE354129T1 (zh)
AU (1) AU2003225016A1 (zh)
DE (1) DE60311799T2 (zh)
HK (1) HK1071794A1 (zh)
MY (1) MY137150A (zh)
WO (1) WO2003098453A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180538A1 (zh) * 2014-05-29 2015-12-03 华为技术有限公司 一种读、写数据的方法及设备、存储系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1526472A3 (en) * 1995-02-13 2006-07-26 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US7016942B1 (en) * 2002-08-05 2006-03-21 Gary Odom Dynamic hosting
US8117624B2 (en) * 2003-09-16 2012-02-14 Matrox Electronic Systems Ltd. Method and apparatus for performing real-time commands in a non real-time operating system environment
US7346382B2 (en) 2004-07-07 2008-03-18 The Cleveland Clinic Foundation Brain stimulation models, systems, devices, and methods
US20060105720A1 (en) * 2004-11-18 2006-05-18 Nair Vijay K Signal interface for a wireless device
US7764612B2 (en) * 2005-06-16 2010-07-27 Acme Packet, Inc. Controlling access to a host processor in a session border controller
US7500072B2 (en) * 2006-04-25 2009-03-03 International Business Machines Corporation Migrating data that is subject to access by input/output devices
US10417083B2 (en) * 2017-11-30 2019-09-17 General Electric Company Label rectification and classification/prediction for multivariate time series data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020020A (en) * 1989-04-07 1991-05-28 Digital Equipment Corporation Computer interconnect system with transmit-abort function
US5434976A (en) 1992-09-28 1995-07-18 Standard Microsystems Corporation Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers
JP2771109B2 (ja) * 1994-03-16 1998-07-02 北村機電株式会社 巻鉄心
US5909564A (en) 1997-03-27 1999-06-01 Pmc-Sierra Ltd. Multi-port ethernet frame switch
US6373841B1 (en) * 1998-06-22 2002-04-16 Agilent Technologies, Inc. Integrated LAN controller and web server chip
US6163819A (en) * 1998-07-21 2000-12-19 Micron Technology, Inc. Sequential data transfer circuit
US6681254B1 (en) * 1998-09-10 2004-01-20 International Business Machines Corporation Method of controlling the flow of information between senders and receivers across links being used as channels
US6212195B1 (en) 1998-12-01 2001-04-03 3Com Corporation Telecommunication apparatus and method for forwarding packets using separate collision domains
US6529945B1 (en) * 1999-07-26 2003-03-04 International Business Machines Corporation Data buffer management between two different systems
US6651107B1 (en) * 1999-09-21 2003-11-18 Intel Corporation Reduced hardware network adapter and communication
US6404861B1 (en) * 1999-10-25 2002-06-11 E-Cell Technologies DSL modem with management capability
US6564267B1 (en) * 1999-11-22 2003-05-13 Intel Corporation Network adapter with large frame transfer emulation
JP3878785B2 (ja) 2000-03-16 2007-02-07 株式会社リコー ネットワークインタフェース回路
US20020161941A1 (en) * 2001-04-30 2002-10-31 Sony Corporation And Electronics, Inc System and method for efficiently performing a data transfer operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180538A1 (zh) * 2014-05-29 2015-12-03 华为技术有限公司 一种读、写数据的方法及设备、存储系统
CN103984662B (zh) * 2014-05-29 2017-03-15 华为技术有限公司 一种读、写数据的方法及设备、存储系统

Also Published As

Publication number Publication date
US20050182865A1 (en) 2005-08-18
DE60311799T2 (de) 2007-11-22
WO2003098453A1 (en) 2003-11-27
US7099961B2 (en) 2006-08-29
US20030212839A1 (en) 2003-11-13
CN1328678C (zh) 2007-07-25
MY137150A (en) 2008-12-31
EP1506487A1 (en) 2005-02-16
US6865622B2 (en) 2005-03-08
EP1506487B1 (en) 2007-02-14
HK1071794A1 (en) 2005-07-29
AU2003225016A1 (en) 2003-12-02
ATE354129T1 (de) 2007-03-15
DE60311799D1 (de) 2007-03-29

Similar Documents

Publication Publication Date Title
US5721955A (en) System for transferring portion of data to host from buffer if size of packet is greater than first threshold value but less than second threshold value
JP3448067B2 (ja) ネットワークアダプタのためのネットワークコントローラ
US5890015A (en) Method and apparatus for implementing a wireless universal serial bus host controller by interfacing a universal serial bus hub as a universal serial bus device
US5632016A (en) System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US4652874A (en) Serial communication interface for a local network controller
US7099961B2 (en) System including real-time data communication features
CN100505676C (zh) 智能多缓冲区管理的集中调度控制器和动态调度方法
US7307998B1 (en) Computer system and network interface supporting dynamically optimized receive buffer queues
US5933413A (en) Adaptive priority determination for servicing transmit and receive in network controllers
CN112948149A (zh) 一种远端内存共享方法、装置、电子设备及存储介质
EP1591906A1 (en) Efficient data transfer from an ASIC to a host using DMA
US11500541B2 (en) Memory system and controlling method
CN106598752B (zh) 远程零拷贝方法
EP0884924A1 (en) ATM Communication apparatus
KR20040101746A (ko) 데이터 통신 시스템에서 전송 지연을 최소화하기 위한장치 및 방법
US7974190B2 (en) Dynamic queue memory allocation with flow control
CN101702714B (zh) 计算机系统中的基于信用的流动控制的方法、系统和设备
US6108694A (en) Memory disk sharing method and its implementing apparatus
US6904039B1 (en) Packet queuing for a network switch
CN101102303A (zh) 一种用逻辑实现sdh和以太网速率适配的方法
WO1997037308A1 (en) Network interface device
JP3512146B2 (ja) デバイスドライバ装置
CN115622958B (zh) 一种zynq系统及虚拟mac实现方法
JP3359765B2 (ja) 無線ｌａｎシステム
JPH11196097A (ja) データ通信制御装置、及びデータ通信制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070725

Termination date: 20210417

CF01 Termination of patent right due to non-payment of annual fee