CN1652302A - 直通晶片的互连的导电接合 - Google Patents

直通晶片的互连的导电接合 Download PDF

Info

Publication number
CN1652302A
CN1652302A CN 200510007914 CN200510007914A CN1652302A CN 1652302 A CN1652302 A CN 1652302A CN 200510007914 CN200510007914 CN 200510007914 CN 200510007914 A CN200510007914 A CN 200510007914A CN 1652302 A CN1652302 A CN 1652302A
Authority
CN
China
Prior art keywords
wafer
thermal interface
interface
conductive bond
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510007914
Other languages
English (en)
Other versions
CN100472722C (zh
Inventor
苏珊·A·阿利
布鲁斯·K·瓦赫特曼
劳伦斯·E·费尔顿
尹彰汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/827,680 external-priority patent/US6936918B2/en
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1652302A publication Critical patent/CN1652302A/zh
Application granted granted Critical
Publication of CN100472722C publication Critical patent/CN100472722C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明通过下面步骤产生用于直通晶片互连的导电接合:从在第一晶片前侧上的元件到第一晶片的后侧形成通过第一晶片的电极;形成第一导电界面并与在第一晶片后侧上的电极的暴露部分接触;以及在低于至少一个导电界面的熔点的温度下,在压力下导电接合第一导电界面和在第二晶片上的第二导电界面。该处理温度通常低于导电界面的熔点。在一些实施例中,可以通过在真空中执行导电接合来促进或启用导电接合。

Description

直通晶片的互连的导电接合
优先权
本发明申请是美国专利申请No.10/737,231的部分继续申请。本专利申请是于2004年4月19日由Kieran PHarney,Lawrence E.Felton,Thomas Kieran Numan,Susan A.Alie,和Bruce K.Wachtmann的提交的、题目为“MEMS DEVICE WITH CONDUCTIVE PATH THROUGHSUBSTRATE”的美国专利申请No.10/827,680的部分继续申请,并且因此要求其优先权。本专利申请还要求于2004年2月5日右Susan A.Alie,Bruce K.Wachtmann,Lawrence E.Felton和Changhan Yun的提交的、题目为“CONDUCTIVE BOND FOR THROUGH-WAFERINTERCONNECT”的美国临时专利申请No.60/542,261的优先权,将上述专利申请完全包括在这里并引入作为参考。
技术领域
本发明总的来说涉及在堆叠的印模(die)装置中形成电性互连。
背景技术
有大量堆叠印模的方法是具有价值的方案。例如,MEMS印模可以被导电连接到电路印模。这种印模可能需要电性和机械互连。在这种情况中也应该解决寄生电容和电阻问题。
因此,堆叠的印模装置可以包括互相接合的两个或多个晶片。每个晶片可能包括微机械的元件和/或集成电路元件。总的来说,在晶片上的多种元件是易碎的,并且很多元件会被高温损坏。那么,本质上,对于堆叠的印模装置存在由对温度最敏感特性确定的“热预算”(thermal budget)。
发明内容
本发明的实施例提供在堆叠晶片装置中的热预算中电性互连在堆叠晶片装置中的晶片。具体地说,从在第一晶片前侧的元件上到第一晶片的后侧形成通过第一晶片的电极。形成第一导电界面以与在第一晶片后侧上的电极的暴露部分接触。在低于堆叠晶片装置的热预算的温度下,在压力下导电接合第一导电界面和在第二晶片上的第二导电界面。这种温度通常低于至少一个导电界面的熔点。依据第一和第二导电界面中的物质,可以通过相互扩散、热压缩、或其它机制的方式进行这种导电接合。在一些实施例中,可以通过在大气环境(例如,空气或其它气体)或真空中执行导电接合来促进或使其导电接合。导电接合在晶片之间产生导电互连,并且更为具体的说,从在第一晶片前侧上的元件到第二晶片上的第二导电界面,而不损坏在任一晶片上的特性。这个电连接件允许晶片作为一个集成的装置工作。
根据本发明的一个方案,提供了一种用于电性互连晶片装置的方法。该方法包括:从在第一晶片前侧上的元件到第一晶片的后侧形成通过第一晶片的电极;形成与在第一晶片后侧上的电极的暴露部分接触的第一导电界面;以及在低于至少一个导电界面的熔点的温度下,在压力下导电接合第一导电界面和在第二晶片上的第二导电界面。
第一和第二界面可以包括金(Au)。第一和第二界面可以包括铝铜合金(AlCu)。第一和第二界面可以包括具有或不具有粘合的下层的铂(Pt)。该界面中的一个可以包括硅(Si),而另一可以包括铂(Pt)(具有或不具有粘合的下层)。该界面中的一个可以包括掺杂多晶硅,而另一个可包括可软焊的金属。
在本发明的确定的实施例中,该导电接合在真空中执行。通过互相扩散、热压缩或其它机制可形成导电接合。可以通过以导电材料填充第一晶片中的线形直通晶片的通孔来形成电极。第一晶片可以是MEMS晶片,而第二晶片可以是集成电路晶片。
根据本发明的另一方案,提供了一种装置,其包括第一晶片,该第一晶片具有:(1)从上侧的元件到下侧其通过第一晶片的电极,以及(2)第一导电界面,其在与电极的暴露部分接触的第一界面的下侧;该装置还包括第二晶片,其具有第二导电界面,该第二导电界面在低于至少一个导电界面的熔点的温度下,在压力下和第一导电界面导电接合。
第一和第二界面可以包括金(Au)。第一和第二界面可以包括铝铜合金(AlCu)。第一和第二界面可以包括具有或不具有粘合的下层的铂(Pt)。该界面中的一个可以包括硅(Si),并且另一个可以包括铂(Pt)(具有或不具有粘合的下层)。该界面中的一个可以包括掺杂的多晶硅,而另外的一个可包括可软焊的金属。
可以通过互相扩散、热压缩或其它机制形成导电接合。第一晶片可以是MEMS晶片,并且第二晶片可以是集成电路晶片。
附图说明
通过下面参考附图的进一步描述可以更加清楚地理解前面所述和本发明的优点。
图1A到1D示出了根据本发明实施例的堆叠的印模装置的一个实例;
图2A到2D示出了根据本发明实施例的堆叠的印模装置的另一实例;
图3A到3D示出了根据本发明实施例的堆叠的印模装置的另一实例;
图4是根据本发明实施例的用于导电接合晶片的逻辑流程图。
具体实施方式
本发明的实施例提供用于在堆叠晶片装置的热预算中电性互连堆叠晶片装置中的晶片。具体地说,从在第一晶片前侧的元件上到第一晶片的后侧形成通过第一晶片的电极。形成与在第一晶片后侧上的电极的暴露部分接触的第一导电界面。第一导电界面典型地是凸起的结构,其从第一晶片的后侧突出。在低于堆叠晶片装置的热预算的温度下,第一导电界面与在第二晶片上的第二导电界面在压力下导电接合。该处理温度通常正好低于至少一个导电界面的熔点。根据第一和第二导电界面中的物质,可以通过相互扩散、热压缩、或其它机制的方式进行这种导电接合。在一些实施例中,可以通过在大气环境(例如,空气或其它气体)或真空中执行导电接合来促进或使其导电接合。导电接合在晶片之间产生导电互连,并且更为具体的说,从在第一晶片前侧上的元件到第二晶片上的第二导电界面,而不损坏在任一晶片上的特性。这个电性连接件允许晶片操作为一个集成装置。
在本发明的典型的实施例中,第一晶片包括开口(在下文中称为“直通晶片通孔”)。典型地以一个或多个绝缘材料来衬套(line)直通晶片通孔。电极通过直通晶片通孔。可以通过以导电材料,例如,硅、多晶硅或金属填充直通晶片通孔来形成电极。绝缘衬套(如果存在的话)电绝缘电极和晶片。
为本发明的具体实施例选择的温度和其它参数可取决于多个因素,包括,但是不限于导电界面中的材料,施加的压力的量,接触的功能部件的尺寸,和导电接合是在大气环境(例如,空气或其它气体)或是在真空中进行。典型的,在大约280℃到500℃的温度范围中执行导电接合。总的来说,增加接合压力和/或减小接触的功能部件的尺寸和/或在接合期间使用真空能够改进导电接合。
在其中将比如铂、金或铝铜合金(AlCu)的金属作为导电界面沉积在硅或多晶硅电极的本发明的实施例中,其优点在于,在沉积金属之前处理电极的暴露部分,例如,通过飞溅蚀刻,以促进粘合和电连接性。作为选择地,或另外的,可以沉积比如钛钨合金或钛的粘合材料作为下层。
在第一示例性实施例中,晶片1具有以掺杂多晶硅填充的线形的直通晶片通孔。在晶片后侧上的通孔中暴露的多晶硅上沉积铂并构图。晶片2具有导电多晶硅互连。使得晶片1的铂和晶片2上的多晶硅互连接触,并且加热到高于大约280℃但低于大约450℃。通过在两个晶片上的铂多晶硅界面上形成铂硅化物来导电接合两个晶片。
在第二示例性实施例中,晶片1具有以掺杂多晶硅填充的线形的直通晶片通孔。在晶片后侧上的通孔中暴露的多晶硅上沉积诸如铂或金的可软焊金属并构图。晶片2具有在互连接合盘上的焊块。通过对准在晶片1上的可软焊金属和在晶片2上的焊块,并施加压力和低于大约450℃的温度来导电接合晶片1和晶片2。
在第三示例性实施例中,晶片1具有以金属填充的线形的直通晶片通孔。在晶片后侧上的通孔中暴露的金属上沉积金属并构图,在金属填充的通孔上形成导电盘。将晶片1上的金属盘和在晶片2上的金属接合盘对准,并且通过施加压力和低于大约450℃的温度来进行金属-金属导电接合。
在第四示例性实施例中,晶片1具有通过直通晶片通孔的电极和导电界面,该导电界面由比如金或铂的金属形成,与在晶片后侧上的电极的暴露部分接触。晶片2包括也由金或铂形成的导电界面。在大约500℃的温度下导电接合该导电界面。
在第五示例性实施例中,晶片1具有通过直通晶片通孔的电极和导电界面,该导电界面由铝铜合金(可能具有钛钨合金、钛、或其它材料的粘合下层)形成,并与晶片后侧上的电极的暴露部分接触。晶片2包括也由铝铜合金(可能具有钛钨合金、钛、或其它材料的粘合下层)形成的导电界面。在大约450℃-500℃的温度下导电接合该导电界面。
在第六示例性实施例中,晶片1具有通过直通晶片通孔的电极和导电界面,该导电界面由具有钛钨合金(TiW)的下层的铂形成,并与晶片后侧上的电极的暴露部分接触。晶片2包括也由具有钛钨合金的下层的铂形成的导电界面。在大约450℃的温度下导电接合该导电界面。
在第七示例性实施例中,晶片1具有通过直通晶片通孔的电极和导电界面,该导电界面由铂(可能具有钛钨合金、钛、或其它材料的粘合下层)形成,并与晶片后侧上的电极的暴露部分接触。晶片2包括由硅或多晶硅形成的导电界面。在大约450℃的温度下导电接合该导电界面。
上述示例性实施例讨论了用于导电接合晶片装置的材料、处理温度和处理过程的一些可能的组合。对于本领域普通技术人员来说很明显可以使用其它材料和处理温度。例如,可以在低温导电接合材料,特别地,如果在高温和/或真空中执行导电接合。相反的,它能够在更高的温度导电接合材料。
虽然上述示例性实施例讨论了由一个或两个材料层组成的一些导电界面,但它能够具有多于两个材料层的导电界面。例如,可能需要或要求额外的层来帮助接合。
众所周知,铝铜合金(AlCu)通常具有自然的氧化物(nativeoxide)。现有知识知道这种自然的氧化物将阻止铝和铝或AlCu和AlCu的热压缩接合。但是,在接合测试中,在450℃-500℃的温度和2-6Bar或更高的接合压力下,在大气环境和真空中,都可以成功形成AlCu和AlCu的接合。事实上,使得沉积的AlCu表面不被处理可以产生比在接合前物理地或化学地处理AlCu表面更好的效果,尽管这可能部分是因为特定测试过程的限制(例如,在处理和接合之间的时间)。
众所周知,铝铜合金能够具有铝和铜的不同比例。具有大约百分之一铜的铝铜合金已经成功用于接合测试,虽然其它比例也能提供有效的接合。
图1A到1D示出了根据本发明实施例的堆叠印模装置的一个实例。在图1A中,第一晶片102包括前侧元件104和直通晶片通孔106。在图1B中,直通晶片通孔106由导电材料填充以形成电极108。通孔106典型地是线形的。在图1C中,例如,以金、铂或铝铜合金盘110形式的第一导电界面被形成在电极108的暴露的底部。在图1D中,第二晶片112包括第二导电界面,例如,以金、铂或铝铜合金盘114的形式。在大约450℃-500℃的温度,例如,在2-6Bar或更高的压力下,在真空或不在真空中,将盘110导电接合到盘114。
图2A-2D示出了根据本发明实施例的堆叠印模装置的另一实例。在图2A中,第一晶片202包括前侧元件204和直通晶片通孔206。在图2B中,直通晶片通孔206由导电材料填充以形成电极208。通孔206典型地是线形的。在图2C中,例如,以钛钨下层210和铂盘211的形式的第一导电界面被形成在电极208的暴露的底部。在图2D中,第二晶片212包括第二导电界面,例如,以硅盘214的形式。在大约450℃的温度,例如,在大于2Bar压力下,在真空或不在真空中,将盘211导电接合到盘214。
图3A-3D示出了根据本发明实施例的堆叠印模装置的另一实例。在图3A中,第一晶片302包括前侧元件304和直通晶片通孔306。在图3B中,直通晶片通孔306由导电材料填充以形成电极308。通孔306典型地是线形的。在图3C中,例如,以钛钨下层310和铝铜合金盘311的形式的第一导电界面被形成在电极308的暴露的底部。在图3D中,第二晶片312包括第二导电界面,例如,以钛钨下层315和铝铜盘314的形式。在大约450℃-500℃的温度,例如,在大于2Bar压力下,在真空或不在真空中,将盘311导电接合到盘314。
图4是根据本发明实施例的用于导电接合晶片的流程图。在框402,从在第一晶片前侧的元件上到第一晶片的后侧形成通过第一晶片的电极。在框404,形成第一导电界面并与在第一晶片后侧上的电极的暴露部分接触。在框406,在低于导电界面的熔点的温度下,在压力下导电接合第一导电界面和在第二晶片上的第二导电界面。
为改进装置性能,应该最小化由导电填充的通孔形成的互连电阻和寄生电容。为此,实施例采用产生低通孔填充电阻的材料和处理步骤,因此使得具有和通孔定制的良好电性连接以最小化寄生电容。例如,处理步骤可以以导电材料,比如掺杂多晶硅、淀积金属或化学蒸汽沉积(CVD)金属(例如,钛或铂)填充线形的直通晶片通孔。在这里完全包括并引入作为参考的、题目为“MEMS DEVICE WITHCONDUCTIVE PATH THROUGH SUBSTRATE”的相关美国专利申请No.10/827,680描述了用于形成填充的直通晶片通孔的多种技术,其包括填充蚀刻的直通晶片通孔和后碾磨填充的空腔。本发明不限于用于形成直通晶片通孔的任意特定技术。
应该注意,上述特定温度对于本发明的特定实施例是示例性的。本领域普通技术人员应该理解可以使用其它温度来实现不同装置的类似目的。本领域普通技术人员应该认可按上述形成的电性互连也能够用作晶片的机械互连。
虽然上述描述公开了本发明的多种示例性实施例,本领域普通技术人员应该理解,在不脱离本发明的真正范围的情况下,可以做出多种修改并实现本发明的一些优点。

Claims (20)

1.一种用于电性互连晶片装置的方法,该方法包括:
从在第一晶片前侧上的元件到第一晶片的后侧形成通过第一晶片的电极;
形成第一导电界面并与在第一晶片后侧上的电极的暴露部分接触;以及
在低于至少一个导电界面的熔点的温度下,在压力下导电接合第一导电界面和在第二晶片上的第二导电界面。
2.如权利要求1所述的方法,其中,导电接合第一导电界面和第二导电界面是在真空中进行的。
3.如权利要求1所述的方法,其中,第一和第二导电界面是通过互相扩散来导电接合的。
4.如权利要求1所述的方法,其中,第一和第二导电界面是通过热压缩来导电接合的。
5.如权利要求1所述的方法,其中,第一和第二界面包括金(Au)。
6.如权利要求1所述的方法,其中,第一和第二界面包括铝铜合金(AlCu)。
7.如权利要求1所述的方法,其中,第一和第二界面包括铂(Pt)。
8.如权利要求1所述的方法,其中,该界面中的一个包括硅或多晶硅,而另一个包括铂(Pt)。
9.如权利要求1所述的方法,其中,该界面中的一个包括掺杂的多晶硅,而另一个包括可软焊金属。
10.如权利要求1所述的方法,其中,该形成电极的步骤包括:
以导电材料填充在第一晶片中的线形直通晶片通孔。
11.如权利要求1所述的方法,其中,该第一晶片是MEMS晶片,并且其中该第二晶片是集成电路晶片。
12.一种装置,其包括:
第一晶片,其具有(1)电极,其通过从上侧的元件到下侧的第一晶片,以及(2)第一导电界面,其在第一界面的下侧并与电极的暴露部分接触;以及
第二晶片,其具有第二导电界面,该第二导电界面在低于至少一个导电界面的熔点的温度下,在压力下和第一导电界面导电接合。
13.如权利要求12所述的装置,其中,该第一和第二导电界面是通过互相扩散来导电接合的。
14.如权利要求12所述的装置,其中,该第一和第二导电界面是通过热压缩来导电接合的。
15.如权利要求12所述的装置,其中,该第一和第二界面包括金(Au)。
16.如权利要求12所述的装置,其中,该第一和第二界面包括铝铜合金(AlCu)。
17.如权利要求12所述的装置,其中,该第一和第二界面包括铂(Pt)。
18.如权利要求12所述的装置,其中,该界面中的一个包括硅或多晶硅,而另一个包括铂(Pt)。
19.如权利要求12所述的装置,其中,该界面中的一个包括掺杂多晶硅,而另一个包括可软焊的金属。
20.如权利要求12所述的装置,其中,该第一晶片是MEMS晶片,而第二晶片是集成电路晶片。
CNB2005100079141A 2004-02-05 2005-02-05 直通晶片的互连的导电接合 Expired - Fee Related CN100472722C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US54226104P 2004-02-05 2004-02-05
US60/542,261 2004-02-05
US10/827,680 2004-04-19
US10/827,680 US6936918B2 (en) 2003-12-15 2004-04-19 MEMS device with conductive path through substrate

Publications (2)

Publication Number Publication Date
CN1652302A true CN1652302A (zh) 2005-08-10
CN100472722C CN100472722C (zh) 2009-03-25

Family

ID=34890451

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100079141A Expired - Fee Related CN100472722C (zh) 2004-02-05 2005-02-05 直通晶片的互连的导电接合

Country Status (1)

Country Link
CN (1) CN100472722C (zh)

Also Published As

Publication number Publication date
CN100472722C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
US6023102A (en) Low resistance contact between circuit metal levels
CN108140559B (zh) 传导阻障直接混合型接合
TWI296832B (en) Bump structures and methods for forming solder bumps
CN100424867C (zh) 集成电路的内连线结构
US5525837A (en) Reliable metallization with barrier for semiconductors
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
TWI473233B (zh) 具有銅插塞的半導體元件
CN1777978A (zh) 减少晶片划片区中的金属
US20050170609A1 (en) Conductive bond for through-wafer interconnect
EP2634795A1 (en) Process for manufacture of through-type wiring substrate, and through-type wiring substrate
WO2008086537A2 (en) Aluminum based bonding of semiconductor wafers
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
WO2010035375A1 (ja) 半導体装置及びその製造方法
CN2731711Y (zh) 铜金属镶嵌结构
US6921976B2 (en) Semiconductor device including an island-like dielectric member embedded in a conductive pattern
US11211348B2 (en) First wafer, fabricating method thereof and wafer stack
TW201603153A (zh) 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法
CN100472722C (zh) 直通晶片的互连的导电接合
CN1282248C (zh) 改进的存储单元接触部分
JP2004031911A (ja) 金属突き出しのないビアを形成する方法
CN1434510A (zh) 半导体器件及其制造方法
CN113421850A (zh) 电路
TW439204B (en) Improved-reliability damascene interconnects and process of manufacture
CN1274016C (zh) 插塞的形成方法
JP4209033B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AMERICA ANALOG DEVICE INC.

Free format text: FORMER NAME: ANALOG DEVICES INC.

CP01 Change in the name or title of a patent holder

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: Massachusetts, USA

Patentee before: ANALOG DEVICES, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20220205