CN1649106A

CN1649106A - 一种对低介电材料表面进行处理形成光学抗反射层的工艺

Info

Publication number: CN1649106A
Application number: CN 200410093458
Authority: CN
Inventors: 朱骏
Original assignee: Shanghai Huahong Group Co Ltd; Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd; Shanghai Huahong Group Co Ltd
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2005-08-03

Abstract

本发明为一种对低介电材料表面等离子体处理形成光学抗反射层的工艺。本发明中对低介电材料表面进行2～5次等离子体处理，并通过调节处理时间、温度、压力工艺参数，调节表面介质薄膜的折射率、消光系数，从而形成表面抗反射薄膜，取代工业界常规使用的有机、无机抗反射层，大大简化工艺操作，并节约化学试剂的使用。而且，在低介电材料表面形成的抗反射薄膜层将会在后续刻蚀、化学机械抛光工艺中移除，这样介电常数将不会变化，仍然具有低介电常数的优势。

Description

一种对低介电材料表面进行处理形成光学抗反射层的工艺

技术领域

本发明属集成电路工艺技术领域，具体涉及一种对低介电材料表面进行处理形成光学抗反射层的半导体制造工艺。

背景技术

伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，使得金属之间的寄生电容也越来越大，对于微处理器，芯片速度的限制主要由镀层中的电阻和寄生电容产生。其结果电阻-电容时间延迟、讯号间的相互干扰及其能量损耗等问题日益突出，为了解决电阻-电容时间延迟的问题，产业的响应一直是使用符合IC工艺的低介电材料(介电常数2.0~4.0)，使多重金属内连线之间的介电层的介电常数比硅更低的，从而降低寄生电容；而在电阻方面则使用低电阻的铜金属导线金属互联工艺取代原先的铝工艺，在细微的电路上，铜的传输信号速度比铝更快、而且也更加稳定。

多层连线电容的计算公式：

C = 2 (C_{l} + C_{v}) = 2 k ϵ_{0} LTW (\frac{1}{W^{2}} + \frac{1}{T^{2}})

(公式1)

其中，(k为介电常数)由公式可见，介电常数越低，电容越小。

多层连线电阻-电容时间延迟计算公式：

RCdelay = 2 ρk ϵ_{0} L^{2} (\frac{1}{W^{2}} + \frac{1}{T^{2}})

(公式2)

其中，(k为介电常数；ρ为金属电阻率)由公式可见，介电常数越低，电阻越小，多层连线电阻-电容时间延迟也越短。

由于低介电材料的结构往往疏松、多孔，为了降低介电常数，适当的等离子体处理，可以明显提高结构致密化，随着表面结构的改变，表面介电层的折射率、消光系数也随着变化。调整等离子体处理的时间、功率、气源种类等，可以进一步控制折射率、消光系数，进而得到优良的表面反射率表现。

表面反射率计算公式：

R = \frac{{(n_{b} - n_{r})}^{2} + {(k_{b} - k_{r})}^{2}}{{(n_{b} - n_{r})}^{2} + {(k_{b} - k_{r})}^{2}}

(公式3)

nb-低介电材料表面折射率、kb-低介电材料表面消光系数

nr-光刻胶表面折射率、kr-光刻胶表面消光系数

对于光刻工艺来说，优良的表面反射率控制，会有效减少入射光和反射光的相干问题，即减少驻波效应，由此而来，光刻图形会得到明显改善。

驻波计算公式：

S＝4(R_top.R_bot)0.5.e^-kD(公式4)

Rbot-介电材料表面反射率、Rtop-光刻胶表面反射率、k-光刻胶消光系数、D-光刻胶厚度

由公式可知低的介电材料表面反射率可以有效的减少驻波效应，提高成像品质。对低介电材料合适的等离子体处理形成表面抗反射薄膜可以取代工业界常规使用的有机、无机抗反射层，大大简化工艺操作，节约化学试剂的使用。而且，在低介电材料表面形成的抗反射薄膜层将会在后续刻蚀、化学机械抛光工艺中移除，这样介电常数将不会变化，仍然具有低介电常数的优势。

发明内容

本发明的目的在于提出一种对低介电材料表面进行处理形成光学抗反射层的半导体制造工艺。

半导体器件的体积正变得越来越小，疏松、多孔的低介电材料(介电常数2.0~4.0)和光学抗反射层的使用是必不可少的需求。本发明的特征是，对低介电材料表面进行2～5次等离子体工艺处理，以调节材料表面折射率、消光系数，形成光学抗反射层；所述的等离子体，其原料源可以是氦、氖、氩、氪，或者是氙惰性气体一氧化碳(CO)、二氧化碳(CO₂)、二氧化硫(SO₂)或氮气(N₂)；所述2～5次等离子体工艺处理，其每次的处理时间为50～500秒、气压为5～50托、功率为100～500瓦、温度为150～400度。

本发明的形成光学抗反射层主要工艺步骤是：

(1)电材料淀积；

(2)第一次等离子体表面处理，利用惰性气体表面处理封口、清洗、退火；

(3)第二次等离子体表面处理，致密介电材料表面、清洗；

(4)反射率、消光系数测量；

(5)等离于体表面处理，共2-5次，直至反射率、消光系数达到要求；

(6)光敏感材料表面图布、烘烤、光刻、刻蚀金属导线通路。

本发明利用对疏松、多孔的低介电材料的表面进行多次等离子体处理例如，2~5次，第一次等离子体处理对低介电材料表面封口，可以有效的防止材料表面氧化，沾污；第二~五次等离子体处理可以进一步致密化材料表面，通过优化操作菜单，调节材料表面折射率、消光系数，致密化其表面，形成光学抗反射层。

通过调节时间、温度、压力工艺参数，选择合适惰性气体，改变材料表面态。

根据理论计算，运用本发明可以得到所需的材料表面折射率、消光系数，形成光学抗反射层，成功将低介电材料与光学抗反射层二者统一、结合，(图1)取代工业界常规使用的有机、无机抗反射层，大大简化工艺操作，并节约化学试剂的使用。而且，在低介电材料表面形成的抗反射薄膜层将会在后续刻蚀、化学机械抛光工艺中移除，这样介电常数将不会变化，仍然具有低介电常数的优势。

附图说明

图1为低介电常数介质膜自形成表面抗反射薄膜；

附图标号：1低介电常数表面抗反射薄膜、2低介电材料、3低介电材料中的空隙。

具体实施方式

本发明的实施步骤如下：

1、低介电材料淀积；

2、第一次等离子体表面处理，利用惰性气体表面处理封口(时间为50秒、气压分别设定为5托、10托、30托或50托，功率分别选择为100瓦、150瓦或300瓦，温度分别选择为150度、250度或300度，气源为：氦、氖、氩、氪或氙惰性气体)，清洗、退火；

3、第二次等离子体表面处理，致密介电材料表面(时间为200秒，气压设定为30托或50托、功率为100瓦、150瓦或300瓦，温度为200度、250度或300度，气源为：一氧化碳、二氧化碳、二氧化硫、氮气)、清洗；

4、反射率、消光系数测量；

5、等离子体第2~5次处理，直至反射率、消光系数达到要求；

6、光敏感材料表面图布、烘烤、光刻、刻蚀金属导线通路；

Claims

1、一种对低介电材料表面进行处理形成光学抗反射层的工艺，其特征是对低介电材料表面进行2～5次等离子体工艺处理，以调节材料表面折射率、消光系数，形成光学抗反射层。

2、根据权利要求1所述的工艺，其特征是，所述等离子体，其原料源是氦、氖、氩、氪或氙惰性气体，或者是一氧化碳、二氧化碳、二氧化硫或氮气。

3、根据权利要求1或2所述的工艺，其特征是，所述2～5次等离子体工艺处理，其每次的处理时间为50～500秒，气压为5～50托，功率为100～500瓦，温度为150～400度。

4、根据权利要求1所述的工艺，其特征是，主要步骤如下：

(1)电材料淀积；

(3)第二次等离子体表面处理，致密介电材料表面、清洗；

(4)反射率、消光系数测量；

(5)等离子体处理，共2-5次，直至反射率、消光系数达到要求；

(6)光敏感材料表面图布、烘烤、光刻、刻蚀金属导线通路。