CN1633715A - 单片半导体压电器件结构和电－声电荷传送器件 - Google Patents

Abstract

通过在硅片上首先生长中间张力减轻层可以生长覆盖硅片的结晶压电材料如铌酸锂和钽酸锂的外延层。在压电层生长之前，张力减轻层是结晶的金属氧化物，帮助桥接硅和压电材料之间的晶格失配。在薄结晶压电层生长之后，非晶化张力减轻层以去耦硅和压电晶格。然后可以重新开始压电层的生长，以获得适合于电－声器件制造的优质厚层。可以使用外延的压电层制造无源和有源电－声器件。具体地，设计和制造利用硅和压电外延覆盖层的声音电荷传送器件。电－声器件可以与在硅片上制造的半导体器件电路集成。

Description

单片半导体压电器件结构和电-声电荷传送器件

发明领域

本发明总的来说涉及单片半导体器件结构，具体地说涉及包括由不同种类的材料形成的各个器件的单片半导体器件结构。更加具体，本发明涉及也包括可以用来形成电-声器件的压电材料的单片半导体器件结构。

发明背景

世界上，在90％以上的固态电子器件和集成电路都使用硅作为原材料。硅作为选择的原材料的这种显赫地位在很大程度上是由于使用硅制造器件和集成电路的良好经济性。可以以适当的成本和逐渐提高适用于大体积制造的晶片直径得到优质的单晶硅衬底晶片。

但是，硅不具有适用于各种固态器件的物理性能。一些器件在它们的操作中利用一些材料的物理性能，这些物理性能是独特的或优于硅。尽管这种使用相对不经济，但是这些器件必须使用除硅以外的材料。例如，硅具有不适于光电器件工作的间接带隙。因此，由直接带隙半导体如代替硅的III-V化合物半导体制成常规的光电器件。

而且，对于一些特定的电子器件如电-声器件，可以优选使用除元素或化合物半导体以外的材料。例如，电-声器件如表面声波(SAW)器件的性能特征取决于制造它们的材料的压电性能。硅本身是非压电的。一些化合物半导体，例如，砷化镓表现出压电现象，但是它们的压电性能与例如结晶的铌酸锂或钽酸锂相比比较弱。商业上使用这些后者材料和其它如适当晶体形式的石英、四硼酸锂和氧化锗铋制成离散的表面声波(SAW)器件。这些(SAW)波器件设计用作，例如脉冲压缩滤波器、带通滤器、延迟线、共振器、振荡器、回转器和用于扩频的匹配滤波器。

现在普遍在信号处理电路中使用SAW器件。发现SAW器件在信号处理电路中的应用范围从雷达和通信系统到包括接收器、传呼机和蜂窝电话的消费者电子设备。正如所看到的，一般技术朝着增加电子设备的微型化的方向发展，例如，在消费者电子设备中，也导致SAW器件模块越来越小。通过利用共振和半共振设计和新的衬底材料已经部分地实现更小的SAW器件。但是，如果现在混合的SAW元件可以与信号处理电路中的半导体集成电路单片地集成，那么信号处理电路的更进一步合乎需要的微型化也是可能的。

因此，需要在用于制造半导体集成电路的单片结构中引入适于制造电-声器件的压电材料。

但是，用于制造器件的大多数材料希望的压电性及其他物理性能是材料的结晶质量的函数。因此，如果单片结构将用于集成以根本不同的材料制造的器件，那么单片结构中的压电材料和半导体材料(例如硅)必须形成在一起，而不降低任何一种材料的结晶质量。

因为两种材料的不同晶体结构，所以在硅衬底上生长或淀积优质的压电材料是不寻常的。两种材料的始终不同的晶格尺寸在至少一种材料中引起应力和张力，足以降低它的晶体质量，且因此降低器件工作必不可少的物理性能。

不同种类的材料结构形成良好的晶体质量的挑战不是压电材料和硅的结合所独有的。通常试图集成不同种类的半导体器件，已经或正在寻找器件材料的其他结合。结合的一般寻找包括不同种类的半导体结合，如IV族元素半导体(例如硅)与III-V族或II-VI化合物半导体(例如砷化镓(GaAs)和磷化铟(InP))结合。受希望最大化两种材料的利益驱动试图形成根本不同种类的半导体与硅的合成结构。例如，试图在硅衬底上形成GaAs基化合物半导体薄膜，设法从硅的粗糙和它对器件和大规模生产的集成电路的可控制性以及来自化合物半导体的特别的电性能获益，化合物半导体的电性能例如使它们有用于高速器件和光-电器件如激光器。

化合物半导体与上述通常使用的压电材料相比是不同种类的材料。可是，它可能对面对包括基本半导体衬底上的化合物半导体的任何根本不同的材料的不同种类生长的问题中形成优质的压电硅单片结构的挑战有用。

附图简述

结合附图，考虑以下的详细描述将明白本发明的上述及其他目的和优点。其中相同的参考标记始终指相同的部分，其中：

图1-3以剖面图示意地说明根据本发明的各个实施例能被使用的合成半导体器件结构；

图4图形地说明基质晶体和生长的晶体覆层之间可获到的最大膜厚和晶格失配的关系；

图5是根据在此所示制造的说明性半导体材料的高分辨率透射式电子显微镜照片(TEM)。

图6是根据在此所示制造的说明性半导体结构的X射线衍射。

图7说明包括非晶氧化层的结构的高分辨率TEM；

图8说明包括非晶氧化层的结构的X射线衍射谱；

图9-12以截面图示意地说明根据本发明的另一个实施例的合成器件结构的形成；

图13-16说明图9-12中图示的器件结构可能的分子键结构；

图17-20以截面图示意地说明根据本发明的另一个实施例合成器件结构的形成；

图21-23以截面图示意地说明根据本发明的又一个实施例合成器件结构的形成；

图24和25以截面图示意地说明根据本发明的各个实施例能被使用的合成器件结构；

图26-30包括集成电路的部分截面图，集成电路包括在此所示的化合物半导体部分、双极部分以及MOS部分；

图31-33以截面图示意性说明包括根据本发明的各个实施例压电材料的单片结构的形成；

图34和36以截面图示意地说明能被根据本发明的各个实施例使用的单片结构；

图35以平面图示意地说明根据本发明的实施例在图34的单片结构中形成的SAW回转器；

图37以截面图示意地说明根据本发明的实施例包括适用于制造电-声器件的压电材料的单片结构的形成；

图38和39示意地说明根据本发明的声音电荷传送器件的实施例的截面。

本领域普通技术人员将明白在某些附图中的许多元件的图示是为了简单和清楚，没有必要按比例绘制。例如，某些附图中的一些元件尺寸可以相对于其他元件放大以有助于提高对所示内容的理解。

发明的详细说明

形成具有不同的晶格间距的全异晶体材料的异类结构的困难至少首先接近机械稳定性的问题。晶体表面具有自然趋势或偏向(preference)以维持它们的晶体习性，亦即，在体晶(bulk crystal)中生长保持原子或分子的晶格间距和晶体排列。在具有不同于第一晶体的晶格间距的第二晶体上直接生长第一晶体的薄膜，促使接近生长界面的两种晶体中的原子或分子的晶格间距朝着共同值互相调整。晶格间距的这些相互展宽或压缩引起两种晶体中的机械应力和/或张力。晶体的自然弹性可以允许晶格间距的一定展宽或压缩，当第二晶体薄膜或层生长加厚时，晶格间距的继续机械形变导致它的晶体结构退化。该现象通常按照晶体的弹性来理解和描述。当由于晶格失配超过晶体的弹性极限或两种材料之间的界面的电子键强度时在它之中的机械应力或张力变化，生长层(通俗术语)的晶体结构开始崩溃。

在衬底上的异种材料的生长中，两种材料中的原子或分子的详细的准确本性认为是在机械晶格失配/弹性现象中的次要作用。跟随这种观点，将形成压电-半导体单片结构的问题认为是形成包括不同种类的半导体材料以及压电材料的异种材料的异类结构中的晶格隔开不匹配(lattice-spacing mismatch)的一般问题。

本公开解决不同类型的半导体-半导体结构和压电-半导体结构的形成。

在此为了方便起见，半导体-半导体结构有时称为“合成半导体结构”或“合成集成电路”，因为在一个集成的结构或电路中它们包括两种(或更多)显著地不同类型的半导体器件。例如，这两种器件的一个可以是硅基器件如CMOS器件，这两种器件的另一种可以是化合物半导体器件，如砷化镓器件。Ramdani等在2000年2月10日申请的美国专利申请号US09/502023中公开了说明性合成半导体结构和制造这种结构的方法，在此引入其全部内容作为参考。下面基本上重复来自参考文献的某些材料，以保证支持参考文献的合成半导体结构和合成集成电路。

同样，为了方便起见，除一个或多个半导体之外包括压电材料的压电半导体结构在此指单片结构。

图1示意地说明与本发明的某些实施例有关或结合有用的部分半导体结构20的截面。半导体结构20包括单晶衬底22、包含单晶材料的调节(accommodating)缓冲层24和单晶化合物半导体材料层26。在本文中，术语“单晶”应该具有在半导体工业中普遍使用的意义。该术语指在半导体工业中材料是单晶体或基本上是单晶体以及应该包括那些具有相对小的缺陷数如位错等的材料，这些缺陷在硅或锗或硅和锗的混合物衬底中经常发现和在这种材料的外延层中经常发现。

根据一个实施例，结构20也包括位于衬底22和调节缓冲层24之间的非晶中间层28。结构20也可以包括调节缓冲层24和化合物半导体层26之间的模板(template)层30。如以下更完全地说明，模板层30有助于在调节缓冲层24上开始化合物半导体层26的生长。非晶中间层28有助于减轻调节缓冲层24中的张力，以及通过这样做，有助于生长高结晶质量的调节缓冲层24。

根据一个实施例，衬底22是单晶半导体晶片，优选大直径的半导体晶片。晶片可以是来自元素周期表的IV族材料。IV族半导体材料的例子包括硅、锗、混合的硅和锗、混合的硅和碳、混合的硅、锗以及碳等。优选衬底22是包含硅或锗的晶片，最优选是半导体工业中使用的优质单晶硅晶片。调节缓冲层24优选是在下面的衬底22上外延地生长的单晶氧化物或氮化物材料。根据一个实施例，在衬底22和调节缓冲层24之间的界面的衬底22上生长非晶中间层28，在层24的生长过程中通过氧化衬底22生长调节缓冲层24。非晶中间层28用来减轻由于衬底22和缓冲层24的晶格常数差可能出现在单晶调节缓冲层24中的张力。如在此使用，晶格常数指在表面的平面中测量的单元原子之间的距离。如果不通过非晶中间层28减轻这种张力，那么该张力可能在调节缓冲层24的晶体结构中引起缺陷。反过来，在调节缓冲层24的晶体结构中的缺陷将使之难以在单晶化合物半导体层26中实现优质的晶体结构。

调节缓冲层24优选是它的结晶性与下面的衬底22和与覆盖的化合物半导体材料26相容而选择的单晶氧化物或氮化物材料。例如，该材料可以是具有与衬底22和随后涂敷的半导体材料26相配的晶格结构的氧化物或氮化物。适合于调节缓冲层24的材料包括金属氧化物如碱土金属钛酸盐、碱土金属锆酸盐、碱土金属铪酸盐、碱土金属钽酸盐、碱土金属钌酸盐、碱土金属铌酸盐、碱土金属钒酸盐、碱土金属锡基钙钛矿、铝酸镧、氧化钪镧和氧化钆。此外，各种氮化物如氮化镓、氮化铝和氮化硼也可以用于调节缓冲层24。这些材料的大多数是绝缘体，尽管钌酸锶(例如)是导体。一般，这些材料是金属氧化物或金属氮化物，更具体地，这些金属氧化物或氮化物一般包括至少两种不同的金属元素。在一些特别的应用中，金属氧化物或氮化物可以包括三种或更多不同的金属元素。

可以用于调节缓冲层24的这些氧化物和氮化物的几种(例如，钛酸锶钡和氮化铝)也具有压电性能，使它们适用于电-声器件。

通过氧化衬底22的表面形成的非晶中间层28优选是氧化物，更优选由氧化硅组成。层28的厚度为足以减轻由于衬底22和调节缓冲层24的晶格常数之间不匹配引起的张力。一般，层28具有约0.5-5.0nm范围内的厚度。

如具体的半导体结构需要，层26的化合物半导体材料可以选自IIIA族和VA族元素(III-V半导体化合物)、混合的III-V化合物、II族(A或B)和VIA族元素(II-VI半导体化合物)以及混合的II-VI化合物中的任意一种。例子包括砷化镓(GaAs)、砷化铟镓(GaInAs)、镓铝砷(镓铝砷)、磷化铟(InP)、硫化镉(CdS)、碲化镉汞(CdHgTe)、硒化锌(ZnSe)、硒化硫锌(ZnSSe)等。适当的模板30材料在选择的位置化学地键合到调节缓冲层24的表面，并提供用于随后的化合物半导体层26的外延生长的晶核形成的位置。下面论述适于模板30的材料。

图2说明根据在一实施例的部分半导体结构40的截面。结构40类似于先前描述的半导体结构20，除了附加的缓冲层32位于调节缓冲层24和单晶化合物半导体材料层26之间外。具体地说，附加的缓冲层32位于模板层30和化合物半导体材料的覆盖层26之间。当调节缓冲层24的晶格常数不能充分地与覆盖的单晶化合物半导体材料层26相配时，由半导体或化合物半导体材料形成的附加缓冲层32用来提供晶格补偿。

图3示意地说明根据本发明的另一个示例性实施例的部分半导体结构34的截面。结构34类似于结构20，除了结构34包括非晶形层36而不是调节缓冲层24和非晶的中间层28以及包括附加半导体层38之外。

如下面更详细的描述，可以与如上所述类似的方式通过首先形成调节缓冲层和非晶中间层来形成非晶层36。然后形成(通过外延生长)覆盖单晶调节缓冲层的单晶半导体层26。然后调节缓冲层暴露于退火处理，以将单晶调节缓冲层转变为非晶层。以此方式形成的非晶层36包括调节缓冲层和中间层的材料，非晶层可以或可以不合并(amalgamate)。因此，层36可以包括一个或两个非晶层。在衬底22和半导体层38(之后形成的层38)之间形成非晶层36减轻层22和38之间的应力，为后续工序例如形成化合物半导体层26提供真正的相容衬底。

如先前所述的工序与图1和2结合适用于在单晶衬底上生长单晶化合物半导体层。但是，包括将单晶调节缓冲层转变为非晶氧化层的、结合图3描述的工序对于生长单晶化合物半导体层更好，因为它允许减轻缓和层26中的任意张力。

半导体层38可以包括本申请所描述与化合物半导体材料层26或附加的缓冲层32的任意一个相关的任意材料。例如，层38可以包括单晶的IV族或单晶化合物半导体材料。

根据本发明的一个实施例，半导体层38在层36形成过程中用作退火帽盖层，且用作后续半导体层26形成的模板。由此，层38优选足够厚，以为层26生长(至少一个单层)提供合适的模板，以及层38优选足够薄以允许层38形成为基本上没有缺陷的单晶半导体化合物。

根据本发明另一个实施例，半导体38包括足够厚的化合物半导体材料(例如，与化合物半导体层26结合的上述材料)，以在层38内形成器件。在此情况下，根据本发明的半导体结构不包括化合物半导体层26。换句话说，根据该实施例的半导体结构仅包括布置在非晶氧化层36上的一个化合物半导体层。

在衬底22上形成的层，无论它仅包括调节缓冲层24、具有非晶中间或界面层28的调节缓冲层24、非晶层例如通过如上所述退火与图3有关的层24和28、或模板层30形成的层36一般都可以指作“调节层”。

以下非限制、说明性例子说明在根据各个选择性实施例的结构20，40和34中有用的各种材料组合。这些例子仅仅是说明性的，并不打算让本发明限于这些说明性的例子。

例1

根据一个实施例，单晶衬底22是以(100)取向的硅衬底。硅衬底22可以是，例如普遍用于制造互补金属氧化物半导体(CMOS)集成电路的硅衬底，具有约200-300mm的直径。根据这个实施例，调节缓冲层24是Sr_zBa_1-zTiO₃的单晶层，z的范围从0至1，非晶中间层28是在硅衬底22和调节缓冲层24之间的界面形成的氧化硅(SiO_X)层。选择z的值，以获得与随后形成的层26的晶格常数紧密地相配的一个或多个晶格常数。调节缓冲层24可以具有约2至约100纳米(nm)的厚度，优选具有约5nm的厚度。一般地，希望调节缓冲层24足以厚到将单晶材料层26与衬底22隔离，以便获得想要的电性能和光性能。厚于100nm的层通常几乎不提供额外的优点，同时不必要地增加成本；但是如果需要，可以制造厚层。氧化硅的非晶中间层28可以具有约0.5-5.0nm的厚度，优选具有约1-2nm的厚度。

根据这个实施例，化合物半导体材料层26是具有约1nm至约100μm厚度的砷化镓层(GaAs)或砷化镓铝(AlGaAs)层，优选具有约0.5μm至10μm的厚度。厚度一般取决于被制备的层的应用。为了便于在单晶氧化物上外延生长砷化镓或砷化镓铝，通过覆盖氧化层形成模板层30。模板层30优选是Ti-As、Sr-O-As、Sr-Ga-O或Sr-Al-O的1-10个单层。通过优选实例，Ti-As或Sr-Ga-O的1-2个单层30已证明成功地生长GaAs层26。

实例2

根据再一个实施例，单晶衬底22是如上所述的硅衬底。调节缓冲层24是立方体或与硅衬底22和调节缓冲层24之间的界面处形成的氧化硅的非晶中间层28正交的锶或锆酸钡或铪酸盐的单晶氧化物。调节缓冲层24  以具有约2-100nm的厚度，优选具有至少5nm的厚度，以确保适当的晶体和表面质量，且由单晶SrZrO₃、BaZrO₃、SrHfO₃、BaSnO₃或BaHfO₃形成。例如，可以在约700℃的温度下生长BaZrO₃的单晶氧化层。所得结晶氧化物的晶格结构显示出相对于衬底22硅晶格结构旋转45°

由这些锆酸盐或铪酸盐材料形成的调节缓冲层24适于在磷化铟(InP)系中生长化合物半导体材料26。化合物半导体材料26可以是例如具有约1.0nm至10μm厚的磷化铟(InP)、砷化镓铟(InGaAs)、砷化铝铟(AlInAs)或镓铟砷磷铝(AlGaInAsP)。这种结构的适合模板30是锆-砷(Zr-As)、锆-磷(Zr-P)、铪-砷(Hf-As)、铪-磷(Hf-P)、锶-氧-砷(Sr-O-As)、锶-氧-磷(Sr-O-P)、钡-氧-砷(Ba-O-As)、铟-锶-氧(In-Sr-O)、或钡-氧-磷(Ba-O-P)的1-10个单层。优选这些材料之一的1-2个单层。通过一个实例，对于锆酸钡调节缓冲层24，表面终止于1-2个锆的单层，接着淀积砷的1-2个单层以形成Zr-As模板30。然后在模板层30上生长来自磷化铟系的化合物半导体材料的单晶层26。化合物半导体材料26的所得晶格结构相对于调节缓冲层24晶格结构显示出旋转45度以及与(100)InP的晶格失配小于2.5％，优选小于约1.0％。

实例3

根据再一个实施例，提供适合于覆盖硅衬底22的II-VI材料的外延膜生长的结构。衬底22优选是如上所述的硅片。适合的调节缓冲层24材料是Sr_xBa_1-xTiO₃，x的范围从0至1，具有约2-100nm的厚度，优选约5-15nm的厚度。II-VI化合物半导体材料26可以是例如硒化锌(ZnSe)或硒化锌硫(ZnSSe)。这个材料系适合的模板30包括锌-氧(Zn-O)的1-10个单层，接着在锌表面上锌过量的1-2个单层，含硒的锌。另外，模板30可以是(例如)接着是ZnSeS的锶-硫(Sr-S)的1-10个单层。

实例4

本发明的这个实施例是图2中说明的结构40的实例。衬底22、单晶氧化层24和单晶化合物半导体材料层26可以是类似于实例1中描述的那些层。此外，附加的缓冲层32用来减轻可能源于调节缓冲层的晶格和单晶半导体材料的晶格的不匹配引起的任意张力。附加的缓冲层32可以是锗或GaAs、砷化镓铝(AlGaAs)、磷化镓铟(InGaP)、磷化镓铝(AlGaP)、砷化镓铟(InGaAs)、磷化铟铝(AlInP)、磷砷化镓(GaAsP)或磷化镓铟(InGaP)张力补偿的超晶格层。根据该实施例的一个方面，缓冲层32包括GaAs_xP_1-x超晶格，其中x的值从0至1。根据该实施例的另一个方面，缓冲层32包括In_yGa_1-yP超晶格，其中y的值从0至1。视情况而定，通过改变x或y的值，晶格常数自下至上改变与超晶格层交叉，以在下面的氧化物的晶格常数和覆盖的化合物半导体材料之间产生匹配。其他的材料的合成，例如上列的那些，也可以以相同方式同样改变，以操作(manipulate)层32的晶格常数。超晶格层可以具有约50-500nm的厚度，优选具有约100-200nm的厚度。用于这个结构的模板可以与实例1中描述的相同。另外地，缓冲层32可以是具有1-50nm厚度的单晶锗层，优选具有约2-20nm的厚度。在使用锗缓冲层中，具有约一个单层厚度的锗-锶(Ge-Sr)或锗-钛(Ge-Ti)之一的模板层能被用于单晶化合物半导体材料的后续生长的成核位置。形成的氧化层覆盖有锶单层或钛单层之一，以作为用于单晶锗的后续淀积的成核位置。锶单层或钛单层提供锗的第一单层可以键合的成核位置。

实例5

该实施例也说明对图2中说明的结构40有用的材料。衬底材料22、调节缓冲层24、单晶化合物半导体材料层26和模板层30可以与如上所述的实例2中的那些层相同。此外，缓冲层32插入在调节缓冲层24和覆盖的单晶化合物半导体材料层26之间。缓冲层32，进一步单晶半导体材料，例如可以是砷化镓铟(InGaAs)或砷化铝铟(InAlAs)的过渡(graded)层。根据该实施例的一个方面，缓冲层32包括InGaAs，其中铟成分从0变到约50％。附加的缓冲层32优选具有约10-30nm的厚度。从GaAs至InGaAs改变缓冲层32的成分，用来在下面的单晶氧化物材料24和单晶化合物半导体材料的覆盖层26之间提供晶格匹配。如果在调节缓冲层24和单晶化合物半导体材料层26之间有晶格失配，这种缓冲层32是特别有利的。

实例6

这个实施例提供对图3中说明的结构34有用的示例性材料。衬底材料22、模板层30、单晶化合物半导体材料层26可与如上所述的实例1中的那些层相同。

非晶层36是适当地由非晶中间层材料(例如如上所述的层28的材料)和调节缓冲层材料(例如如上所述的层24材料)形成的非晶氧化层。例如，非晶层36可以包括SiO_X和Sr_zBa_1-zTiO₃(z的范围从0至1)的组合，在退火工序过程中至少部分地结合或混合，以形成非晶氧化层36。

非晶层36的厚度根据应用而变化且可以取决于如下因素，如层36想要的绝缘性能，包括26的半导体材料的种类等。根据本实施例的一个示例性方面，层36厚度约2nm至约100nm，优选约2-10nm，更优选约5-6nm。

层38包括可以在单晶氧化物材料上外延地生长的化合物半导体材料，例如用来形成调节缓冲层24的材料。根据本发明的一个实施例，层38包括与层26包括的那些相同的材料。例如，如果层26包括GaAs，层38也包括GaAs。但是，根据本发明的其他实施例，层38可以包括不同于用来形成层26的那些材料。根据本发明一个示例性实施例，层38是约1单层至约100nm厚。

再参考图1-3，衬底22是单晶衬底，例如单晶硅衬底。单晶衬底的晶体结构的特点在于晶格常数和晶格取向。同样，调节缓冲层24也是单晶材料，单晶材料的晶格特点在于晶格常数和晶体取向。调节缓冲层24和单晶衬底22的晶格常数必须紧密地匹配或，另外必须如此：一个晶体取向相对于另一晶体取向旋转，实现晶格常数的实质性匹配。本文中的术语“基本上相等”和“基本上匹配”意味晶格常数之间有足够的相似性，以允许下面的层上生长优质的晶体层。

图4以图形说明高晶体质量的生长晶体层的可获得的厚度的关系是基质晶体和生长晶体的晶格常数之间的不匹配的函数。曲线42说明高晶体质量材料的边界。曲线42右边的区域表示倾向多晶的层。没有晶格失配，理论上可以在基质晶体上生长无限厚度、优质的外延层。当晶格常数的不匹配增加时，优质的结晶层能达到的厚度迅速地减小。作为参考点，例如，如果基质晶体和生长层之间的晶格常数不匹配超过约2％，不能实现超过约20nm单晶外延层。

根据一个实施例，衬底22是(100)或(111)取向的单晶硅晶片，调节缓冲层24是钛酸锶钡层。通过相对于硅衬底晶片22晶体取向旋转钛酸盐材料24的晶体取向45°实现这两种材料之间的晶格常数的实质性匹配。在该例中，包括在非晶中间层28的结构中氧化硅层如果足够厚，可用来减小钛酸盐单晶层24中可能源于基质硅片22和生长的钛酸盐层24的晶格常数的任意不匹配引起的张力。结果，可获得优质的、厚的单晶钛酸盐层24。

还参考图1-3，层26是外延生长的单晶材料层，晶体材料也以晶格常数和晶体取向为特征。根据本发明的一个实施例，层26晶格常数不同于衬底22的晶格常数。为了在该外延生长的单晶层中的获得优质的结晶性，调节缓冲层24必须是高结晶质量。此外，为了在层26中获得优质的结晶性，在此情况下，希望基质晶体，单晶调节缓冲层24和生长的晶体26的晶格常数之间的实质性匹配。利用适当选择的材料，获得晶格常数的这些实质性匹配，由于生长晶体26的晶体取向相对于基质晶体24的取向旋转。如果生长晶体26是砷化镓、砷化镓铝、硒化锌、或硒化硫锌，而调节缓冲层24是单晶SrBa_1-xTiO₃，那么获得两种材料的晶格常数的实质性匹配，其中生长层26的晶相相对于基质单晶氧化物24的取向旋转45℃。同样，如果基质材料24是锶或锆酸钡或锶或铪酸钡或氧化锡钡，而化合物半导体层26是磷化铟或砷化镓铟或砷化铝铟，那么通过将生长晶体层26的取向相对于基质氧化物晶体24旋转45℃可以获得晶格常数的实质性匹配。在某些情况下，基质氧化物24和生长化合物半导体层26之间的结晶半导体缓冲层32可用于减小生长单晶化合物半导体层26中的张力，该张力可能源于晶格常数的微小差异。由此在生长的单晶化合物半导体层26中可以获得比较好的结晶质量。

以下实例说明根据一个实施例用于制造半导体结构如图1-3所描绘的结构的工艺。该工艺开始提供包括硅或锗的单晶半导体衬底22。根据优选实施例，半导体衬底22是具有(100)取向的硅片。衬底22优选取向在轴上或至多偏离轴约0.4℃。尽管如下所述，衬底的其他部分可以包含其他结构，但至少半导体衬底22的一部分具有裸露面。本文中的术语“裸露”意味部分衬底22的表面已被清洗，以除去任意氧化物、杂质或其他异物。众所周知，裸硅是高反应的以及容易形成自然氧化物。术语“裸”意图包含这种自然氧化物。也可以有意地在半导体衬底上生长薄的氧化硅，尽管这种生长的氧化物对工艺来说不是必需的。为了外延地生长覆盖单晶衬底22的单晶氧化层24，首先必须除去自然氧化层，露出下面的衬底22的晶体结构。优选通过分子束外延(MBE)进行以后的工序，尽管根据本发明也可以使用其他外延工艺。首先在MBE设备中通过热淀积锶、钡、锶和钡的组合物、或其他碱土金属或碱土金属的组合物可以除去自然氧化物。在使用锶的情况下，衬底22被加热到约750℃的温度，以促使锶与自然氧化硅层起反应。锶用来减少氧化硅，以留下没有氧化硅的表面。显示出有序的2×1结构的所得表面，包括锶、氧、和硅。有序的2×1结构形成用于单晶氧化物的覆盖层24的有序生长的模板。模板提供必要的化学及物理性能以使覆盖层24的晶体生长形成晶核。

根据另一个实施例，通过在低温下通过MBE淀积碱土金属氧化物如氧化锶或氧化钡到衬底表面上，且通过随后加热该结构到约750℃的温度，可以转变自然的氧化硅和可以准备衬底22的表面，用于单晶氧化层24的生长。在此温度下，在氧化锶和自然氧化硅之间发生固态反应，导致自然氧化硅减少和在衬底22的表面上留下具有锶、氧和硅残留物的有序的2×1结构。同样，这形成用于有序的单晶氧化层24随后生长的模板。

在从衬底22的表面除去氧化硅之后，衬底被冷却到在约200-800℃的温度范围内，通过分子束外延在模板层上生长钛酸锶层24。通过在分子束外延设备中打开闸门，露出锶、钛和氧源，开始MBE工序。锶和钛的比接近1∶1。氧分压最初设为最小值，以每分钟约0.3-0.5nm的生长速率生长理想(stoichiometric)的钛酸锶。在钛酸锶开始生长之后，氧分压增至高于起始的最小值。氧的过压促使下面的衬底22和生长的钛酸锶层24之间界面处的非晶硅氧化层28的生长。氧化硅层28的生长源于氧通过生长的钛酸锶层24到氧与下面的衬底22的表面起反应的界面的氧扩散。钛酸锶生长为具有相对于底下衬底旋转45℃的(100)晶体取向的有序(100)单晶体。在非晶硅氧化中间层28中减轻了由于硅衬底22和生长晶体24之间的晶格常数的微小不匹配可能引起的存在于钛酸锶层24中的张力。

在钛酸锶层24已生长到想要的厚度之后，通过有助于想要的化合物半导体材料26的外延层的后续生长的模板层30覆盖单晶钛酸锶。对于砷化镓层26的后续生长，可以通过终止钛的1-2个单层、钛-氧的1-2个单层或锶-氧的1-2个单层的生长完成钛酸锶单晶层24的MBE生长。接着形成该覆盖层，淀积砷以形成Ti-As键、Ti-O-As键或Sr-O-As键。这些的任意一种形成适宜于淀积和形成砷化镓单晶层26的模板30。形成模板30之后，随后引入镓，与砷反应和形成砷化镓26。另外地，可以在覆盖层上淀积镓，以形成Sr-O-Ga键，随后引入砷，形成GaAs。

图5是根据本发明制造的半导体材料的高分辨率透射式电子显微镜照片(TEM)。在硅衬底22上外延地生长单晶SrTiO₃调节缓冲层24。在该生长工序过程中，形成非晶界面层28，减轻由于晶格失配的张力。然后使用模板层30外延地生长GaAs化合物半导体。

图6说明拍摄包括使用调节缓冲层24在硅衬底22上生长的GaAs化合物半导体层26的结构的X射线衍射谱。波谱的峰值表明调节缓冲层24和GaAs化合物半导体层26都是单晶体和(100)取向。

通过上述工序外加附加的缓冲层淀积步骤可以形成图2所示的结构。在淀积单晶化合物半导体层26之前形成覆盖模板层的附加缓冲层32。如果附加缓冲层32是化合物半导体超晶格，那么可以通过MBE(例如)在如上所述的模板30上淀积这种超晶格。如果替代的附加缓冲层32是锗层，那么修改上述工序，用锶或钛二者之一的最后层覆盖钛酸锶单晶层24，然后通过淀积锗，与锶或钛起反应。然后可以在该模板30上直接淀积锗缓冲层32。

可以如上所述通过生长调节缓冲层，在衬底22上形成非晶氧化层，在调节缓冲层上生长半导体层38，以形成图3中说明的结构34。然后暴露调节缓冲层和非晶氧化层，退火工序有效地将调节缓冲层的晶体结构从单晶变为非晶，由此形成非晶层，以致非晶氧化层和现在的非晶调节缓冲层的组合形成单个非晶氧化层36。然后在层38上接着生长层26。另外，可以在层26的生长之后进行退火工序。

根据本实施例的一个方面，通过将衬底22、调节缓冲层、非晶氧化层和半导体层38暴露于约700℃至约1000℃的峰值温度和约5秒至约10分钟的处理时间进行快速热退火工序，形成层36。但是，根据本发明，可以使用其他适合的退火工序使调节缓冲层变为非晶层。例如，可以使用激光退火或“常规的”热退火工序(在适当的环境下)形成层36。当使用常规的热退火形成层36时，可以要求层30的一种或多种组分的过压，以防止退火工序过程中层38退化。例如，当层38包括GaAs时，退火环境优选包括过压的砷，以减轻层38的退化。

如上所述，结构34的层38可以包括适合于层32或26的任何一个的任意材料。由此，可以使用根据层32或26二者之一描述的任意淀积或生长方法淀积层38。

图7是根据图3说明的本发明的实施例制造的半导体材料的高分辨率透射式电子显微镜照片(TEM)。根据本实施例，在硅衬底22上外延地生长单结晶SrTiO₃调节缓冲层24。在该生长工序过程中，如上所述形成非晶界面层。接着，在调节缓冲层上形成GaAs层38，调节缓冲层暴露于退火工序，以形成非晶氧化层36。

图8说明拍摄包括硅衬底22上形成的GaAs化合物半导体层38和非晶氧化层36的结构的X射线衍射谱。波谱的峰值表明GaAs化合物半导体层38是单晶体和(100)取向，以及40至50度周围缺少峰值表明层36是非晶的。

如上所述的工序说明用于包括硅衬底22、覆盖氧化层和通过分子束外延工序形成的单晶砷化镓化合物半导体层26的半导体结构的工序。还可以通过化学气相淀积(CVD)工序、有机金属化学气相淀积(MOCVD)、徒动增强外延(MEE)、原子层外延(ALE)、物理汽相淀积(PVD)、化学溶液淀积(CSD)、脉冲激光淀积(PLD)等的工序进行该工艺。而且，通过类似的工序，也可以生长其他单晶调节缓冲层24，如碱土金属、钛酸盐、锆酸盐、铪酸盐、钽酸盐、钒酸盐、钌酸盐以及铌酸盐碱土金属锡基钙钛矿、铝酸镧、氧化钪镧、和氧化钆。而且，通过类似的工序，如MBE，可以淀积覆盖单晶氧化物调节缓冲层24的其他III-V和II-VI单晶化合物半导体层26。

化合物半导体材料26和单晶氧化物调节缓冲层24的每一变化使用适宜的模板30用于开始生长化合物半导体层。例如，如果调节缓冲层24是碱土金属锆酸盐，那么可以由锆薄层覆盖氧化物。随后，通过淀积砷或磷可以淀积锆，以与作为前体的锆起反应，以分别淀积砷化镓铟、砷化铝铟、或磷化铟。同样，如果单晶氧化调节缓冲层24是碱土金属铪酸盐，那么可以由铪薄层覆盖氧化层。随后，通过淀积砷或磷可以淀积铪，以与作为前体的铪起反应，以分别淀积砷化镓铟、砷化铝铟、或磷化铟层26。以类似方式，可以用锶或锶和氧层覆盖钛酸锶24，以及可以用钡、钡和氧的层覆盖钛酸钡24。随后通过淀积砷或磷以与覆盖材料起反应，可以进行这些淀积的每一种，以形成用于淀积化合物半导体材料层26的模板30，化合物半导体材料层26包括铟、砷化镓、砷化铟铝、或磷化铟。

在图9-12中示意地说明根据本发明的另一个实施例的器件结构的形成截面。与先前参考图1-3描述的实施例相同，本发明的该实施例包括形成相容衬底的工序和形成模板层的工序，利用单晶氧化物的外延生长形成相容的衬底，如先前参考图1和2描述的形成调节缓冲层24和先前参考图3描述的形成非晶层36。但是，图9-12中说明的实施例利用包括表面活性剂以促进层与层的单晶材料生长的模板。

现在转到图9，通过在层54的生长过程中氧化衬底52，在衬底52和生长调节缓冲层54之间的界面的衬底52上生长非晶中间层58，优选是单晶体氧化层。层54优选是单晶氧化物材料，如Sr_zBa_1-zTiO₃的单晶层，z的范围从0至1。但是，层54也可以包括参考图1-2中的层24预先描述的那些化合物的任何一种和参考图3中由层24和28组成的层36预先描述了那些化合物的任意一种，层24和28参考图1和2。

生长层54，具有由图9中的阴影线55表示的锶(Sr)终止面，接着增加包括表面活性剂层61和帽盖层63的模板层60，如图10和11所示。表面活性剂层61可以包括但不局限于如铝、铟、和镓元素，但是将取决于层54和用于最优结果的单晶材料的覆盖层的成分。在一个示例性实施例中，铝(Al)用于表面活性剂层61，起改变层54的表面和表面力(surface energy)的作用。优选，在图10所示的层54上通过分子束外延(MBE)外延地生长表面活性剂层61至一至两个单层的厚度，尽管其他外延工艺也可以执行，包括化学气相淀积(CVD)、有机金属化学气相淀积(MOCVD)、徒动增强外延(MEE)、原子层外延(ALE)、物理汽相淀积(PVD)、化学溶液淀积(CSD)、脉冲激光淀积(PLD)等。

然后表面活性剂层61(例如)暴露于五族元素如砷，以形成如图11所示的覆盖层63。表面活性剂层61可以暴露于多种材料以产生覆盖层63，如包括但是不局限于砷、磷、锑和氮。表面活性剂层61和覆盖层结合形成模板层60。

然后通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等淀积单晶材料层66，以形成图12所示的最终结构，单晶材料层在本实例中是化合物半导体，如GaAs。

图13-16说明根据图9-12中说明的本发明的实施例形成的化合物半导体结构的具体实例的可能的分子键结构。更具体地说，图13-16说明使用包含模板(层60)的表面活性剂在钛酸锶单晶氧化物(层54)的锶终止表面上生长GaAs(层66)。

在调节缓冲层54如在非晶中间层58和衬底层52上的氧化钛锶上生长单晶材料层66，例如GaAs，其中非晶中间层58和衬底层52都可以包括前面参考图1和2中层28和22分别描述的材料，图示了约1000埃的临界厚度，因为涉及的表面力改变两维(2D)和三维(3D)生长。为了保持真正的一层接一层的生长(Frank Van der Mere生长)，必须满足以下关系：

                   δ_STO＞(δ_INT+δ_GaAs)

单晶氧化层54的表面力必须大于加到GaAs层66表面力的非晶中间层58的表面力。由于它难以满足该等式，因此使用包含模板的表面活性剂，如上参考图10-12所述，以增加单晶氧化层54的表面力和还改变模板的晶体结构为与初始GaAs层相容的类金刚石结构。

图13说明钛酸锶单晶氧化层的锶终止表面的分子键结构。在锶终止表面顶上淀积铝表面活性剂层并与如图14所示的表面键合，反应形成包括Al₂Sr单层的帽盖层，Al₂Sr单层具有图14所示的分子键结构，形成具有与化合物半导体例如GaAs相容的sp³混合终止表面和类金刚石结构。然后该结构暴露于As，形成如图15所示的AlAs层。然后淀积GaAs，以完成图16所示的由二维生长获得的分子键结构。GaAs可以生长到任意厚度，用于形成其他半导体结构、器件、或集成电路。优选使用碱土金属如IIA族中的那些元素形成单晶氧化层54的覆层表面，因为它们能形成具有铝的想要的分子结构。

在该实施例中，包含模板层的表面活性剂有助于形成用于单片集成的各种材料层的相容衬底，各种材料层包括由III-V族化合物构成的那些层，以形成优质的半导体结构、器件和集成电路。例如，包含模板的表面活性剂可以用于单片集成单晶材料层如包括锗(Ge)的层，以形成高效率的光电池。

现在转向图17-20，以截面图说明根据本发明的再一个实施例的器件结构的形成。该实施例利用相容衬底的形成，依靠在硅上外延生长单晶氧化物，接着在氧化物上外延生长单晶硅。

在衬底层72如硅上首先生长调节缓冲层74如单晶氧化层，具有如图17所示的非晶中间层78。单晶氧化层74可以由前面参考图1和2中的层24论述的任意一种材料构成，同时非晶中间层78优选由参考图1和2所示的层28预先描述的任何一种材料构成。衬底72尽管优选硅，也可以包括前面参考图1-3中的衬底22描述的任何一种材料。

接着，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在单晶氧化层74上淀积硅层81，如图18所示，具有几百埃的厚度，但是优选具有约50埃的厚度。单晶氧化层74优选具有约20至100埃的厚度。

然后在碳源如乙炔或甲烷存在的情况下，进行快速热退火，例如在约800℃至1000℃范围内的温度下，以形成帽盖层82和硅酸盐非晶层86。但是，可以使用其他适合的碳源，只要快速热退火步骤起将单晶氧化层74非晶化为硅酸盐非晶层86和碳化顶硅层81以形成帽盖层82的作用，在该实例中帽盖层82是碳化硅(SiC)层，如图19所示。非晶层86的形成类似于图3中所示的层36的形成，且可以包括参考图3中的层36描述的那些材料的任意材料，但是优选材料将取决于用于硅层81的帽盖层82。

最终，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在SiC表面上生长化合物半导体层96如氮化镓(GaN)，如图20所示，，以形成用于器件形成的优质化合物半导体材料。更具体地说，GaN和GaN基系如GaInN和AlGaN的淀积将导致在硅/非晶区限制的网点形成位错。所得的氮化物包含化合物半导体材料且没有缺陷，化合物半导体材料可以包括元素周期表的III、IV、V族元素。

尽管过去已在SiC衬底上生长了GaN，但是本发明的实施例进行形成包含SiC顶面和硅表面上的非晶层的相容衬底的一个步骤。更具体地说，本发明的实施例使用非晶化以形成吸收层间张力的硅酸盐层的中间单晶氧化层。而且，与过去使用的SiC衬底不同，本发明的该实施例不受晶片尺寸限制，现有技术的SiC衬底的晶片尺寸通常小于50mm的直径。

包含半导体化合物的氮化物和硅器件的单片集成可以用于高温RF应用和光电子器件，半导体化合物包含III-V氮化物。GaN系特别用于用于蓝/绿和W光源和探测的光电工业。也可以在GaN系统内形成高亮度的发光二极管(LED)和激光器。

图21-23以截面图示意地说明形成根据本发明的又一个实施例的器件结构。该实施例包括使用络合物或Zintl型键合起过渡层作用的相容层。更具体地说，该实施例利用金属间模板层以减小材料层之间的界面力，由此允许层接层的二维生长。

图21所示的结构包括单晶衬底102、非晶中间层108以及调节缓冲层104。如参考图1和2的先前描述，在衬底102和调节缓冲层104之间界面的衬底102上形成非晶中间层108。非晶中间层108可以包括前面参考图1和2的中间层28描述的那些材料的任意材料。衬底102优选是硅，但是也可以包括参考图1-3中的衬底22先前描述的那些材料的任意材料。

在调节缓冲层104上淀积如图22所示的模板层130，优选包括由具有大量的离子特性的金属和准金属组成的Zintl型位相材料的薄层。如先前描述的实施例，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等淀积模板层130，以获得一个单层的厚度。模板层130起具有不定向键合的“软”层作用但具有吸收晶格失配的层间积累的应力的作用。用于模板130的材料可以包括，但是不局限于包含硅、镓、铟和锑的材料，例如AlSr₂、(MgCaYb)Ga₂、(Ca、Sr、Eu、Yb)In₂、BaGe₂As以及SrSn₂AS₂。

在模板层130上外延地生长单晶材料层126，以获得图23说明的最终结构。作为具体实例，SrAl₂层可以用作模板层130，在SrAl₂上生长适宜的单晶材料层126，例如化合物半导体材料GaAs。Al-Ti(来自Sr_zBa_1-zTiO₃的调节缓冲层，z范围从0至1)键主要呈金属性，同时Al-As(来自GaAs层)键是弱共价。Sr具有两种类型键，一种其电荷进入包括Sr_zBa_1-zTiO₃的调节缓冲层104的氧原子以具有离子键，另一种在用Zintl相材料一般进行的方式中价电荷捐献给铝。电荷改变量取决于包括模板层130的元素的相关阴电性以及取决于原子间距。在该实例中，铝假定sp³杂化且可以容易地与单晶材料层126形成键，在该实例中单晶材料层包括化合物半导体材料GaAs。

通过利用该实施例中使用的Zintl型模板层产生可以吸收大的张力而没有显著的能量损失的相容衬底。在上述实例中，通过改变SrAl₂层的体积调整铝的键强度，由此制成用于专门应用可调的器件，包括III-V和硅器件的单片集成以及用于CMOS技术的高k介质材料的单片集成。

清楚地，具体描述了具有化合物半导体部分和IV族半导体部分的那些实施例用于说明本发明的实施例且不限制本发明。存在许多其他组合和本发明的其他实施例。例如，本发明包括用于制造形成半导体结构、器件和集成电路的结构和方法，集成电路包括其他层例如金属和非金属层。更具体地说，本发明包括用于形成相容衬底和材料层的结构和方法，相容衬底用于制造半导体结构、器件和集成电路，材料层适合于制造那些结构、器件和集成电路。通过使用本发明的实施例，现在简化包括单晶层和其它材料层的集成器件，单晶层包括半导体和化合物半导体，其它材料层用来形成具有其他元件的那些器件，其他元件工作更好或容易地和/或廉价地形成在半导体或化合物半导体材料内。这些允许器件缩小，减小制造成本和增加产量和可靠性。

根据本发明的一个实施例，单晶半导体或化合物半导体晶片可以用于在晶片上形成单晶材料层。以此方式，晶片本质上是在覆盖晶片的单晶层内制造半导体电子元件的过程中使用的“处理”晶片。因此，电子元件可以形成在覆盖至少约200毫米直径和可能至少近似300毫米直径的晶片上的半导体材料内。

利用这种衬底，相对廉价的“处理”晶片克服放置化合物半导体或其他单晶材料晶片在相对更持久和便于制造的基材上易脆的自然性。因此，可以形成集成电路，以致可以在单晶材料层内或使用单晶材料层形成所有电子元件特别所有的有源电子器件，即使衬底本身可能包括单晶半导体材料。使用非硅单晶材料的化合物半导体器件及其他器件的生产成本应该减小，因为与相对较小和更易脆的衬底(例如，常规的化合物半导体晶片)相比大的衬底可以更经济和更容易处理。

图24以截面图示意地说明根据再一实施例的器件结构50。器件结构50包括单晶半导体衬底52，优选单晶硅晶片。单晶半导体衬底52包括两个区53和57。在区53中至少部分地形成一般由虚线56表示的电子半导体元件。电子元件56可以是电阻器、电容器、有源半导体元件如二极管或晶体管，或集成电路如CMOS集成电路。例如，电子半导体元件56可以是配置来完成数字信号处理或硅集成电路也适合的其它功能的CMOS集成电路。可以通过常规的半导体工艺同时也是半导体工业公知的和广泛使用的工艺形成区53中的电子半导体元件。绝缘材料层59例如二氧化硅层等可以覆盖电子半导体元件56。

从区54的表面除去区53中的半导体元件56的处理过程中已形成或淀积的绝缘材料59和任意的其他层，以在区中提供裸硅表面区。众所周知，裸硅表面高反应性和可以在裸露面很快地形成氧化硅层。在区57的表面上的自然氧化层上淀积钡或钡和氧的层，并与氧化表面起反应，形成第一模板层(未示出)。根据一个实施例，通过分子束外延工序形成覆盖模板层的单晶氧化层。在模板层上淀积包括钡、钛和氧的反应剂以形成单晶氧化层。在最初淀积过程中，保持氧分压接近与钡和钛完全反应所必需的最小值，以形成单晶钛酸钡层。然后增加氧分压，以提供氧过压和允许氧扩散通过生长的单晶氧化层。氧扩散通过钛酸钡在区57的表面与硅反应，在第二区57上和在硅衬底52和单晶氧化层65之间的界面形成氧化硅62的非晶层。层65和62可以经受如上结合图3所述的退火工艺，以形成单个非晶的调节层。

根据一个实施例，通过淀积第二模板层64终止单晶氧化层65的淀积步骤，第二模板层64可以是钛、钡、钡和氧或钛和氧的1-10单层。然后通过分子束外延工艺淀积覆盖第二模板层64的单晶材料层66。通过在模板上淀积砷层开始层66的淀积。该初始步骤之后淀积镓和砷，以形成单晶砷化镓66。另外地，锶可以代替上述实例的钡。

根据再一实施例，在化合物半导体层66中形成一般由虚线68表示的半导体元件。可以通过通常用于制造砷化镓或其他III-V化合物半导体材料器件的工艺步骤形成半导体元件68。半导体元件68可以是任意的有源或无源元件，优选是利用和具有化合物半导体材料的物理性能优点的半导体激光器、发光二极管、光探测器、异质结双极晶体管(HBT)、高频MESFET或其他元件。可以形成由线70示意地表示的金属导体以电耦接器件68和器件56，因此实现包括在硅衬底52中形成的至少一个元件和在单晶化合物半导体材料层66中形成的至少一个器件的集成器件。尽管说明性结构50已描述为在硅衬底52上形成且具有钛酸钡(或锶)层65和砷化镓层66的结构，但是使用本公开在别处描述的其他衬底、单晶氧化层和其他化合物半导体层可以制造类似的器件。

图25说明根据再一实施例的半导体结构71。结构71包括单晶半导体衬底73例如单晶硅晶片，单晶半导体衬底73包括区75和区76。使用半导体工业中通常使用的常规硅器件处理技术在区75中形成由虚线79示意地图示的电子元件。使用类似于如上所述的那些工艺步骤，形成覆盖衬底73的区76的单晶氧化层80和中间非晶硅氧化层83。形成覆盖单晶氧化层80的模板层84和随后的单晶半导体87。根据再一实施例，通过类似于用来形成层80的工艺步骤形成覆盖层86的附加单晶氧化层88，通过类似于用来形成层87的工艺步骤形成覆盖单晶氧化层88的附加单晶半导体层90。根据一个实施例，层87和90的至少一个由化合物半导体材料组成。层80和83可以经受如上结合图3所述的退火工艺，以形成单个非晶的调节层。

在单晶半导体层87中至少部分地形成一般由虚线92表示的半导体元件。根据一个实施例，半导体元件92可以包括具有部分由单晶氧化层88形成的栅介质的场效应晶体管。此外，单晶半导体90可用于实现场效应晶体管的栅电极。根据一个实施例，单晶半导体层87由III-V族化合物组成，半导体元件92是利用III-V族元件材料的高迁移率性能的射频放大器。根据又一实施例，由线94示意地图示的电互连电连接元件79和元件92。结构71因此集成利用两种单晶半导体材料的独特性能的元件。

注意现在关注用于形成说明50或71的合成半导体结构或合成集成电路的示例性部分的方法。具体而言，图26-30中示出的说明性合成半导体结构或集成电路103包括化合物半导体部分1022、双极部分1024以及MOS部分1026。在图26中，提供p型掺杂的单晶硅衬底110，具有化合物半导体部分1022、双极部分1024、以及MOS部分1026。在双极部分1024内，掺杂单晶硅衬底110以形成N⁺掩埋区1102。然后在掩埋区1102和衬底110上形成轻p型掺杂的外延单晶硅层1104。然后执行掺杂步骤，以在N⁺掩埋区1102上产生轻N型掺杂的漂移区1117。掺杂步骤将双极区1024截面内的轻p型外延层的掺杂剂类型转变为轻N型单晶硅区。然后在双极部分1024和MOS部分1026之间和双极1024和MOS部分1026周围形成场隔离区1106。在MOS部分1026内的部分外延层1104上形成栅介质层1110，然后在栅介质层1110上形成栅电极1112。沿栅电极1112和栅介质层1110的垂直侧面形成侧壁隔片1115。

将p型掺杂剂引入漂移区1117以形成有源或本征基区1114。然后在双极部分1024内形成N型深集电区1108以允许电连接到掩埋区1102。执行选择性的N型掺杂以形成N⁺掺杂区1116和发射区1120。在沿栅电极1112的邻边的层1104内形成N⁺掺杂区1116，其为MOS晶体管的源、漏区或源/漏区。N⁺掺杂区1116和发射区1120具有每立方厘米至少1E19原子的掺杂浓度，以允许形成欧姆接触。形成p型掺杂区，以产生P+掺杂区的非有源区或外基区1118(每立方厘米至少1E19原子的掺杂浓度)。

在描述的实施例中，已经执行了几个处理步骤，但是没有说明或更进一步描述，例如形成阱区、阈值调整注入、沟道穿通防止注入、场穿通防止注入以及各种掩模层。使用常规的步骤执行器件实现这些工序。如所说明，在MOS区1026内形成标准的N沟道MOS晶体管，在双极部分1024内形成垂直的NPN双极晶体管。尽管用NPN双极晶体管和N沟道MOS晶体管来说明，但是根据各个实施例的器件结构和电路可以附加地或另外地包括使用硅衬底形成的其他电子器件。基于此，在化合物半导体部分1022内不形成电路。

在区1024和1026中形成硅器件之后，形成覆盖区1024和1026中的器件的保护层1122，以保护区1024和1026中的器件由于在区1022中形成器件潜在的损坏。例如，可以由例如绝缘材料如氧化硅或氮化硅形成层1122。

现在从化合物半导体部分1022的表面除去在集成电路的双极和MOS部分的处理过程中已形成的所有层，除了外延层1104，但是包括保护层1122。因此提供用于这部分的后续处理的裸硅表面，例如以如上阐述的方式。

然后如图27所示在衬底110上形成调节缓冲层124。调节缓冲层将形成为部分1022中适当地制备的(亦即，具有适宜的模板层)裸硅表面上的单晶层。但是，在部分1024和1026上形成的部分层124可以是多晶的或非晶的，因为它在不是单晶的材料上形成的，因此没有形成单晶生长的晶核。调节缓冲层124一般是单晶金属氧化物或氮化物层和一般具有约2-100纳米范围的厚度。在一个具体的实施例中，调节缓冲层约5-15nm厚。在形成调节缓冲层的过程中，沿集成电路103的最高硅表面形成非晶的中间层122。非晶中间层122一般包括硅氧化物和具有约1-5nm范围的厚度。在一个具体的实施例中，调节缓冲层约2nm厚。形成调节缓冲层124和非晶中间层122之后，然后形成模板层125，具有约一至十个材料单层的厚度范围。在一个具体的实施例中，该材料包括钛-砷、锶-氧-砷或如先前根据图1-5所述的其他类似材料。

然后外延地生长覆盖调节缓冲层124的单晶部分的单晶化合物半导体层132，如图28所示。在不是单晶的层124的部分上生长的层132的部分可以是多晶的或非晶的。可以通过许多方法形成单晶化合物半导体层，一般包括如砷化镓、砷化镓铝、磷化铟或如前面提到的其他化合物半导体材料。层的厚度约1-5000nm的范围，更优选100-2000nm的范围。而且，可以在层132上形成附加的单晶层，如下面结合图31-32更详细地论述。

在该具体的实施例中，模板层内的每种元素也存在于调节缓冲层124、单晶化合物半导体材料132中或两者中。因此，在处理过程中模板层125和它两个直接邻近的层之间的图形消失。因此，当拍摄透射电子显微(TEM)图片时，看到调节缓冲层124和单晶化合物半导体层132之间的界面。

在区1022中形成至少部分层132后，层122和124可以经受如上结合图3所述的退火工序，以形成单个非晶调节层。如果在退火工序之前仅形成层132的部分，那么在进一步处理之前，可以在结构103上淀积剩下的部分。

此时，从覆盖双极部分1024和MOS部分1026的部分除去化合物半导体层132和调节缓冲层124(或如果已进行如上所述的退火工序，非晶的调节层)的部分，如图29所示。在除去化合物半导体层和调节缓冲层124部分之后，在保护层1122之上形成绝缘层142。绝缘层142可以包括多种材料如氧化物、氮化物、氮氧化合物、低k电介质等等。作为在此使用，低k是具有不高于约3.5的介电常数的材料。在淀积了绝缘层142之后，然后抛光或刻蚀它以除去覆盖单晶化合物半导体层132的部分绝缘层142。

然后在单晶化合物半导体部分1022内形成晶体管144。然后在单晶化合物半导体层132上形成栅电极148。然后在单晶化合物半导体层132内形成掺杂区146。在该实施例中，晶体管144是金属半导体场效应晶体管(MESFET)。如果MESFET是N型MESFET，那么掺杂区146和至少部分单晶化合物半导体层132也是N型掺杂。如果准备形成p型MESFET，那么掺杂区146和至少部分单晶化合物半导体层132将具有相反的掺杂类型。重掺杂(N+)区146允许形成与单晶化合物半导体层132的欧姆接触。此时，在集成电路内已形成有源器件。尽管在图中未图示，但是根据本发明可以执行附加处理步骤，如形成阱区、阈值调整注入、沟道穿通防止注入、场穿通防止注入等。这些具体的实施例包括N型MESFET、垂直的NPN双极晶体管以及平坦的N沟道MOS晶体管。许多其他种类晶体管，包括P沟道MOS晶体管，p型垂直双极晶体管、p型MESFET以及垂直的和平面晶体管的组合可以使用。此外，可以在一个或多个部分1022，1024和1026形成其他电子元件，如电阻、电容器、二极管等等。

处理继续以基本上完成如图30所示的集成电路103。在衬底110上形成绝缘层152。绝缘层152可以包括图30中未示出的刻蚀停止或抛光停止区。然后在第一绝缘层152上形成第二绝缘层154。除去部分层154，152、142，124，以限定将连接器件的接触开口。在绝缘层154内形成互连沟槽，以在接触之间提供横向连接。如图30所示，互连1562将部分1022内的N型MESFET的源区或漏区连接到双极部分1024内的NPN晶体管的深集电极区108。NPN晶体管的发射区1120连接到MOS部分1026内的N沟道MOS晶体管的一个掺杂区1116。另一掺杂区1116电连接到集成电路的其他部分，未示出。类似的电连接也形成，以将区1118和1112耦接到集成电路的其他区。

在互连1562、1564和1566以及绝缘层154上形成钝化层156。为如图所示的晶体管以及在集成电路103内未图示的其他电气部分或电子元件制造电连接。而且，如需要可以形成附加的绝缘层和互连，以在集成电路102内的各个元件之间形成合适的互连。

如从先前的实施例可以看出，化合物半导体和IV族半导体材料的有源器件可以集成到单个集成电路中。因为在同一个集成电路内引入双极晶体管和MOS晶体管有一些困难，所以可以移动双极部分1024内的一些元件到化合物半导体部分1022或MOS部分1026中。因此，可以省去用于制造双极晶体管需要的特别的制造步骤。因此，集成电路仅仅是化合物半导体部分和MOS部分。

清楚地，具有如上所述的化合物半导体部分和IV族半导体部分的集成电路的实施例用于说明什么可以做和并不打算穷举所有的可能性或限制可以做什么。存在许多其他可能的组合和实施例。例如，化合物半导体部分可以包括发光二极管、光探测器、二极管等，IV族元素半导体部分可以包括数字逻辑、存储器阵列以及可以在常规的MOS集成电路中形成的多种结构。而且，例如，如下面将详细描述，化合物半导体部分和元素半导体部分任意一种或两者都可以包括传统上用作混合增加到信号处理电路的AW器件及其他电-声器件。通过使用所示的和在此描述的，现在简化在化合物半导体材料中工作好的集成器件和/或在IV族半导体材料中工作好的其他压电材料。这些允许器件尺寸缩小和单片集成度增加，伴随增加产量和可靠性。制造成本也可以由规模经济而减小。

尽管未图示，单晶IV族晶片仅可被用于在晶片上形成化合物半导体电子元件。以此方式，在覆盖晶片的单晶化合物半导体内制造化合物半导体电子元件的过程中使用的晶片实质上是“处理”晶片。因此，可以在至少约200毫米直径和可能至少约300毫米直径的晶片上的III-V或II-VI半导体材料内形成电子元件。

通过利用这种衬底，相对廉价的“处理”晶片克服放置化合物半导体晶片在相对更持久的和便于制造的基材上易脆的自然性。因此，即使衬底本身可能包括IV族半导体材料，也可以形成集成电路，以致可以在化合物半导体材料层内形成所有电子元件，特别是所有有源电子器件。因为与相对小和更易脆的常规化合物半导体晶片相比大的衬底可以更经济和更容易地处理，所以将减小化合物半导体器件的生产成本。

如前所述，根据本发明的集成电路的附加实施例可以包括SAW器件及其他电-声器件。电-声器件利用用于信号处理的器件材料的压电性能。压电性指其中材料的电性能耦合材料的机械性能的现象。一般在具有极性分子结构的各向异性材料中观察压电现象。普通压电材料通常是结晶材料或陶瓷。压电材料通过内部产生的机械(例如，声音)波响应施加的振荡电场。相互地，施加到压电材料的机械应力或张力在它们中产生电场。电性能和机械性能之间耦合的力不同于材料与材料耦合。通常称为压电耦合系数K的这些耦合强度用作测量材料的压电性能。材料的耦合系数K取决于它的极性分子结构的细节以及常常也取决于它的晶体取向。电-声器件的设计、尺寸、功能性和性能特征取决于使用的器件材料的压电性能(例如由耦合系数K表征)。

图31-33示意地说明，例如与用于集成电-声器件与半导体器件的本发明的某些实施例有关或结合有用的单片结构300，320和330。

图31示意地说明根据本发明的实施例的单片结构300的截面。结构300包括单晶衬底302和压电层304。根据一个实施例，结构300也包括位于衬底302和压电层304之间的非晶中间层308。非晶中间层308有助于减轻压电层304中晶格失配引起的张力。通过这样做，层308有助于生长具有用于高压电耦合强度的适合晶体取向的良好结晶质量压电层304。

根据一个实施例，衬底302是单晶半导体晶片，优选大直径的半导体晶片，类似于早先参考图1-3描述的衬底22。优选衬底302是包含硅或锗的晶片，最优选是半导体工业中使用的优质单晶硅晶片。衬底302可以是未处理的裸晶片或可以是已经部分地或完全地处理以构造掩埋的器件元件如掩埋掺杂区到其表面内的晶片。衬底302也可以是具有受限的裸露面部分的晶片，晶片的其他部分包含其他结构。

压电层304优选由在下衬底302上外延地生长的压电氧化物或氮化物材料形成。根据一个实施例，在层304的生长过程中通过氧化衬底302，在衬底302和压电层304之间的界面的衬底302上生长非晶的中间层308。

压电层304是选择的具有适合于制造电-声器件的压电耦合强度系数K的压电氧化物或氮化物材料。例如，该材料可以是压电氧化物或氮化物。适合于压电层304的材料包括具有高压电强度的金属氧化物如碱土金属钛酸盐、碱土金属锆酸盐、碱土金属铪酸盐、碱土金属钽酸盐、碱土金属钌酸盐、碱土金属铌酸盐、碱土金属钒酸盐、碱土金属锡基钙钛矿、铝酸镧、氧化钪镧、氧化锌和氧化钆。此外，压电氮化物如氮化铝或其他氮化物也可以适合于压电层304。只要这些压电材料的大多数可能具有基本上不同于硅的晶体取向和/或晶格间距。这些差异引起这些材料的直接外延生长导致质量差的压电材料。根据本发明，如前所述，通过使用非晶中间层308完成在硅上生长优质的压电层304，非晶中间层308吸收或减轻压电/衬底外延结构中晶格失配引起的张力。

氧化物或氮化物材料用来形成压电层304，除考虑压电强度之外，还要选择性考虑它的晶格与可能在层304的顶上外延地生长的半导体材料的超晶格层的相容性。如果如此选择压电层304的材料(例如，钛酸锶钡)，那么压电层304可以与先前参考图1-2、图9-12以及图21-23分别描述的制造合成半导体结构中的调节缓冲层24、调节缓冲层54、或调节缓冲层的用途相同。在此情况下，结构300形成合成IV族、III-V族、II-VI族、或早先描述的本发明的实施例的络合物型半导体结构的子集。

在单片结构300的优选实施例中，压电层304是钛酸锶钡层(即，Sr_zBa_1-zTiO₃，z可以具有从0至1之间选择的值)。使用MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD技术等的任意适合的生长方法都可以使用。例如，可以使用先前描述的使用MBE生长调节层24(例如，图1-3)的生长方法来生长钛酸锶钡层304。压电层304可以具有几百纳米至几十微米的厚度范围。可以适当地选择压电层304的厚度使之用于电-声器件。

图32以截面图示意地说明根据本发明的另一个示例性实施例的单片结构320的部分。结构320不同于结构300，其中压电层304通过中间调节层306与衬底302隔开。压电结构320可以由压电材料如氧化锌和氮化铝制成。调节层306可以由考虑用于生长优质的压电层304需要的张力减轻和晶格匹配而选择的结晶或非晶材料制成。在一个实施例中，非晶层306开始为结晶层。利用层306的结晶性在层306上首先生长薄的压电层304至最初开始或建立压电层304的晶体习性。然后，结构300被加热为软化或熔融层306，使层306非结晶。非晶层306可以更适合于减轻在生长的薄压电层306中晶格失配引起的机械应力或张力。然后，厚压电层304的进一步生长可以继续释放应力。调节层306可以(例如)由先前论述的任何氧化物制成，例如，参考图1和2。调节层306优选是非晶的硅化层20，厚度100埃。

例如，可以通过延续先前描述的用于在非晶硅化层86上形成碳化硅帽盖层82的方法形成单片结构320，参考图17-20说明的合成半导体结构。碳化硅帽盖层可以用作一个基体，其上形成通常由使用压电膜如氧化锌或氮化铝膜制成的厚压电层304。在用于形成结构320的工序中，在非晶的硅化层306上形成碳化硅帽盖层之后可以(例如)生长附加的碳化硅以形成厚碳化硅层304。厚碳化硅对一些非常规的压电材料可能有用。

至于层304的其它合乎需要的压电材料，如铌酸锂或钽酸锂，不需要使用碳化硅或其它帽盖层。可以在层306上形成由铌酸锂和钽酸锂制成的压电层304，不需用插入的帽盖层(如下面参考图37将更详细地描述)。

图33以截面图示意地说明根据本发明的又一个示例性实施例的单片结构330的部分。结构330包括生长或淀积在半导体层332上的压电层334。半导体层332可以是前面参考图1-3、9、12以及17-21描述的合成半导体结构的最高单晶半导体层的任意一个。半导体层332例如可以是在上述实例1中描述的GaAs层26。压电层334可以例如由氮化铝、氧化锌或其他任意适合的压电材料组成。压电层334可以使用任意适合的淀积或生长技术形成。如果对于形成优质的压电层334适宜或有利，最初可以在层332的顶面形成适合的模板层或调节层(未示出)。压电层334可以具有几百纳米到几十微米的厚度范围。如同先前提及的压电层304的厚度一样可以适当地选择压电层334的厚度，使之用于电-声器件。

图34和36示意地说明将基于压电材料的电-声器件与其他半导体器件集成中利用如上所述的实施例的单片结构的截面。参考图34，单片结构400包括单晶半导体衬底402，优选是单晶硅晶片。单晶半导体衬底402包括两个区，半导体区403和压电区404。在区403中至少部分地形成一般由虚线406表示的电子半导体元件。电子元件406可以是电阻器、电容器、有源半导体元件例如二极管或晶体管或集成电路，例如CMOS集成电路。例如，电子半导体元件406可以是CMOS集成电路配置来完成数字信号处理或硅集成电路也适合的其它功能。可以通过半导体工业公知和广泛使用的常规的半导体处理技术形成区403中的电子半导体元件。绝缘材料层408例如二氧化硅层等可以覆盖电子半导体元件406。

从区404的表面除去在区403中的半导体元件406的处理过程中可能形成或淀积的绝缘材料408和其他任何层，以在区404中提供裸硅表面区。在区404的表面上淀积钡或钡和氧的层，以减小在表面上形成的自然氧化物和形成第一模板层(未示出)。根据一个实施例，通过MBE工序形成覆盖模板层的压电层。可以在模板层上淀积包括锶、钡、钛和氧的反应剂以形成压电层460。在最初淀积过程中，保持氧分压接近与淀积的锶、钡和钛理想反应所必需的最小值，以形成薄的压电钛酸锶钡层。然后，增加氧分压，以提供允许氧扩散通过生长的压电氧化层460的氧过压。氧扩散通过生长的钛酸钡与区404界面的硅起反应，在硅衬底402和压电层460之间界面的第二区404上形成非晶硅。

在压电层460中至少部分地形成一般由虚线468表示的电-声元件。可以形成由线470示意地表示的金属导体，以电连接元件468和元件406，因此实现包括在硅衬底402中形成的至少一个元件和使用压电层460形成的至少一个元件的集成器件。

电-声元件468可以是任何适合的无源SAW元件。适合的SAW元件例如可以是换能器、波散滤波器、带通滤波器、回转器、延迟线和共振器。可以由通常使用的工序步骤，例如在制造具有梳状换能器(interdigitated transducers)的SAW器件中使用的工序步骤形成电-声元件468。继续参考图34、图36，示意地示出可以在压电层460中形成的适时信号回转器480的平面图。常规的构图和金属淀积工序可以用来形成梳状输入换能器481、梳状基准换能器482、和输出换能器483。可以形成由线471、472和473示意地表示的金属导体，用于分别连接输入信号、基准信号和输出信号到和从半导体元件如元件406。在另一个实施例中，在形成压电层460之前，可以在区404中的衬底402的表面上形成换能器481、482和483的一些或全部。常规的半导体处理如掺杂剂扩散或离子注入可以用来提供用作SAW器件换能器481，482和483的掩埋导电区。

电-声元件468也可以是有源元件如声音电荷传送(ACT)器件(例如，如下参考图38和39分别描述的ACT器件600或700)。而且，元件468也可以是利用声波和具有最接近半导体的电特性的压电材料中它们的相关电磁场的交互作用的其他任何器件。

尽管说明性结构400已经描述为在硅衬底402上形成和具有钛酸锶钡压电层460的结构，但是根据本发明使用衬底材料和压电材料的其他结合可以制造类似的一对半导体压电单片结构。在本公开中别处提及的任何材料都可以使用。

图36说明根据再一实施例的单片结构500。单片结构500使用单晶半导体衬底502，例如可以是单晶硅晶片。结构500包括区505，506、507和508。

使用通常用于半导体工业的常规硅器件处理技术在区506中形成由虚线510示意地图示的电子元件。也可以使用常规的硅器件处理技术在区505中形成由虚线509示意地图示的电-声元件509的半导体元件。元件509的半导体元件例如可以是能用作SAW器件中的换能器电极的重掺杂掩埋区。使用类似于先前描述的外延材料生长方法，在区505中形成覆盖电-声元件509的半导体元件的压电氧化层520和中间非晶硅氧化层522，以及在区507和508中形成压电氧化层520和中间非晶硅氧化层522。形成具有高单晶质量的压电氧化层520，使之能用作化合物半导体超晶格层526的随后生长的调节层。在衬底502的区507和508中形成覆盖压电(单晶)氧化层520的模板层524。超晶格层526例如可以是在模板层524上直接形成的单晶化合物半导体或例如可以是在中间缓冲层(未示出)上形成的单晶化合物半导体。在形成合成IV族、III-V族、II-VI族或络合物型半导体结构(例如，图1-3、9-12和17-25)的上下文中先前描述的工序可以使用适当地修改为适合于形成模板层524和超晶格层526。在衬底502的区508中的超晶格层526顶上形成压电530。层530例如可以是使用CVD或PVD技术形成的氮化铝层或氧化锌层。

在区507的超晶格层526中至少部分地形成一般由虚线511表示的半导体元件。而且，在区508的压电层530中至少部分地形成一般由虚线512表示的电声元件。根据一个实施例，超晶格层526由III-V族化合物半导体组成，半导体元件511是利用III-V族材料的高迁移率性能的射频无线电收发机，电-声元件512是无源SAW器件。

由线540示意地说明了电连接元件509、510、511和512的电互联。因此单片结构500集成利用单片结构500中不同的半导体和压电材料的独特性能的不同的半导体和电-声元件。

本发明的单片结构能够集成其一般设计可以优化的常规器件，以说明传统地制造的器件单个材料系的物理性能。例如，可以优化单片结构中DRAM器件以利用硅材料的性能，同时可以优化单片结构中的MESFET器件以利用例如砷化镓材料的物理性能。此外，本发明的单片结构能够选择器件设计，利用单片结构中不止一个传统物质系的物理性能。这些替换器件与传统器件相比可以具有优越的功能性和/或性能。

例如，替换器件可以是利用硅和覆盖的压电层的物理性能的ACT器件。通过认识由压电耦合移动振荡电场伴随的在压电材料中传送声波可以理解ACT器件中的电荷传送。施加于半导体材料的电场可以产生能俘获或保持电荷的电场电势量子阱。这些电势量子阱以与声波相同的速度与声波一起移动。移动电势量子阱在声波方向传送俘获的电荷穿过半导体材料。传统的ACT器件在也是压电的极性化合物半导体中形成，虽然压电性弱，例如GaAs。在GaAs ACT器件材料中的声波的压电转换也产生在与电荷传送相同的砷化镓器件材料中产生移动的电势量子阱。

在ACT器件中使用具有压电和半导电性能两种性能的材料例如GaAs可以简化器件处理，但是一般导致不能令人满意的器件性能。该不能令人满意的性能至少部分是由于这种材料的弱压电耦合强度。例如，GaAs仅具有约0.06％的耦合强度K。因为低K值，高输入功率(100mW至1W)必须用于GaAs ACT器件，以将换能足够强度的声波，产生适合于电荷传送的移动电势量子阱。这种高输入功率器件与电池供给电路用法越来越矛盾。GaAs ACT器件由于GaAs差的1/f噪声特性，在低频如低于1MHz时也有不希望的噪声。

本发明的单片结构的实施例提供一种ACT器件，例如将非压电硅半导体的优越的1/f噪声性能与先前提及的某些金属氧化物和氮化物的优越的压电耦合强度相结合。

图37示出了用于制造ACT器件(或其他电-声器件)的优选单片结构6000。结构6000可以引入用于制造集成电路(图34-36)的结构400和500。先前已处理以构造掩埋的器件元件的适当地掺杂或不掺杂的硅片用作用于制造结构6000的开始衬底601。优选，压电层610由具有高压电耦合强度K的压电材料如铌酸锂或钽酸锂制成。这些材料与硅通常具有大的晶格失配。根据本发明，通过使用中间张力减轻层612以桥接硅和压电层610之间的晶格失配，可以在硅上生长这种材料的优质结晶层。例如可以由Sr_zBa_1-zTiO₃制成张力减轻层612。例如使用先前描述的方法，如淀积和与钡、锶或金属钛反应以减小硅片表面上的自然氧化物，衬底601的表面准备外延生长。在衬底601的表面上生长图示地结晶(crystallographically)取向的Sr_zBa_1-zTiO₃外延层612，z可以具有从0至1选择的值。如先前描述的适宜模板可以用来结晶Sr_zBa_1-zTiO₃的生长籽晶。

结晶Sr_zBa_1-zTiO₃层612本身用作另一籽晶层，以开始生长薄压电结晶层610。Sr_zBa_1-zTiO₃的晶格间距和晶体取向是它组分的函数。选择适合的z值，以致Sr_zBa_1-zTiO₃层612具有接近想要的晶体材料压电层610的晶格间距和晶体取向。层610想要的取向例如可以是与层610使用的压电晶体的最大压电耦合强度K有关的具体方向。由于通过氧从生长周围扩散氧化硅衬底表面，因此可以在Sr_zBa_1-zTiO₃层612和衬底610的界面形成非晶硅氧化层(先前所述，但图37未示出)。

然后在层612上在它的想要的方向生长结晶压电材料的薄层610。因为在它想要方向中的结晶压电材料和结晶Sr_zBa_1-zTiO₃层612之间可能不精确晶格匹配，因此只有薄压电层610可以基本上无缺陷地生长。当层610的厚度仍然低于没缺陷生长的临界厚度(图4)时，层610的生长被中断。

压电层612一般由具有比结晶Sr_zBa_1-zTiO₃层612的熔点高的材料(如铌酸锂或钽酸锂)制成。通过适合的处理，通过加热衬底601到等于或低于Sr_zBa_1-zTiO₃的熔化温度的适温，软化或非晶化层612。适当地选择热处理温度，免得实质上或显著地影响薄压电层610自身。层612的软化或非晶化导致可以称为在非晶层612顶上的薄压电“漂浮晶体”层610。从衬底610晶格结构去耦漂浮层610的晶格结构。该去耦对层610的没缺陷生长厚度除去晶格失配/弹性约束(图4)。此后可以重新开始结晶压电层610的生长。层610可以生长到想要的厚度，同时保持压电耦合强度希望的合适晶体取向。在现在的非晶层612上生长的这些现在漂浮晶体的生长厚度可以基本上超过在以前的结晶Sr_zBa_1-zTiO₃层上生长的压电材料的临界厚度，不显著地降低晶体质量。

除去对生长优质压电层的厚度约束对单片结构6000的设计提供机动性和选择性。可以在适合于具体电-声器件应用的厚度范围内制造器件可用的压电层610。

图38是使用示例性结构6000(图37)制造的示例性ACT器件600的示意性代表结构。图38示出了器件600的部分截面图和也包括图形地表示器件600中的势场和电荷分布。器件600形成在掺杂硅衬底601上。衬底601，例如，可以是p掺杂的硅。

器件600具有半导体元件和压电元件。器件600的半导体元件包括在衬底601的顶面上或附近形成的横向隔开的输入二极管603和输出二极管604。器件600也可以选择性地包括AC接地板602。可以使用常规的硅处理技术形成器件600的半导体元件。可选的AC接地板602例如可以是通过N+掺杂剂扩散形成的重掺杂掩埋区。二极管603和604例如可以通过适合的N型掺杂剂的离子注入和退火形成。

在如上所述的衬底601(图39)的顶面上形成压电材料层610和中间张力减轻层612，层610覆盖器件600的半导体元件。适当地选择压电层610的材料以具有强的压电耦合强度和具有与衬底601的晶体生长相容性。应当理解，生长相容性不仅指可以直接生长的少数情况而且指只有根据本发明通过利用中间张力减轻612或通过利用其他先前描述的调节层晶体可以生长到制造器件需要的厚度的情况。压电层610例如可以是在本公开中先前提及的任何压电材料，最优选由强压电材料如铌酸锂或钽酸锂制成。张力减轻层612例如可以是非晶化的钛酸锶钡。压电层610本身可以由结晶的钛酸锶钡组成。在此情况下，张力减轻层612是生长钛酸钡层610的过程中形成的非晶硅层。

层610的厚度范围可以从几百纳米到几十微米。例如可以通过先前描述的任何方法生长良好结晶质量和具有几μm厚度的压电层。层610的合乎需要的厚度取决于在器件600的工作过程中在层610中声波传播的波长λ。层610的厚度优选在约0.3λ至约0.7λ的范围内。声波长λ与时钟或信号驱动装置600的频率成正比。对于约500MHz的时钟频率，约4μm的厚度可以是合乎需要的。

而且，器件600具有在压电层610的顶面上形成的输入SAW换能器620和栅电极622。输入SAW换能器620可以是梳状换能器，用于变换具有对应于时钟信号(未示出)驱动换能器620的频率的声波。输入换能器620可以具有常规的SAW换能器设计，例如1-、2-或3-相换能器设计，适合于产生在方向690(例如，图38左到右)中横向地传播的单向声波。单向传播的波对于器件工作是合乎需要的。器件600中的单向波电荷传送发生在从输入二极管603到输出二极管604的单向中。可以在器件600的右侧设置可选的消音器628，以防止从器件600的右端反射回来的单向声波不合需要的回反射。回反射是不合需要的，因为它们加强单向左至右声波形成不传送电荷的稳定驻波。可选的输出换能器630可以用来吸收传送通过输出二极管604的一小部分声波，由此衰减任何反射声波的强度。另外，输入换能器620可以具有产生双向声波的更简单常规设计(例如，在图38中从左到右和从右到左)。在此情况下，其他公知的技术可以用来衰减在不合需要的方向(例如，图38中从右到左)上传送的换能声波。已知技术包括在器件600的左侧使用可选的消音器626和/或提供具有略微的轴外切边方向的衬底602。

SAW换能器620和630可以是通过金属淀积形成的传统换能器。布置在换能器620和630之间的层610上栅电极622也可以由金属淀积形成。线650示意地示出电连接到器件600的各个端子或部分。可以使用常规的半导体处理技术在衬底601上形成这些电连接650。

在器件600的工作中，输入和输出二极管603和604是反向偏置，输入时钟或驱动信号施加到SAW换能器620。作为响应，换能器620在压电层620中激发声波(未示出)。在没有可选择的接地板602的器件600中，这些声波可能是所谓的Raleigh模式波，在沿层620的顶面的径向面中出现颗粒运动。Raleigh模式的峰值振幅(和相应的压电耦合电场波的峰值振幅)接近层620的顶面。波幅随顶面下的深度而减小且在约声波的深度处是微弱的。在具有可选的AC接地层602器件600中，如图38所示，由换能器620激发的声波可能是比较快高阶声模波，例如所谓的Sezawa模式波。Sezawa模式波优选沿层620的底面(例如，沿层620和衬底601之间的界面)传播。Sezawa模式声波的峰值振幅和相应的压电耦合电场波也接近靠近半导体衬底601的层610的底面。Sezawa模式声波与Raleigh模式波相比相同的时钟信号功率施加到换能器620在硅衬底601中一般显现更强的压电耦合电场振幅。因此有助于产生Sezawa模式激发的可选择接地板602对于提高器件效率是合乎需要的。

无论Raleigh还是Sezawa模式声波激发的情况，偏压Vg可以施加到栅电极622以静电地转移与压电耦合电场波有关的电位，在硅衬底601中适当地形成电势阱。施加的偏压Vg可以是足够的正极，以致对于传送声音/电场波的所有阶段硅中的电场都是正极。转移的势场图38为单位一般由正弦线660图形地表示。正弦线660表示开始于输入二极管603下面的矩形势阱和终止于输出二极管604下面的矩形势阱662。应当理解转移的电势量子阱660不稳定，但是具有与激发的声波相同的速度从左至右移动。阴影区651，652和653示意地表示对应于输入二极管603的输入电压Vin的输入二极管603下面的电荷能级，电荷包被俘获和在电势量子阱660中传送，电荷分别传送到输出二极管604。

在一个实施例中，如图38配置的器件600可以起采样信号延迟线的作用。输入信号Vin施加到输入二极管602，将电荷注入势阱661。注入电荷量与Vin成正比。通过以等于声波频率与施加到换能器600时钟信号频率相同的采样频率移动电势量子阱660拾取注入电荷(或采样)。这些电荷在电势量子阱660中被俘获(例如，电荷包652)以及通过移动的电势量子阱660传送到势阱662。输出与区653中的电荷能级成正比的信号Vout。

由于传送的电荷包652到达势阱662，输出信号Vout成比例地响应电荷能级653的改变。在势阱661处拾取的在势阱662传送的电荷包652到达的时间延迟等于激发声波移动相同的距离需要花费的时间。由于声波基本上以比电信号速度慢的速度移动，因此装置600可以用于信号处理电路，作为具有大延迟时间值的延迟线。

可以配置根据本发明的ACT器件的其他实施例以提供其他信号处理功能。例如，图39说明了配置用于与其他程序电路792结合的可编程延时线、具有可编程加权系数的有限脉冲响应(FIR)滤波器、或也具有可编程加权系数的无限脉冲响应(IIR)滤波器的ACT器件700。

作为第一选择，可以在用作互连混合的分立器件结构上制造器件700和编程电路792。例如，器件700可以制造为在单片结构如结构6000(图31)上的分立器件，而编程电路792制造在常规硅片上。作为第二选择，根据本发明的先前描述的实施例，器件700和编程电路792可以集成在单个单片结构上。例如，可以在单片结构400的压电区404上制造器件700，同时在相同的单片结构400(图34)的半导体区403上制造集成的编程电路792。以下描述可应用于这些选择的器件700和编程电路792。

器件700具有在p掺杂硅衬底601上形成的半导体元件和具有在压电层610上形成的压电元件。中间非晶层612用来调节由衬底601和层610之间晶格失配引起的任何张力。

器件700的压电元件包括换能器620和栅电极622。时钟信号(未示出)施加到激发声波的换能器620，伴随有压电耦合的电场波(未示出)。通过执行换能器620的适当设计，使用可选择的消音器626和628及先前提及的其他常规技术，激发的声波方向790中可以适应于从左至右移动。施加到栅电极622的偏压Vg静电地转移对应于由DC(恒量)值压电耦合的电场波以在半导体衬底601中适当地形成电位阱。在图39中一般由正弦线750图形地描绘转移的势场。

器件700的半导体元件包括可选择的AC接地板602、输入二极管603、以及任意适合数目的非干扰滤波器信号抽头。滤波器信号抽头的数目和相应电荷包到达延迟决定器件700的频率响应的分辩率。这些数目可以在给定长度的器件结构中实际适合的一样大。器件长度例如可以是几十μm至几百μm的数量级。为了说明，如图39所示的器件700配置有四个信号抽头751、752、753和754。信号抽头751-754彼此横向隔开，且在方向790距输入二极管603一定距离。信号抽头751-754例如可以是垂直于方向790的N+掺杂掩埋线。信号抽头751754通过金属导体电连接到编程电路792，在图38中由线755图形地描绘金属导体。

在器件700的操作中，在约时间t＝0时，输入信号Vin施加到输入二极管602，注入与Vin成正比的电荷量到势阱661中。移动的电势阱750拾取该注入电荷，例如，作为电荷包652。电荷包652中的电荷量与注入电荷成正比，因此也与约时间t＝0时采样的输入信号Vin成正比。电荷包652由电势阱750以对应于激发的声波速度的速度朝着信号抽头751-754的方向传送。在连续地增加的延迟时间t＝t1、t＝t2、t＝t3、以及t＝t4，电荷包652分别通过信号抽头751、752、753和754。时间t1、t2、t3和t4对应于激发的声波从输入二极管622分别移动到信号抽头751、752、753和754的距离所花费的时间。

信号751-754检测电荷包652中电荷量。与互连755和高阻抗放大器793结合的抽头一般用来检测电荷量，不干扰或显著地改变电荷包652。信号抽头751-754产生与在它们下面移动的电荷包652中的电荷量成正比的输出检测信号。在时间t由信号抽头751-754产生的检测信号分别与先前时间-t1、-t2、-t3和-t4的输入信号Vin成正比。这些输出检测信号被送到在电连接755上的放大器/可编程组合电路792。移动通过信号抽头751-754的电荷包652在器件700的主体损耗，并由适合的地端例如通过接地二极管770收集。

通过其输出电压与输入电荷成正比的高阻抗放大器793将从每个抽头751-754送到编程电路792的检测信号耦合到可变增益放大器794。设计高阻抗放大器793以便它们不显著的除去来自信号抽头751-754的电荷信息。这些允许信号抽头751-754检测电荷包652而不耗尽或干扰电荷包652。高阻抗放大器793例如可以是高阻抗FET基放大器。可以设置或编程具有可变增益G的可变增益放大器794以具有-1和1之间的任意标定值。由放大器794放大的检测信号在加法电路795加到一起。输出加法电路795可以表示使用器件700的一定功能的器件700的处理输出，如下所述。可变增益放大器794和加法电路795可以是任何适合的常规半导体器件电路。

编程电路792可以选择性地包括用于提供反馈信号到输入二极管603的反馈电路(未示出)。反馈电路可以包括类似于可变增益放大器794的另一组可变增益放大器，但是其输出反馈到输入二极管603。由抽头751-754产生的部分输出检测信号可以转移到反馈电路中的可变增益放大器，以产生用于反馈到输入二极管603的反馈信号。器件700作为用于反馈信号的时间延迟线。在时间t＝0反馈到输入二极管603的检测信号分别在t1、t2、t3和t4的时间延迟之后在抽头751754再出现。

如前述，器件700与可以编程的编程电路792结合起具有可选时间延迟值的可变延迟线作用。如图38配置的器件700的时间延迟值可以从四个延迟时间t1、t2、t3和t4的组中选择。具体值可以通过设置耦合到与时间延迟值有关信号抽头的可变放大器793的增益为1和通过设置其他可变放大器794的增益等于零来选择。例如，为了选择t3的时间延迟值，耦合到信号抽头753的可变放大器793的增益设为1，耦合到信号抽头751，752和754的其他可变放大器793的增益设为零。

可选地，器件700可以编程以起具有可编程加权系数的FIR滤波器的作用。通过认识FIR滤波器产生与过去或先前输入的加权线性和成正比的输出可以理解作为与编程电路792结合的FIR滤波器的器件700的功能。如上所述，由抽头751-754产生的检测信号与分别在先前的时间t-t1、t-t2、t-t3、以及t-t4的输入信号Vin成正比。加法电路795产生输出796，输出796是放大器794的增益G加权的这些检测信号的和。因此，提供具有其增益可编程的可变增益放大器793的编程电路792允许器件700起具有可编程加权系数的FIR滤波器的作用。

作为IIR滤波器的信号处理电路中的器件700的可选功能要求使用可选的反馈电路，图38未示出，但是先前已描述。通过认识IIR滤波器利用反馈，取决于器件700的初始化的所有先前的输入而产生输出，可以理解器件700作为IIR滤波器的功能。由于器件700以反馈模式操作，由信号抽头751-754产生的检测信号除与过去输入信号Vin成正比的成分之外包括与过去输出成正比的成分。因此，通过编程电路792加权和求和检测信号产生过去输入和过去输出的加权和的输出796，以及IIR滤波器输出。

根据本发明配置的ACT器件，例如，如上所述的器件700与传统的SAW器件基FIR和IIR滤波器相比可以期待具有优越的频率响应特性。在传统的SAW器件中，电输入信号被压电地变为声波信号，然后分别通过输入和输出换能器再转变为输出电信号。但是，因为物理效应如边界效应和有限尺寸效应仅在有限范围内具有频率的声波可以通过压电层从输入到输出引导，而不显著的衰减。具体地，梳状换能器意味着将电信号转变为声信号基本上限于频率的窄波段。因此，传统的SAW器件使用这种装置不响应低频输入信号。基于传统的SAW器件的滤波器至多可以具有通带频率响应。

相反，本发明的ACT器件是基带器件，响应延续向下至零频率(亦即，直流信号)的带宽上的输入信号。应当注意本发明的ACT器件(例如，上述的器件600和700)不将输入电信号的物理形式转变为声波。通过固定频率时钟信号产生的ACT器件中的声波与通过器件传送的电信号无关。这些声波仅用作采样通过器件被传送的电信号的机制。采样频率(亦即，时钟信号频率)决定ACT器件的频率响应的上带限。通过众所周知的尼奎斯特定理的抽样理论该上带限公知等于时钟信号频率的一半。

因此，提供包括半导体材料和压电材料适合于制造和集成电-声器件与半导体器件的单片器件结构。也提供使用半导体-压电单片器件可以形成的声音电荷传送器件。

在上述说明书中，已参考具体实施例描述了本发明。但是，所属领域的普通技术人员应当明白，在不脱离如下述权利要求所阐述的本发明范围的条件下，可以进行各种修改和改变。由此，说明书和附图被认为是说明性的而不是限制的，所有的这种修改确定为包括在本发明的范围内。

上面已参考具体实施例描述了利益、其他优点和解决办法。但是利益、优点、解决问题的办法以及可能引起任何利益、优点、或产生解决办法或变得更肯定(pronounced)的任何元件不被允许认为是任何或所有权利要求的必要性能或必要特征或必要元件。

如在此使用的术语“包括”，“包括”或其任何其他可变术语的目的是覆盖非排他性包含，以致包括一列元件的工序、方法、物品或设备不仅包括那些基本原理而且还可以包括未清楚地列出的其他元件或这种工序、方法、物品或设备固有的其他元件。而且如在此使用了术语如“张力”和“应力”目的是适当的彼此覆盖。所述技术领域的技术人员应当明白可以通过其他而不是描述的实施例实现本发明，实施例存在是为了说明而不是限制，本发明仅由下面的权利要求所限定。

Claims (83)

1.一种单片半导体压电结构，其包括：

第一单晶半导体材料的衬底；

至少一个张力减轻材料层，每个所述的至少一个张力减轻材料层覆盖所述的单晶半导体衬底的各个部分；

压电材料的至少一部分，每个所述的部分覆盖所述至少一个张力减轻材料层的相应层；以及

至少部分地在压电材料的至少一个所述部分中的电-声器件。

2.如权利要求1所述的半导体压电结构，其中所述的半导体材料是硅。

3.如权利要求1所述的半导体压电结构，其中所述的压电材料是金属氧化物。

4.如权利要求1所述的半导体压电结构，其中所述的压电材料是铌酸锂。

5.如权利要求1所述的半导体压电结构，其中所述的压电材料是钽酸锂。

6.如权利要求1所述的半导体压电结构，其中所述的张力减轻材料是Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

7.如权利要求1所述的半导体压电结构，其中所述的张力减轻材料包括非晶态材料。

8.如权利要求1所述的半导体压电结构，其中所述的张力减轻材料包括结晶材料。

9.如权利要求1所述的半导体压电结构，其中所述的张力减轻材料包括硅的氧化物。

10.如权利要求1所述的半导体压电结构，其中所述的电-声器件是无源表面声波器件。

11.如权利要求1所述的半导体压电结构，其中所述的电-声器件是有源器件。

12.如权利要求11所述的半导体压电结构，其中所述的有源器件声电荷传送器件。权利要求12的器件，其中通过所述的声电荷传送器件的电荷传改变的实质性部分是通过最接近所述压电层的半导体衬底区。

13.如权利要求12所述的器件，其中，在所述的器件中移动电位阱传送电荷以及所述的电位阱是压电地耦接到所述压电层中的声波换能器。

14.如权利要求1所述的单片半导体压电结构，还包括：

在所述衬底的半导体部分中形成的至少一个半导体器件；以及

在所述的一个半导体器件和所述的电-声器件间的至少一个电连接。

15.一种用于在电路中将集成电-声器件与半导体器件集成的方法，所述方法包括：

提供单片结构，其包括：

第一单晶半导体材料的衬底；

至少一个张力减轻材料层，每个所述的至少一个张力减轻材料层覆盖所述的单晶半导体衬底的各个部分；

压电材料的至少一部分，每个所述的部分覆盖所述至少一个张力减轻材料层的相应层；和

在压电材料的至少一个所述部分中至少部分地形成电-声器件；

在所述衬底的半导体区中至少部分地形成半导体器件；以及

在所述半导体器件和所述电-声器件之间提供电连接。

16.如权利要求16所述的方法，其中所述的第一单晶半导体材料是半导体硅。

17.如权利要求16所述的方法，其中所述的压电材料包括金属氧化物。

18.如权利要求16所述的方法，其中所述的压电材料是铌酸锂。

19.如权利要求16所述的方法，其中所述的压电材料是钽酸锂。

20.如权利要求16所述的方法，其中所述的张力减轻材料包括Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

21.如权利要求16所述的方法，其中所述的张力减轻材料包括结晶材料。

22.如权利要求16所述的方法，其中所述的张力减轻材料包括在制造所述的单片结构过程中通过热处理非晶化结晶材料形成的非晶材料。

23.如权利要求16所述的方法，其中所述的张力减轻材料包括硅的氧化物。

24.如权利要求16所述的方法，其中所述的电-声器件包括无源表面声波器件。

25.如权利要求16所述的方法，其中所述的电-声器件包括有源器件。

26.如权利要求26所述的方法，其中所述的有源器件包括声电荷传送器件。

27.如权利要求27所述的方法，其中所述的声-电荷传送器件中的电荷改变的实质性部分通过最接近压电层的半导体衬底区。

28.如权利要求26所述的器件，其中，所述的电荷改变利用移动电位阱，所述的电位阱压电地耦接到所述压电层中的声波换能器。

29.一种用于形成具有电-声器件的半导体压电单片结构的方法，包括：

在用于外延生长的第一单晶半导体材料上制备一个表面；

在所述表面的至少一部分上制备张力减轻层；以及

在所述的张力减轻层上外延地形成压电材料层。

30.如权利要求30所述的方法，其中，所述的第一单晶半导体材料包括半导体硅。

31.如权利要求30所述的方法，其中，所述的压电材料包括金属氧化物。

32.如权利要求30所述的方法，其中，所述的压电材料是铌酸锂。

33.如权利要求30所述的方法，其中，所述的压电材料是钽酸锂。

34.如权利要求30所述的方法，其中，所述的张力减轻层包括Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

35.如权利要求30所述的方法，其中，所述的张力减轻材料包括结晶材料。

36.如权利要求30所述的方法，其中，所述的张力减轻材料包括非晶材料。

37.如权利要求37所述的方法，其中，通过在所述外延地形成压电材料层的过程中界面氧化所述衬底形成所述的非晶材料。

38.如权利要求30所述的方法，其中，所述的制备张力减轻层和所述的外延地形成压电材料层包括：

形成初始结晶张力减轻层；

在所述的初始张力减轻层上形成薄的压电外延层；以及

非晶化所述的初始结晶张力减轻层。

39.如权利要求30所述的方法，还包括在所述的压电材料层中至少部分地形成所述的电-声器件；

40.如权利要求30所述的方法，其中，所述的形成所述电-声器件包括形成无源表面声波器件。

41.如权利要求30所述的方法，其中，所述的形成所述电-声器件包括形成有源器件。

42.如权利要求42所述的方法，其中，所述的形成有源器件包括形成声-电荷传送器件。

43.如权利要求43所述的方法，其中，所述的形成声-电荷传送器件包括形成一个器件，其中电荷改变的实质性部分通过最接近所述压电材料层的半导体衬底区。

44.如权利要求43所述的方法，其中，所述的形成器件包括形成所述的器件，其中所述的电荷改变利用移动电位阱，所述的电位阱压电地耦接到所述压电层中的声波换能器。

45.一种单片半导体压电结构，其包括：

第一单晶半导体材料的衬底；

至少一个调节层，每个所述的至少一个调节层覆盖所述的单晶半导体衬底的各个部分，其中所述的调节层由压电材料形成；

至少部分地在至少一个所述的调节层中的电-声器件；以及

至少一个第二单晶半导体材料，每个所述的至少一个第二单晶半导体材料覆盖所述的至少一个调节层的相应层。

46.如权利要求46所述的半导体压电结构，其中，所述的第一单晶半导体包括IV族半导体。

47.如权利要求46所述的半导体压电结构，其中，所述的压电材料包括金属氧化物。

48.如权利要求48所述的半导体压电结构，其中，所述的金属氧化物包括Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

49.如权利要求46所述的半导体压电结构，其中，所述的压电材料包括铌酸锂。

50.如权利要求46所述的半导体压电结构，其中，所述的压电材料包括钽酸锂。

51.如权利要求46所述的半导体压电结构，其中，所述的电-声器件包括无源表面声波器件。

52.如权利要求46所述的半导体压电结构，其中，所述的电-声器件包括有源器件。

53.如权利要求53所述的半导体压电结构，其中，所述的有源器件声-电荷传送器件。

54.如权利要求53所述的器件，其中，通过所述的声-电荷传送器件的电荷改变的实质性部分通过最接近压电层的半导体衬底区。

55.如权利要求53的器件，其中，在所述器件中移动电位阱传送电荷，所述的电位阱压电地耦接到所述压电层中的转换的声波。

56.如权利要求46所述的单片半导体压电结构，其中，所述的第二半导体包括从IV族、III-V族、II-VI族半导体的组中选出来的半导体。

57.如权利要求46的单片半导体压电结构，还包括：

至少一个半导体器件，以及

在所述的一个半导体器件和所述的电声器件间的至少一个电连接。

58.如权利要求58所述的单片半导体压电结构，其中，所述的至少一个半导体器件至少部分地形成在衬底中。

59.如权利要求58所述的单片半导体压电结构，其中，所述的至少一个半导体器件至少部分地形成在所述的第二单晶半导体材料中。

60.一种电-声器件，其包括：

单晶半导体材料衬底；

接近所述衬底的顶面布置的压电材料层；

接近所述的压电材料层表面布置的换能器，所述的换能器响应于时钟信号在所述的压电材料层产生声波，所述的声波具有相关的电场；

用于施加偏压以静电地转移所述的相关电场，以在所述的衬底中形成移动的电位阱的栅电极；

用于接收输入信号的输入元件，所述的输入元件将与所述的输入信号成正比的电荷注入到所述的衬底，其中，所述的移动电位阱周期地采样所述的注入电荷并且在每次采样所述的注入电荷时远离输入元件传送采样电荷包；以及

在稍后的时间检测所述采样电荷包中的电荷量并产生与所述的采样电荷包中的电荷量成正比的输出信号的至少一个输出元件。

61.如权利要求61所述的电-声器件，其中，所述的单晶半导体材料衬底包括IV族半导体材料。

62.如权利要求61所述的电-声器件，其中，所述的压电材料包括金属氧化物。

63.如权利要求63所述的电-声器件，其中，所述的金属氧化物包括Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

64.如权利要求61所述的电-声器件，其中，所述的压电材料是铌酸锂。

65.如权利要求61所述的电-声器件，其中，所述的压电材料是钽酸锂。

66.如权利要求61所述的电-声器件，其中，通过所述器件的电荷改变的实质性部分通过最接近所述压电层的半导体衬底区。

67.如权利要求61所述的电-声器件，其中，所述的输入元件包括输入二极管。

68.如权利要求61所述的电-声器件，其中，所述的输出元件的至少一个包括输出二极管。

69.如权利要求61所述的电-声器件，还包括用于促进Sezawa模式声波产生的AC接地层。

70.如权利要求61所述的电-声器件，其中，所述的至少一个半导体器件至少部分地形成在所述的单晶半导体材料中，所述的至少一个半导体器件电连接到所述的换能器、所述的栅电极、所述的输入元件和所述的输出元件的至少一个。

71.一种电-声器件，其包括：

单晶半导体材料衬底；

接近说所述衬底的顶面布置的压电材料层；

接近所述的压电材料层表面布置的换能器，所述的换能器响应时钟信号在所述的压电材料层产生声波，所述的声波具有相关的电场；

用于施加偏压以静电地转移所述的相关电场以在所述的衬底中形成移动的电位阱的栅电极；

用于接收输入信号的输入元件，所述的输入元件将与所述的输入信号成正比的电荷注入到所述的衬底，其中所述的移动电位阱周期地采样所述的注入电荷，且每次采样所述的注入电荷时远离输入元件传送采样电荷包；以及

检测移动穿过所述输出元件的所述采样电荷包中的电荷量、并产生与所述的采样电荷包中的所述电荷量成正比的检测信号的多个横向地隔开的输出元件；

在所述的单晶半导体中制造的、用于接收和处理所述的检测信号以产生输出信号的信号处理电路。

72.如权利要求72所述的电-声器件，其中，所述的输入元件包括输入二极管。

73.如权利要求72所述的电-声器件，其中，所述的信号处理电路包括接收和处理所述的检测信号的可变增益放大器。

74.如权利要求72所述的电-声器件，其中，所述的信号处理电路包括接收和处理所述的检测信号的可变增益放大器。

75.如权利要求75所述的电-声器件，其中，所述的信号处理电路还包括用于耦接所述的输出元件到所述的可变增益放大器的高阻抗元件。

76.如权利要求75所述的电-声器件，其中，所述的信号处理电路还包括用于将所述的可变增益放大器输出相加的加法电路。

77.如权利要求75所述的电-声器件，其中，所述的信号处理电路还包括反馈电路，所述的反馈电路包括接收和处理部分所述的检测信号以产生反馈到所述的输入元件的反馈信号的第二可变增益放大器。

78.如权利要求72所述的电-声器件，其中，所述的单晶半导体材料衬底包括IV族半导体材料。

79.如权利要求72所述的电-声器件，其中，所述的压电材料包括金属氧化物。

80.如权利要求80所述的电-声器件，其中，所述的金属氧化物包括Sr_zBa_1-zTiO₃，z具有0和1之间选择的值。

81.如权利要求72所述的电-声器件，其中，所述的压电材料是铌酸锂。

82.如权利要求72所述的电-声器件，其中，所述的压电材料是钽酸锂。

83.如权利要求72的器件，其中，所述的电荷传送利用移动电位阱，所述的电位阱压电地耦接到所述压电层中的转换的声波。

Images