CN1630413A

CN1630413A - 用于提高通信系统中呼叫访问速率的方法和设备

Info

Publication number: CN1630413A
Application number: CNA2004100821531A
Authority: CN
Inventors: 姜亨昌
Original assignee: LG Electronics Inc
Current assignee: Ericsson LG Co Ltd
Priority date: 2003-12-17
Filing date: 2004-12-17
Publication date: 2005-06-22
Also published as: US20050136849A1; KR100546685B1; KR20050060765A

Abstract

一种用于在通信系统中增加呼叫访问速率的方法，其从与多载波数字收发器集成的FPGA(现场可编程门阵列)产生导频信号，从所述产生的导频信号生成相位均衡的信标信号；并且将相位均衡的信标信号乘以由NCO(数控振荡器)产生的预定的振荡频率。将NCO输出信号和预失真的用户数据输出信号求和。重新配置所述求和的信号用于同步和功率放大。

Description

用于提高通信系统中呼叫访问速率的方法和设备

相关申请的交叉引用

本申请要求于2003年12月17日提交的韩国专利申请No.P2003-92482的较早提交日期和优选权的权益，在这里完全包括其内容并作为参考。

技术领域

本发明一般涉及电信领域，特别涉及用于提高通信系统中的呼叫访问速率的方法和设备。

背景技术

蜂窝呼叫越区切换(handoff)指的是在基站之间传送呼叫的过程。当移动电话用户在多个小区之间移动，呼叫从一个小区越区切换到另一个小区时发生越区切换。移动服务交换中心自动地创建和解释必要的命令信号以经相关联的基站控制移动电话。当移动电话用户从一个覆盖区域移动到另一个时，移动服务交换中心切换信道以维持语音传输。

典型的越区切换方案包括和移动电话通信的第一基站。在指示移动电话的信号强度降低的情况下，由第一基站将越区切换命令发送到移动电话。移动电话调谐到新的无线载波并且开始发送指示它工作在特定信道上的控制音。移动服务交换中心检测移动电话已经准备好在那个信道上发送/接收，并且切换该呼叫到第二基站以避免语音通信的干扰。

在现有的“硬”越区切换中，当前呼叫的连接被断开，并且之后建立到新的小区的连接。这通常被称为“先断后通”越区切换。在扩频通信系统中，比如CDMA(码分多址)，其中在所有小区之间共享相同频带，可以在离开当前小区之前接通到新的小区的连接。这被称为“先通后断”或“软”越区切换。软越区切换需要更小的功率，从而使得减少干扰和增加容量。

硬越区切换使用不同种类的频率分配(FA)，这可能导致呼叫访问速率的降低。现在通过添加伪导频功能性(pilot beacon functionality)到基站来处理呼叫访问速率降低。现有CDMA基站包括一个或多个基站收发器和基站控制器。基站收发器将来自系统的音频信号转换为RF(射频)信号，并将其传递到移动通过覆盖区域的移动电话。基站控制器协调基站收发器的工作。

每个收发器包括RF发射器和RF接收器。RF发射器将前向链路呼叫数据转换为RF信号，并将其发送到移动电话。RF发射器可以包括一个或多个音频处理器、一个或多个调制器、以及一个或多个功率放大器。音频处理器将前向链路呼叫音频数据转换为数字信号。调制器将数字信号编码为载波频率的相移。PA(功率放大器)在将信号发送到移动电话之前将其放大。

RF接收器将来自移动电话的RF信号转换为反向链路呼叫数据。RF接收器可以包括PA、解调器和音频处理器。PA放大所接收的低电平信号。解调器将接收的信号的相移变换回数字形式。音频处理器将数字信号转换为音频信号，用于传输到移动服务交换中心。

具体地说，将信标发射器添加到基站RF收发器。信标发射器可能需要添加单独的PA。存在四种类型的、被从基站广播的编码信道信号：导频、同步、寻呼和话务。导频信道信号向移动电话提供用于相干检测的信标、时序和相位参考，并且还提供用于功率控制的信号强度信息。导频信道信号是在高功率电平的连续重复的简单扩展(simplespread)信号，其允许移动电话定位小区位置(基站)。导频信号通常是从小区发送的最强的信号，并且总是使用沃尔什码0。沃尔什编码是正交编码，也就是，彼此不相关的扩展代码的系统。

图1是现有数字收发器设置的框图，其中虚线一般表示数据的流动，而实线一般表示控制信号的传输。参考图1，链路FPGA(现场可编程门阵列)10在从信道卡发送的传输数据上执行时分操作。特别地，将传输数据划分为数据单元，且每个数据单元具有频率分配(FA)。具有CFR(振幅因数减小，Crest Factor Reduction)20的组合器从链路FPGA10接收时分的数据，并且在该数据上执行净化(clean-up)滤波，以减少来自相邻信道的干扰。接下来，具有CFR 20的组合器通过将该数据乘以NCO(数控振荡器)值来确定每个数据单元的频率位置。

将组合的数据输入到数字预失真器(pre-distorter)30以增强相关PA的线性。预失真(pre-distortion)是典型地完全包括在PA和发射器中以改进输出线性，并允许以较少补偿工作的线性化技术(函数)，并且因此具有更高的效率。预失真通常包括在RF PA之前的非线性元件的插入，使得两者的组合的传送特性实质上是线性的。预失真可以在RF或基带来实现。

将预失真的数据输入到双速率正交解调器FPGA40，其重新配置输入数据以将数据同步。将同步的数据传送到包括DAC(数字-模拟转换)和上变频器功能的RF发射器50。RF接收器60经ADC(模拟-数字转换器)和下变频器处理模拟音频数据。处理的数据是量化的IF(中频)信号，将其输入到双速率正交解调器FPGA40。

FPGA40对输入的量化的IF信号双重取样，并且将取样的信号发送到数字预失真器30。链路FPGA10、具有CFR20的组合器、数字预失真器、以及双速率正交解调器FPGA40的工作由DSP(数字信号处理器)和控制器模块70来协调(图1)。

图2是现有信标发射器设置的框图，其中虚线一般表示数据的流动，而且实线一般表示控制信号的传输。该设置类型可以用在CDMA系统中。可以将信标发射器单独添加到CDMA基站RF收发器中。

参考图2，信号产生器80、90和100由FPGA实现。DAC81将从信号产生器80产生的数字信号转换为模拟形式。转换的模拟信号通过均衡器80、调制器83和放大器84。放大的信号(α-扇区输出)被经RF天线发送到覆盖区域中的移动电话。产生类似的输出用于分别传输到扇区β和γ的RF天线。

使用上述数字收发器以及信标发射器设置发送的信标和用户数据信号可以引起下面问题，两个信号共享功率放大器，由此信标信号被反馈到数字预失真器30，由此不可避免的引起干扰。因此，数字预失真器30的性能下降。

可以去掉提供给基站的信标发射器功能以解决干扰问题。但是，仅使用基站的基本越区切换功能来执行相应的越区切换，在这个情况下呼叫访问速率可明显地降低。

发明内容

根据本发明的一个方面，一种用于在通信系统中增加呼叫访问速率的方法，其包括步骤：从与多载波数字收发器集成的FPGA(现场可编程门阵列)中产生导频信号，从产生的导频信号生成相位均衡的信标信号，并且将相位均衡的信标信号乘以由NCO(数控振荡器)产生的预定振荡频率。该NCO产生输出信号，并且其与预失真的用户数据输出信号求和。为同步和功率放大重新配置该求和的信号。该放大的信号包括信标信号。

该方法还包括：将量化的IF(中频)信号传送到陷波滤波器，且量化的IF信号包括信标信号；使用陷波滤波器以从量化的IF信号中移去信标信号。陷波滤波器使用由DSP(数字信号处理器)和控制器模块提供的延时信息。陷波滤波器在由延迟信息确定的频率位置移去信标信号。该DSP和控制器模块测量延时和陷波滤波器的系数。该NCO和陷波滤波器包括在集成的FPGA中。

根据本发明的另一方案，一种用于在通信系统中增加呼叫访问速率的方法，该系统包括FPGA和多载波数字收发器的集成。该集成的FPGA适于执行双速率正交解调、信标信号产生和陷波滤波。该方法还包括使用集成的FPGA以产生信标信号，将产生的信标信号通过脉冲成形滤波器，将脉冲成形的信标信号通过相位均衡滤波器，以及将脉冲成形的信标信号跳跃到从定义的中心频率偏移预定频率的频率位置。

根据本发明的再一方案，一种用于在通信系统中增加呼叫访问速率的方法，其包括：在用户数据信号上执行时分操作，将时分的用户数据信号通过具有CFR(振幅因数减小)的组合器、将组合的输出信号传送到数字预失真器以提高相关联的功率放大器的线性性，并且将预失真的数据发送到与多载波数字收发器集成的FPGA。该集成的FPGA适于在所述预失真的数据上执行双速率正交解调、信标信号产生和陷波滤波。

根据本发明的又一方案，一种用于在通信系统中增加呼叫访问速率的设备，其包括：第一FPGA(现场可编程门阵列)，其适于在用户数据信号上执行时分操作；用于对时分的用户数据信号滤波以减少来自相邻信道的干扰的装置；数字预失真器，其适于处理滤波的用户数据；以及第二FPGA，其适于在该预失真的数据上执行双速率正交解调、信标信号产生和陷波滤波。

该设备还包括协调数字预失真器和第一及第二FPGA的工作的DSP(数字信号处理器)和控制器模块。滤波装置包括具有CFR(振幅因数减小)的组合器。该DSP和控制器模块还协调具有CFR的组合器的工作。

第二FPGA和多载波数字收发器集成。该集成的FPGA可操作地耦合到至少一个RF(射频)发射器和至少一个RF接收器。该集成的FPGA包括至少一个信号产生器，至少一个相位均衡滤波器，以及至少一个脉冲成形滤波器，它们可操作地耦合在信号产生器和相位均衡滤波器之间。该信号产生器适于产生导频信号。该导频信号通过脉冲成形滤波器以产生具有预定频率带宽的信标信号。

该集成的FPGA进一步包括可操作地耦合到相位均衡滤波器的至少一个NCO(数控振荡器)，以及适于从量化的IF(中频)输入信号中移去信标信号的陷波滤波器。

通过下面接合附图的本发明的详细说明可以更为清楚的理解本发明的这些和其它方面。

附图说明

总的来说通过参考下面的附图的方式示出本发明。

图1是现有数字收发器设置的框图。

图2是现有信标收发器设置的框图。

图3是根据本发明一个实施例的数字收发器设置的框图。

图4是根据本发明另一实施例的集成FPGA的框图。

图5是根据本发明再一实施例的信号谱的示意图。

具体实施方式

通过参考图3-5的附图详细描述本发明的一些实施例。通过说明书或通过实践本发明将可以更清楚的理解本发明的另外的实施例、特征和/或优点。

在附图中，附图不是成比例的，并且相似的数字在整个附图和说明书中表示相似的特征。

下面的说明书包括实现本发明当前预期的最好方式。这个说明书不应被认为是限定性的，而是仅为了描述本发明的总的原理的目的。

图3-5总的来说描述了根据本发明的总的原理，用于提高在通信系统中的呼叫访问速率的方法和装置。图3是根据本发明一个实施例的多载波数字收发器设置的框图。具体地说，链路FPGA200在从信道卡发送的用户数据信号上执行时分操作。将发送的数据划分为数据单元，并且每个单元具有频率分配(FA)。

具有CFR(振幅因数减小)的组合器201从链路FPGA200接收时分的数据，并且在该数据上执行滤波以减少来自相邻信道的干扰。之后，具有CFR的组合器201通过将该数据乘以NCO(数控振荡器)值来确定每个数据单元的频率位置。

将组合的数据输入到数字预失真器202以增强相关的PA的线性性。将预失真的数据发送到集成的FPGA203，其在该数据上执行双速率正交解调、信标信号产生和陷波滤波。

集成的FPGA203产生信标信号，并且将产生的信标信号和输入的用户数据信号集成，使得产生的信标信号相对用户数据信号具有预定的偏移。具体地说，将信标信号和相对中心频率具有预定的偏移的频率位置组合。该集成的FPGA203执行双速率正交解调，以同步重新配置的信号。

将同步的数据传送到包括DAC和上变频器功能的RF发射器204。RF接收器205经ADC(模拟-数字转换器)和下变频器处理模拟音频数据。该处理的数据是量化的IF(中频)信号，将其输入到集成的FPGA 203。FPGA203使用双速率正交解调对量化的IF信号取样，并且将双重取样的信号发送到数字预失真器202。集成的FPGA 203还执行陷波滤波以从输入的信号移去信标信号。

数字预失真器202比较从集成FPGA 203输入的信号和从具有CFR 201的组合器输入的信号。在此过程中，从两个比较的信号中移去信标信号。

链路FPGA200、具有CFR201的组合器、数字预失真器202、以及集成的FPGA203的操作由DSP和控制器模块206协调(图3)。具体的说，DSP和控制器模块206提供关于信标信号的频率位置和增益调整信息。在这种情况下，将信标信号和从集成FPGA203输入的用户数据信号组合。模块206还提供被提供给集成FPGA203的陷波滤波器的滤波系数，以及关于包括在反馈信号中的信标信号的延时信息。

因此，集成FPGA203已经知道与发送的信号组合的信标信号的频率位置和增益调整信息。在此，集成FPGA203在产生的信标信号上执行频率跳跃，以到合适的频率位置。这样，对于由本发明的具有CFR201的组合器和数字预失真器202的处理，该信标信号不可用。

图4是根据本发明另一实施例的集成FGPA203的工作的框图。信号产生器302产生CDMA信号，并且更为具体的说，是导频信号。该导频信号通过脉冲成形滤波器203，其输出具有预定频率带宽的信标信号。例如，脉冲成形滤波器203可适于输出具有1.23MHz带宽的信标信号。

相位均衡滤波器304处理输入的信标信号以减少来自相邻信道的干扰。将相位均衡的信标信号乘以从NCO(数控振荡器)305产生的预定的振荡频率，使得信标信号跳跃到从中心频率偏移预定频率的频率位置。

之后，将来自用户数据配置模块301的用户数据输出信号和频率位置确定的信标信号(也就是，NCO305的输出)求和，如图4所示。来自用户数据配置模块301的输出信号实质上是图3的数字预失真器202的输出。由用户数据重新配置模块306重新配置求和的信号以获得同步，并且接下来在被发送到由基站覆盖的区域中的移动电话之前通过PA。

因此，该信标信号仅包括在通过PA的信号中。该信标信号不影响图3的数字预失真器202的功能。

数字IF用户数据和信标信号配置模块307将量化的IF信号传送到陷波滤波器308。用户数据信号和信标信号包括在量化的IF信号中。陷波滤波器308从量化的IF信号移去信标信号。在此过程中，陷波滤波器308使用由图3的DSP和控制器模块206提供的延时信息。因此，陷波滤波器308在由DSP和控制器模块206提供的延时信息确定的频率位置对信标信号滤波。进入反馈路径的IF信号的延时对图3的DSP和控制器模块206是已知的。

该DSP和控制器模块206测量延时以提供从陷波滤波器308输入的IF信号的延时和陷波滤波器308的系数。然后，陷波滤波器308在经过提供的延时时间之后，在相应的频率位置对信标信号滤波。将滤波的信号传送到仅用户数据重新配置模块309(图4)。可以使用MATLAB或其它合适的计算工具得出陷波滤波器308的系数。根据数字预失真器202的性能来调整陷波滤波器的裙状特性(skirtcharacteristic)。

图5是图4的多种集成FPGA元件产生的信号谱的示意图。具体地说，陷波滤波器308从反馈的接收信号中滤波信标信号。在此过程中，基于由DSP和控制器模块206(图3)提供的信标信号的频率位置信息和/或延时信息确定包括在反馈信号中的信标信号的频率位置。因此，陷波滤波器308(图4-5)在精确的频率位置移去反馈信号。数字预失真器202比较反馈信号(其中已经由陷波滤波器308移去信标信号)和被发送的用户数据信号，以增强PA的线性性。因此，在反馈接收信号中包括的信标信号不产生干扰，这对于硬越区切换是特别有益的。该滤波的信标信号帮助防止数字预失真器202的性能恶化。

另外，不需要购买和附加单独的信标发射器卡到基站的数字收发器。使用本发明的集成FPGA可防止基站性能的恶化并且增加呼叫访问速率。

所有术语应该在与内容一致的情况下应以最广泛的可能方式来解释。具体地说，术语“包括”和“包含”应该被解释为以非排他的方式包括单元、元件或步骤，表示存在涉及的元素、元件或步骤，或使用，或和其它没有明确涉及的元素、元件和步骤组合。

虽然参考几个实施例详细描述了本发明，应该认可在不脱离本发明的精神和范围的情况下，可以对本发明做出多种修改。应该注意到实现本发明并不限于上面所述的应用。

可以使用很多其它应用和/或变型来提供其它的这种应用和/或变型，而不脱离本发明的目的。而且，作为一个实施例的一部分所示和所述的特征可以用在另一实施例中以提供另一实施例，使得特征并不限于上述的实施例。因此，只要这种实施例和变型在所附权利要求及其等效物的范围之中，本发明意在覆盖所有这种实施例和变型。

Claims

1.一种用于在通信系统中增加呼叫访问速率的方法，其包括步骤：

从与多载波数字收发器集成的FPGA(现场可编程门阵列)中产生导频信号；

从所述产生的导频信号生成相位均衡的信标信号；

将所述相位均衡的信标信号乘以由NCO(数控振荡器)产生的预定的振荡频率，所述NCO产生输出信号；

将所述NCO输出信号和预失真的用户数据输出信号求和；

重新配置所述求和的信号用于同步和功率放大，所述放大的信号包括所述信标信号；

将量化的IF(中频)信号传送给陷波滤波器，所述量化的IF信号包括所述信标信号；以及

使用所述陷波滤波器以从所述量化的IF信号中移去所述信标信号。

2.如权利要求1所述的方法，其中，所述陷波滤波器使用由DSP(数字信号处理器)和控制器模块所提供的延时信息。

3.如权利要求2所述的方法，其中，所述陷波滤波器在由所述延迟信息确定的频率位置移去所述信标信号。

4.如权利要求3所述的方法，其中，所述DSP和控制器模块测量所述延时和所述陷波滤波器的系数。

5.如权利要求1所述的方法，其中，所述NCO和所述陷波滤波器包括在所述集成的FPGA中。

6.一种用于在通信系统中增加呼叫访问速率的方法，其包括步骤：

将FPGA(现场可编程门阵列)和多载波数字收发器集成，所述集成的FPGA适于执行双速率正交解调、信标信号产生和陷波滤波；

使用所述集成的FPGA以产生信标信号；

将所述产生的信标信号通过脉冲成形滤波器；

将所述脉冲成形的信标信号通过相位均衡滤波器；以及

将所述脉冲成形的信标信号跳跃到从定义的中心频率偏移预定频率的频率位置。

7.一种用于在通信系统中增加呼叫访问速率的方法，其包括步骤：

在用户数据信号上执行时分操作；

将所述时分的用户数据信号通过具有CFR(振幅因数减小)的组合器，所述具有CFR的组合器生成输出信号；

将所述组合的输出信号传送到数字预失真器以增强相关联的功率放大器的线性性；以及

将预失真的数据发送到与多载波数字收发器集成的FPGA(现场可编程门阵列)，所述集成的FPGA适于在所述预失真的数据上执行双速率正交解调、信标信号产生和陷波滤波。

8.一种用于在通信系统中增加呼叫访问速率的设备，其包括：

第一FPGA(现场可编程门阵列)，其适于在用户数据信号上执行时分操作；

用于对所述时分的用户数据信号滤波以减少来自相邻信道的干扰的装置；

数字预失真器，其适于处理所述滤波的用户数据；以及

第二FPGA，其适于在所述预失真的数据上执行双速率正交解调、信标信号产生和陷波滤波。

9.如权利要求8所述的设备，其进一步包括协调所述数字预失真器和所述第一及第二FPGA的工作的DSP(数字信号处理器)和控制器模块。

10.如权利要求9所述的设备，其中，所述滤波装置包括具有CFR(振幅因数减小)的组合器。

11.如权利要求10所述的设备，其中，所述DSP和控制器模块适于协调所述具有CFR的组合器的工作。

12.如权利要求11所述的设备，其中，所述第二FPGA和多载波数字收发器集成。

13.如权利要求12所述的设备，其中，所述集成的FPGA操作地耦合到至少一个RF(射频)发射器和至少一个RF接收器。

14.如权利要求13所述的设备，其中，所述集成的FPGA包括至少一个信号产生器，至少一个相位均衡滤波器，以及至少一个操作地耦合在所述至少一个信号产生器和所述至少一个相位均衡滤波器之间的脉冲成形滤波器，所述至少一个信号产生器适于产生导频信号，所述导频信号通过所述至少一个脉冲成形滤波器以产生具有预定频率带宽的信标信号。

15.如权利要求14所述的设备，其中，所述集成的FPGA进一步包括至少一个操作地耦合到所述相位均衡滤波器的至少一个NCO(数控振荡器)。

16.如权利要求15所述的设备，其中，所述集成的FPGA进一步包括适于从量化的IF(中频)输入信号中移去所述信标信号的至少一个陷波滤波器。