CN1625094A - 无线电通信、数据处理半导体集成电路和便携装置 - Google Patents

Abstract

一种具有通信功能的便携装置，所述便携装置由与时钟同步工作的多个LSI构成，诸如，一个基带LSI和一个诸如应用处理器的逻辑LSI，可以将所述基带LSI与所述逻辑LSI同步而不降低所述逻辑LSI的性能。在由与进行发射数据的调制处理和接收数据的解调处理的基带LSI以及进行发射数据的压缩处理和接收数据的解压缩处理的应用处理器的不同时钟同步工作的多个LSI构成的具有通信功能的便携装置中，所述基带LSI具有根据包含在接收到的数据中的用于同步的时间信息来检测所述时钟信号的频率漂移的功能以及一个用于将包含其自身时间信息的信号输出到外部的端子或接口，所述应用处理器具有一个从外部输入包含时间信息的信号的端子或接口，并且所述包含时间信息的信号从所述基带LSI输送到所述应用处理器。

Description

无线电通信、数据处理半导体集成电路和便携装置

发明背景

本发明涉及一种可以有效地应用在通信系统的时钟同步技术中的技术，特别是在将分别由不同的时钟信号操作的两个或更多个半导体集成电路同步的情况下。例如，本发明涉及一种可以有效地用在包含进行语音数据的调制和解调处理的LSI(基带LSI)以及压缩和解压缩语音数据的逻辑LSI(应用处理器)的便携电话中的技术。

近年来，已经开发出具有视频电话功能的便携电话。具有视频电话功能的便携电话具有一个进行诸如语音数据的调制和解调等基带处理的基带LSI、一个称作应用处理器的压缩和解压缩语音数据和运动图像数据的逻辑LSI以及一个进行发射信号的增频变频和接收信号的降频变频的射频LSI。

在便携电话之间进行通信的情况下，它们彼此之间必须同步。便携电话由其自身的振荡器产生的时钟信号(下文中，简称作时钟)进行操作。由于各个振荡器的频率的差异以及随温度变化的频率漂移，各个便携电话之间的频率是不同的。由便携电话用户的快速移动引起的多普勒频移导致时钟之间的频率差。因而不能得到正确的同步。因此，在便携电话系统中，每一个便携电话都具有AFC(自动频率修正)功能，根据所述便携电话从一个基站接收到的数据中包含的所述基站的主时钟的时间信息来修正所述便携电话的时钟频率，以确保所述便携电话之间的同步。

发明概述

如图9所示，具有视频电话功能的便携电话具有一个基带LSI 100、一个射频LSI 200以及一个应用处理器300。所述基带LSI 100产生一个内部时钟CLK1，所述内部时钟CLK1具有由PLL电路将来自所述射频LSI 200中包含的振荡器230产生的作为一个参考时钟的13MHz或26MHz的时钟φ0倍频得到的频率，以使CPU 110与所述时钟同步工作。所述应用处理器300产生一个内部时钟CLK2，所述内部时钟CLK2具有由PLL电路将来自其自身振荡器的作为一个参考时钟的时钟φ1倍频得到的频率，以使CPU 310与所述时钟同步工作。通过分频得到的时钟CLK3操作诸如定时计数器的外围电路。

所述基带LSI的操作与基站的主时钟同步。但是，所述基带LSI的操作与所述应用处理器的操作不同步。在便携装置之间发送和接收语音数据和运动图像数据的情况下，当这套系统另一端的便携装置的时钟频率较高时，超过这套系统这一端的便携装置的处理能力的数据被发送。在所述处理中，虽然接收到的数据存储在一个缓冲器中，但是经过较长的时间之后所述缓冲器会溢出。因而不能保持正常的接收状态。

为了使所述基带LSI的操作与所述应用处理器的操作同步，如同在所述基带LSI中那样，可以考虑所述应用处理器产生一个具有由所述PLL电路将来自所述射频LSI中包含的所述振荡器的作为一个参考时钟的时钟φ0倍频得到的频率的内部时钟，来用于操作。所述应用处理器的内部时钟的频率限于包含在所述射频LSI中的所述振荡器的时钟φ0的整数倍(2的幂)。在最大频率不是所述时钟φ0的整数倍的情况下，所述CPU必须工作在低于最大频率的频率下。因而所述应用处理器的性能不能完全发挥。

本发明的一个目的是提供一种具有通信功能的便携装置，所述便携装置由与时钟同步工作的多个LSI构成，例如，一个基带LSI和一个诸如应用处理器的逻辑LSI，所述便携装置可以使所述基带LSI与所述逻辑LSI同步而不降低所述逻辑LSI的性能。

本发明的另一个目的是提供一种能够在一段长时间内保持正常接收状态的便携装置。通过本说明书和附图的介绍，本发明的上述和其它目的以及新颖性将会很明显。

在本发明中公开的典型发明的介绍如下。

在具有通信功能的由分别与不同时钟同步的多个LSI构成的便携装置中，所述多个LSI例如是一个进行调制发射数据并解调接收数据处理的无线电通信半导体集成电路(基带LSI)以及一个进行压缩发射数据并解压缩接收数据处理的数据处理半导体集成电路(应用处理器)，所述基带LSI具有根据所述接收数据中包含的用于同步的时间信息确定一个时钟信号的频率漂移的功能以及一个将包含其自身的时间信息的信号输出到外部的端子或接口，并且对要发送的数据进行压缩处理并对已接收到的数据进行解压缩处理的所述应用处理器具有一个用于从外部输入包含时间信息的信号的端子或接口，并且所述包含时间信息的信号从所述基带LSI输入到所述应用处理器。至于所述包含时间信息的信号，存在时钟信号、由定时器周期性产生的信号以及表示时间的文本信号(text signal)和二进制编码信号。可以使用这些信号中的任意一种。

根据上述方式，收到包含时间信息的信号的所述应用处理器修正在其自身芯片中的定时器的时间，从而与接收自所述基带LSI的时间信息匹配，由此使所述基带LSI与所述应用处理器同步。所述基带LSI具有将其自身时钟与接收自一个基站的数据中包含的一个主时钟匹配的功能。所述应用处理器的操作也可以与所述主时钟同步。在所述应用处理器侧的定时器可以是由硬件构成的定时计数器或者是在RAM(随机访问存储器)中提供的并由程序更新的软件定时器。

在所述应用处理器具有DMA传送采样的语音数据或图像数据的功能的情况下，根据从所述基带LSI输入到所述应用处理器的时间信息与在所述应用处理器侧的定时器的时间信息之间的差可以将所述DMA传送的语音数据或图像数据的数量复位。对于发送数据和接收数据的处理，所述基带LSI的时间可以与所述应用处理器的时间同步。

通过在本发明中公开的典型发明得到的效果简要介绍如下。

一种具有通信功能的便携装置，由与时钟同步工作的多个LSI构成，诸如，一个基带LSI和一个诸如应用处理器的逻辑LSI，所述便携装置可以将所述基带LSI与所述逻辑LSI同步而不降低所述逻辑LSI的性能。可以实现一种能够在一段长时间内保持正常接收状态的便携装置。

附图简要介绍

图1示出了第一实施例的框图，其中本发明应用于一个具有无线通信功能的诸如便携电话的便携装置；

图2示出了第二实施例的框图，其中本发明应用于一个具有无线通信功能的诸如便携电话的便携装置；

图3示出了第三实施例的框图，其中本发明应用于一个具有无线通信功能的诸如便携电话的便携装置；

图4示出了在所述基带侧的时间与所述应用处理器的时间匹配的情况下，在一个共享RAM中存储的所述基带侧的时间与在所述应用处理器的时间计数器的时间之间的关系的时序图，以及各种处理的时序；

图5示出了在所述基带侧的时间早于所述应用处理器的时间的情况下，在一个共享RAM中存储的所述基带侧的时间与在所述应用处理器的时间计数器的时间之间的关系的时序图，以及各种处理的时序；

图6示出了在所述基带侧的时间晚于所述应用处理器的时间的情况下，在一个共享RAM中存储的所述基带侧的时间信息与在所述应用处理器的时间计数器的时间之间的关系的时序图，以及各种处理的时序；

图7示意性地示出了在所述应用处理器中语音数据处理的过程的流程图；

图8示出了由图7的步骤S3中的中断处理程序处理的详细过程的流程图；以及

图9示出了具有视频电话功能的现有技术的便携电话的一个系统配置的例子的框图。

优选实施例的详细介绍

下面根据附图介绍本发明的优选实施例。

实施例1

图1示出了第一实施例，其中本发明应用于一个具有无线通信功能的诸如便携电话的便携装置。本实施例的便携装置具有一个进行调制发射数据和解调接收数据的处理的基带LSI 100、一个进行发射信号的增频变频和接收信号的降频变频的射频LSI 200以及一个作为解压缩和压缩语音数据或运动图像数据的逻辑LSI的应用处理器300。

所述射频LSI 200具有一个进行发射信号的增频变频和接收信号的降频变频并放大信号的射频电路210、一个将发射数据转换为模拟信号并将接收数据转换为数字信号的D/A和A/D转换电路220、一个产生输送到所述射频电路210的用于对发射信号或接收信号进行频率转换并操作所述D/A和A/D转换电路220的时钟φ0的压控振荡器电路230、以及一个根据来自所述芯片外部的控制数据为所述振荡器电路230提供振荡控制电压Vct的DA转换电路240。所述射频电路210具有一个PLL电路，所述PLL电路通过将来自所述压控振荡器电路230的作为一个参考时钟的时钟φ0倍频，产生一个具有射频的时钟。

所述基带LSI 100具有一个进行调制和解调处理并控制整个芯片的CPU 110、一个具有通过将从所述芯片外部输入的时钟信号倍频而产生一个内部时钟CLK1的PLL电路PLL1和将由所述PLL产生的时钟CLK1分频以产生外围电路的工作时钟的分频电路DIV1的时钟产生电路(CPG)120、一个用于将由所述分频电路DIV1分频的时钟CLK0输出到所述芯片外部的时钟输出端130以及一个在所述基带LSI 100与所述射频LSI200之间发送和接收发射和接收数据的RF接口。在本实施例中，来自所述射频LSI 200的振荡器电路230的时钟φ0作为一个参考时钟输入到所述基带LSI 100。所述振荡器电路230可以是外部振荡器。

所述基带LSI 100具有AFC功能，该功能从根据来自所述射频LSI200的参考时钟φ0产生的所述内部时钟CLK1的频率产生检测两个时钟之间的差的数据以及检测关于在来自一个基站的接收数据中包含的主时钟的信息的数据，并修正该偏差。所述AFC功能由所述CPU 110的软件处理来实现。

由所述AFC功能产生的修正数据通过所述RF接口140送到所述射频LSI 200的DA转换电路240以被转换成模拟信号。该信号作为振荡控制电压Vct被施加到所述振荡器电路230，以修正所述参考时钟φ0的频率。

所述应用处理器300包括一个进行语音数据或图像数据的压缩和解压缩的软件处理的CPU 310、一个具有通过将来自外部提供到所述芯片的外部端子的振荡器X01的时钟信号φ1倍频产生一个内部时钟CLK2的PLL电路PLL3和将由所述PLL产生的时钟CLK2分频来产生外围电路的工作时钟CLK3的分频电路DIV3的时钟产生电路320、一个用于将从所述基带LSI 100输出的时钟CLK0输入的时钟输入端330、一个根据来自所述基带LSI 100的时钟进行计数的定时器340以及一个一接收到输入自所述时钟输入端330的时钟CLK0就操作所述定时器340的控制器电路350。所述控制器电路350具有在上电或适当的时刻复位所述定时器340并读出所述定时器340的值的功能。所述控制器电路350可以是没有任何复杂功能的简单的缓冲器，该控制器电路350将来自外部的信号转换成幅度适合于所述芯片内部的信号。

所述CPU 310由根据所述振荡器XO1的时钟信号φ1产生的内部时钟CLK2来操作，并且可以通过参考所述定时器340的值来检测所述基带LSI 100的时钟CLK0(CLK1)与所述应用处理器300的时钟CLK2之间的差，所述定时器340基于来自所述基带LSI 100的时钟CLK0进行计数操作。在所述应用处理器侧的处理操作，例如，图像数据压缩处理，可以与所述基带LSI 100侧的处理操作同步。所述内部时钟CLK1和CLK2分别具有数百MHz的频率。所述振荡器XO1具有一个高精度的晶体振荡器电路。

实施例2

图2示出了第二实施例，其中本发明应用于一个具有无线通信功能的诸如便携电话的便携装置。

如在第一实施例中那样，本实施例的便携装置具有一个进行调制和解调处理的基带LSI 100、一个进行发射信号的增频变频和接收信号的降频变频的射频LSI 200以及一个压缩和解压缩语音数据或运动图像数据的应用处理器300。所述基带LSI 100与所述射频LSI 200之间的关系与第一实施例的相同。

本实施例与第一实施例的不同之处在于，代替将所述基带LSI 100的时钟产生电路120产生的时钟输出到外部的所述时钟输出端，而在所述基带LSI 100中提供一个由所述时钟产生电路120产生的时钟来更新的定时器150，以及一个将表示来自所述定时器150的一段预定时间已经结束的时间已到的信号TUS输出到外部的端子131，并且在所述应用处理器300中提供一个中断控制器电路360，来自所述基带LSI100的定时器150的所述时间已到信号TUS作为定时器中断信号输入到所述中断控制器电路360，并且在所述中断控制器电路360存在定时器中断的情况下，所述CPU 310在中断处理中进行其自身定时器340的更新操作。所述定时器中断以例如1ms(毫秒)的周期发生。

所述定时器150可以是由硬件构成的定时计数器或者是在RAM(总是可读可写的存储器电路)中构成的由程序进行更新的软件定时器。因为执行程序的所述CPU 110由时钟CLK1操作，所以作为软件定时器的所述定时器150的值与所述时钟CLK1同步更新。在所述应用处理器300侧的定时器340也可以是定时计数器或软件定时器。在所述应用处理器300侧的CPU 310与所述时钟CLK2同步操作。在所述定时器340为软件定时器的情况下，所述定时器340与所述时钟CLK2同步更新。但是，所述基带LSI 100侧的中断的周期(1ms)远远大于所述时钟CLK2的周期。因此，可以认为所述定时器340与所述基带LSI 100侧的时钟CLK1同步。

所述应用处理器300的CPU 310由根据在所述时钟发生器电路320中的其自身的振荡器XO1的时钟信号φ1产生的所述内部时钟CLK1来操作，并且能够通过参考所述定时器340的值来检测所述基带LSI 100的时钟CLK1与所述应用处理器300的时钟CLK2之间的差，所述定时器340基于来自所述基带LSI 100的定时器中断进行更新操作。在所述应用处理器侧的处理操作，例如，图像数据的压缩处理，可以与所述基带LSI 100侧的处理操作同步。

正如在所述应用处理器300中，对于所述基带LSI 100，可以使用与具有CPU和RAM的通用微处理器有相似结构的LSI。具有这种结构的基带LSI 100可以具有一个中断控制器电路并且由一个定时器中断执行各种处理。具有这种定时器中断功能的所述基带LSI 100具有一个用于定时器中断的定时器(计数器)。所述定时器的中断输出被输送到所述应用处理器300的中断控制器电路360。因此，在不大量增加硬件的情况下可以实现本实施例的功能。

实施例3

图3示出了第三实施例，其中本发明应用于一个具有无线通信功能的便携装置。本实施例应用于一个具有发送和接收带语音的静止图像或运动图像的视频电话功能的便携装置，诸如便携电话。

如在第二实施例中那样，本实施例的便携装置具有一个进行调制和解调处理的基带LSI 100、一个进行发射信号的增频变频和接收信号的降频变频的射频LSI 200以及一个压缩和解压缩语音数据或运动图像数据的应用处理器300。所述基带LSI 100具有一个定时计数器150。所述应用处理器300具有一个定时计数器340和一个中断控制器电路360。在所述第二实施例中，所述定时计数器340由所述中断控制器电路360的中断进行更新。在本实施例中，所述定时计数器340由硬件构成，从而所述定时计数器340由根据在所述时钟产生电路320中其自身的振荡器XO1的时钟信号φ1产生的一个内部时钟CLK2来操作。在图3中，类似于或对应于图1的电路用相同的参考编号表示，并且省略了重复的介绍。

在本实施例中，所述应用处理器300作为外部器件连接到作为显示装置的液晶显示装置410、用于语音输出的扬声器420、用于语音输入的麦克风430、对输出到所述扬声器420的信号进行DA转换并对来自所述麦克风430的输入信号进行AD转换的AD/DA转换器电路440、具有CCD(电荷耦合器件)或MOS传感器的固态成像装置(照相机)450、具有由所述CPU 310执行的OS(操作系统)和存储用户程序的快闪存储器的外部ROM(只读存储器)460、以及具有提供由所述CPU 310根据所述OS管理的OS定时器区域的SDRAM的外部RAM 470。

所述基带LSI 100连接到存储由所述基带LSI 100的CPU 110执行的程序的外部ROM 480来作为一个外部装置，并具有一个用于执行定时器中断处理的中断控制器电路160。所述基带LSI 100还可以具有一个外部RAM，所述外部RAM提供一个由所述CPU 110根据所述OS管理OS定时器的区域。

在本实施例中，没有特别限定所述AD/DA转换器电路440与将所述振荡器XO1产生的时钟φ1分频得到的时钟信号φ2同步工作，所述振荡器XO1通过一个分频电路DIV2产生所述应用处理器300的一个参考时钟，并且所述固态成像装置(照相机)450与来自振荡器XO2的时钟信号φ3同步工作，所述振荡器XO2是独立于产生所述参考时钟φ1的振荡器XO1而提供的。所述时钟信号φ2具有例如，8kHz的频率。来自所述麦克风430的语音信号由所述AD/DA转换器电路440每125μs采样一次，以转换为数字信号。

所述应用处理器300具有一个根据所述外部装置输入和输出所述扬声器420和所述麦克风430的信号的语音接口381以及一个从所述固态成像装置450输入图像信号的图像接口382。在本实施例中，为了在所述基带LSI 100与所述应用处理器300之间发送和接收数据，所述基带LSI 100具有一个接口180，并且所述应用处理器300具有一个接口380。

此外，本实施例所述的应用处理器300具有带两个输入-输出口的共享RAM 391，并且具有所述基带LSI 100和所述应用处理器300都能访问的双口存储器，作为保存在所述基带LSI 100和应用处理器300之间发送和接收的数据的缓冲存储器。所述应用处理器300具有为所述CPU 310提供一个用来临时存储操作数据的工作区的内部RAM 392，在所述内部RAM 392、所述共享RAM 391和所述语音接口381之间DMA传送语音数据的DMA控制器385，在所述内部RAM 392、所述共享RAM 391和所述图像接口382之间DMA传送图像数据的DMA控制器386，以及用于在所述外部ROM 460、所述外部RAM 470和所述应用处理器300之间输入和输出数据的外部总线接口383。

将要介绍一种在本实施例中将所述基带LSI 100与所述应用处理器300同步的方法。

在本实施例中，所述定时计数器150的值(文本信号或二进制编码)TCC作为所述基带侧的时间信息从所述基带LSI 100存储到所述应用处理器300的共享RAM 391中。在所述共享RAM 391中存储的所述基带侧的时间信息也可以不是所述定时计数器150的值，而可能是由所述CPU 110执行的OS(操作系统)管理的所述OS定时器的值。希望周期性地进行将所述基带侧的时间信息存储进所述共享RAM 391的操作，但是也不必总是周期性地进行。图4到6示出了在所述共享RAM 391中存储的所述基带侧的时间信息与在所述应用处理器300中的时间计数器340的时间之间的关系以及各种处理的时序，其中图4示出了两个时间几乎匹配的情况，图5示出了所述基带侧的时间较早的情况，图6示出了所述基带侧的时间较晚的情况。

图7示意性地示出了在所述应用处理器300中语音数据处理的过程。来自所述麦克风430的语音信号由所述AD/DA转换器电路440每125μs采样一次，以转换为数字信号。所述转换后的语音数据由所述DMA控制器385传送到所述内部RAM 392(步骤S1)。本实施例的应用处理器300每160个语音数据就进行压缩。所述DMA控制器385判断传送到所述内部RAM 392的语音数据的数量是否达到N(通常为160)。当所述语音数据的数量达到N时，从所述DMA控制器385输入一个中断信号到所述中断控制器电路360，开始中断处理程序(步骤S2)。所述语音数据的传送可以由所述内部RAM 392中的软件定时器来管理。在这种情况下，当所传送的语音数据的数量达到160时，由所述软件定时器向所述中断控制器电路360提供一个定时器中断，以开始所述中断处理程序。如上所述，在本实施例中，因为每125μs采样一次语音信号，所以每20ms(＝0.125ms×160)发生一次中断。

当中断发生时，所述中断处理程序将已传送的语音数据的数量再次设置为N，以指示所述DMA控制器385开始数据传送(步骤S3)。所述DMA控制器385重新开始所述语音数据的DMA传送。随后，所述中断处理程序在程序中发出一个事件标志(步骤S4)。当发出所述事件标志时，所述CPU 310开始电话任务处理，将所述内部RAM 392中的160个语音数据和图像数据压缩，并执行所述内部RAM 392中提供的软件定时器的更新(步骤S5)。所述软件定时器用于图像数据处理。将已压缩的语音数据和图像数据复合以存储在所述共享RAM 391中。重复上述操作，使其能够将已压缩的语音数据和图像数据传送给所述基带LSI 100。

如从图4能够理解的，在所述两个时间几乎彼此匹配的情况下，在所述基带侧的时间每20ms压缩160个语音数据，以与所述图像数据复合并存储在所述共享RAM 391中。在所述基带LSI 100每20ms读取所述共享RAM 391中的语音数据的情况下，不存在任何问题。如图5的时间A所示，在所述基带侧的时间较早的情况下，当在所述应用处理器侧完成语音数据的压缩之前所述基带LSI 100读取所述共享RAM 391中的数据时，还没有做好准备。这里，向所述基带LSI发送数据以及从所述基带LSI接收数据应当每20ms进行一次。如图6的时间A所示，在所述基带侧的时间较晚并且延迟叠加超过20ms的情况下，从所述基带LSI 100读取所述共享RAM 391中存储的数据之前，下一个数据已经存储在共享RAM 391中，从而所述缓冲器可能会溢出。对于图像数据也会出现同样的情况。

图8示出了由图7的流程图中步骤S3中的中断处理程序处理的详细过程。

当完成N个语音数据的传送开始中断处理程序时，开始图8所示的处理，并且所述中断处理程序确定在所述共享RAM 391中的所述基带侧的时间与所述应用处理器侧的时间之间的差(步骤S31)。判断所述时间差是否超过允许的范围，并且在所述时间差没有超过允许范围的情况下，所传送数据的数量N设置为正常的“160”，以指示所述DMA控制器重新开始数据传送(步骤S32→S34和S37)。

当判断所述时间差超过允许范围时，在步骤S33中判断所述基带侧的时间是否较晚，并且当所述基带侧的时间较晚时，所传送数据的数量N设置为“161”，大于正常的“160”，以指示所述DMA控制器重新开始数据传送(步骤S33→S35和S37)。如图6的时间B所示，数据传送完成可以通过所述基带LSI 100与所述共享RAM 391中的语音数据的读取定时匹配。所述CPU 310在电话任务处理中丢弃所传送的161个数据中的一个，来对160个数据进行压缩处理。语音数据之间的相关性较高。在丢弃一个数据的情况下，语音质量的降低较小。

当在步骤S32中判断所述时间差超过允许范围，并且当在步骤S33中判断所述基带侧的时间较早时，所传送数据的数量N设置为“159”，小于正常的“160”，以指示所述DMA控制器重新开始数据传送(步骤S33→S36和S37)。如图5的时间B所示，数据传送完成可以通过所述基带LSI 100与所述共享RAM 391中的语音数据的读取定时匹配。所述CPU 310用与所述电话任务处理中所传送的159个数据中的第159个数据相同的数据来作为第160个数据，以进行压缩处理。语音数据之间的相关性较高。在相同的数据使用两次的情况下，语音质量的降低较小。

在图8的步骤S31中确定所述基带侧的时间与所述应用处理器侧的时间之间的差的方法如下。

第一种方法是将所述共享RAM 391中的所述基带侧的时间与所述应用处理器侧的定时计数器340的值进行比较的方法。第二种方法是将所述共享RAM 391中的所述基带侧的时间与所述应用处理器侧的内部RAM 392中的软件定时器的值进行比较的方法。第三种方法是将所述共享RAM 391中的所述基带侧的时间与所述应用处理器侧的外部RAM 470中的OS定时器的值进行比较的方法。通过改变所述DMA控制器385中提供的数据传送计数器的值来设置在步骤S34到S36中传送的语音数据的数量。也可以通过改变所述内部RAM 392中的软件定时器的值或者通过改变所述外部RAM 470中的OS定时器来实现。为了通过改变所述OS定时器来修正所述时间差，必须预先在所述OS自身当中包含所述OS定时器的修正处理程序，并且以子程序调用函数的形式提供，以便用户程序调用并执行该程序。所述内部RAM 392中的软件定时器的改变可以通过所述外部存储器460中的用户程序(应用程序)来修正，而不用修正所述OS定时器。

在本实施例中，所述中断处理程序将由所述基带LSI 100写入所述共享RAM 391中的所述基带侧的时间信息与所述应用处理器侧的时间(所述定时计数器340、所述软件定时器或者所述OS定时器的值)进行比较，以确定一个时间差。当所述基带侧的时间信息写入所述共享RAM 391中时，所述共享RAM 391中的时间信息与所述应用处理器侧的时间(所述定时计数器340、所述软件定时器或者所述OS定时器的值)之间的差(时间差)存储在所述内部RAM 392或外部RAM 470中。当开始所述中断处理程序时，从所述内部RAM 392或外部RAM 470中读出所述时间差，以进行图8的流程图的步骤S32中的判断。不是将所述时间差写入所述内部RAM 392或外部RAM 470中，而是在写入时，在所述内部RAM 392或外部RAM 470中写入所述基带侧的时间信息和所述应用侧的时间这一对时间信息。

上面介绍了对所传输的语音数据的传送和压缩处理的同步。对于接收到的语音数据的传送和解压缩处理，所述基带LSI 100可以以同样的方式与所述应用处理器300同步。对于图像数据，根据由所述基带LSI 100在所述共享RAM 391中写入的所述基带测的时间信息来修正在所述RAM 392中每20ms更新的所述图像处理软件定时器，以使所述应用处理器侧的操作与所述基带LSI的操作同步。应用本实施例的便携电话通过与所述基站的发送和接收可以在一段长时间内与这套系统另一端的通话人的便携电话的操作保持同步。

以上根据所述实施例详细介绍了本发明人所做的本发明。本发明并不限于上述实施例，并且在不脱离其目的的情况下在本发明的范围内进行各种修改。例如，在上述实施例中，从所述基带LSI输送到所述应用处理器的所述基带LSI侧包含时间信息的信号通过所述外部端子或接口来传送。在所述接口部分可以提供一个允许通过根据蓝牙标准的无线通信传输和接收的收发器电路，以传送包含时间信息的信号。

在图4的第四实施例中，通过用所述分频器DIV2将所述振荡器XO1的时钟φ1分频而得到的时钟φ2是所述AD/DA转换器电路440的采样时钟。在采用独立于所述振荡器XO1而提供的一个专用振荡器的时钟作为所述AD/DA转换器440的采样时钟的系统中，上述实施例可以在所述图像数据处理中将所述基带LSI与所述应用处理器同步。

以上主要介绍了本发明人所做的本发明在作为其背景的一个应用领域中应用于便携电话的情况。本发明并不限于此，并且可以广泛地用在具有使用无线电话通信网络进行无线通信功能的便携装置中，例如，笔记本PC或PDA(个人数字助理)。

Claims (19)

1、一种无线通信半导体集成电路，具有根据包含在接收到的数据中的用于同步的时间信息来检测一个时钟信号的频率漂移的功能，并且与所述时钟信号同步工作，以进行调制发射数据的处理和解调已接收数据的处理，

所述无线通信半导体集成电路包括：

一个用于将包含其自身时间信息的信号输出到外部的端子或接口。

2、根据权利要求1所述的无线通信半导体集成电路，其中所述包含时间信息的信号为所述时钟信号、由一个定时器周期性产生的信号或者是表示时间的文本信号或二进制编码信号。

3、一种数据处理半导体集成电路，与一个时钟信号同步工作，并对要发送的数据进行压缩处理，对已接收到的数据进行解压缩处理，

所述数据处理半导体集成电路包括：

一个用于从外部输入包含时间信息的信号的端子或接口。

4、根据权利要求3所述的数据处理半导体集成电路，其中所述包含时间信息的信号为所述时钟信号、由一个定时器周期性产生的信号或者是表示时间的文本信号或二进制编码信号。

5、一种便携装置，包括：

根据权利要求1或2所述的无线通信半导体集成电路；以及

根据权利要求3或4所述的数据处理半导体集成电路，

其中所述无线通信半导体集成电路与所述数据处理半导体集成电路耦合，从而所述包含时间信息的信号通过所述端子或接口从所述无线通信半导体集成电路输送到所述数据处理半导体集成电路。

6、根据权利要求5所述的便携装置，其中所述数据处理半导体集成电路具有一个第二定时器，并且根据所述第二定时器的时间信息和通过所述端子或接口输送来的所述时间信息将所述数据处理半导体集成电路与所述无线通信半导体集成电路同步。

7、根据权利要求6所述的便携装置，其中所述第二定时器是一个通过程序处理来更新的软件定时器，所述包含时间信息的信号是由所述定时器周期性产生的信号，所述信号作为中断信号输送到所述数据处理半导体集成电路，并且所述软件定时器的时间由利用所述中断信号的输入的中断处理来修正。

8、根据权利要求6所述的便携装置，其中所述数据处理半导体集成电路具有DMA传送采样的语音数据或图像数据的功能，并且根据从所述无线通信半导体集成电路输送到所述数据处理半导体集成电路的时间信息与所述第二定时器的时间信息之间的差，来设置DMA传送的所述语音数据或图像数据的数量，以使所述无线通信半导体集成电路的时间和所述数据处理半导体集成电路的时间同步。

9、根据权利要求8所述的便携装置，其中当DMA传送的所述语音数据或图像数据的数量大于预定数据数量时，丢弃所传送的最后一个数据，并且当DMA传送的所述语音数据或图像数据的数量小于预定数据数量时，所传送的最后一个数据使用两次，以匹配预定的数据数量。

10、根据权利要求9所述的便携装置，其中每当所述预定数量的语音数据或图像数据的DMA传送完成时，进行所述数量的已传送数据的压缩处理，并更新预定的软件定时器。

11、根据权利要求10所述的便携装置，其中所述软件定时器是由操作系统管理的定时器，并且所述操作系统具有修正所述软件定时器的功能。

12、一种记录介质，所述记录介质存储一个控制无线通信半导体集成电路的程序，所述无线通信半导体集成电路具有根据在接收到的数据中包含的用于同步的时间信息来检测一个时钟信号的频率漂移的功能并且与所述时钟信号同步工作，以进行调制发射数据的处理和解调接收数据的处理，所述程序具有将包含其自身的时间信息的信号输出的功能。

13、一种存储程序的记录介质，所述程序控制一个数据处理半导体集成电路，所述数据处理半导体集成电路与一个时钟信号同步工作并进行待传输数据的压缩处理和接收到的数据的解压缩处理，所述程序具有根据来自外部的包含时间信息的信号控制内部电路的操作时序的功能。

14、一种便携装置，包括：

一种具有根据权利要求12所述的记录介质的无线通信半导体集成电路；以及

一种具有根据权利要求13所述的记录介质的数据处理半导体集成电路，

其中所述无线通信半导体集成电路与所述数据处理半导体集成电路耦合，从而包含时间信息的信号从所述无线通信半导体集成电路输送到所述数据处理半导体集成电路。

15、根据权利要求14所述的便携装置，其中所述包含时间信息的信号为所述时钟信号、由一个定时器周期性产生的信号或者是表示时间的文本信号或二进制编码信号。

16、根据权利要求14所述的便携装置，其中所述包含时间信息的信号是由一个定时器周期性产生的信号，并且所述定时器是由一个时钟信号操作的计数器电路。

17、根据权利要求14所述的便携装置，其中所述包含时间信息的信号是由一个定时器周期性产生的信号，并且所述定时器是通过程序处理来更新的软件定时器。

18、根据权利要求14所述的便携装置，其中所述包含时间信息的信号为表示时间的文本信号或二进制编码信号，所述数据处理半导体集成电路具有总是能读写的存储器电路，并且从所述无线通信半导体集成电路输送到所述数据处理半导体集成电路的一对时间信息和当所述时间信息被输送时所述数据处理半导体集成电路侧的时间信息存储在所述存储器电路中。

19、根据权利要求14所述的便携装置，其中所述包含时间信息的信号为表示时间的文本信号或二进制编码信号，所述数据处理半导体集成电路具有总是能读写的存储器电路，并且由从所述无线通信半导体集成电路输送到所述数据处理半导体集成电路的时间信息和当所述时间信息被输送时所述数据处理半导体集成电路侧的时间信息得到的时间差信息存储在所述存储器电路中。

Images