CN1625052A

CN1625052A - 异步信号输入设备和采样频率转换设备

Info

Publication number: CN1625052A
Application number: CNA2004101000236A
Authority: CN
Inventors: 西冈直俊
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2003-12-04
Filing date: 2004-11-30
Publication date: 2005-06-08
Anticipated expiration: 2024-11-30
Also published as: CN100542025C; JP4251094B2; US20050141033A1; KR100620934B1; JP2005192174A; KR20050054462A; US7450678B2

Abstract

一种异步数据输入设备，其中写部分以可变输入速率接连地将数据写入先进先出(FIFO)缓冲存储器中，从而数据在FIFO缓冲存储器中被累积。读部分以可变输出速率接连地从FIFO缓冲存储器读出累积的数据，从而FIFO缓冲存储器中驻留的数据量随时间变化。检测器检测FIFO缓冲存储器中驻留的当前数据量，以及FIFO缓冲存储器中驻留的数据量的当前变化方向。环路滤波器根据检测的当前数据量和检测的当前数据量变化方向，来产生控制信息。控制器根据该控制信息调节输出速率，以便迅速地使FIFO缓冲存储器中驻留的当前数据量收敛到目标数据量。

Description

异步信号输入设备和采样频率转换设备

技术领域

本发明涉及一种用于在不同设备之间稳定地传输异步信号的异步信号输入设备，并涉及一种使用该异步信号输入设备的采样频率转换设备。

背景技术

数字音频设备等使用各种声音采样频率，例如32kHz、44.1kHz和48kHz。可能有一种情况是，将具有不同采样频率的设备互相连接。如果接收设备直接读取从发送设备提供的原始信号波形的数据串，则输出信号波形将沿时间方向变形。原始波形不能被正确地重现。为解决该问题，接收设备使用采样频率转换设备。采样频率转换设备接收第一采样频率的输入数据串。根据该输入数据串，采样频率转换设备产生第二采样频率的、形成与输入数据串类似的信号波形的输出数据串。

本发明人已提出了使用先进先出(FIFO)技术的这种类型采样频率转换设备(见专利文献1)。在该整个说明书中，专利文献1中所述的技术被称为“常规采样频率转换设备”。

专利文献1是日本未审查的专利公开No.11-55075，其对应于美国专利No.6263036。

在常规采样频率转换设备中，以与第一采样频率相同的频率的时钟，把要处理的输入数据串顺序地写到FIFO缓冲器。另一方面，该常规采样频率转换设备产生具有与第二采样频率相同的频率的输出时钟。与该输出时钟同步，常规采样频率转换设备产生具有第二采样频率的输出数据串。输出数据串一般具有与输入数据串相同的信号波形。因为采样频率不同，因此输出数据串和输入数据串的采样点一般被分配到沿各个时间轴的不同位置。为找到组成输出数据串的各个采样点的单个输出数据，利用在输出数据的采样点之前和之后可用的指定数量的输入数据(以下称为“插值输入数据串”)，来与输出时钟同步地执行插值处理。插值处理包括两级处理。第一处理是，找到指示要沿时间轴产生的输出数据的采样点的位置的相位信息。第二处理是，将用于插值的系数串与插值输入数据串进行卷积。在该情况下，与相位信息相对应地准备用于插值的系数串。通过每当输出时钟出现时累积具有合适值的频率控制信息，来产生相位信息。通过重复累积频率控制信息，来逐渐地增加相位信息作为累积结果，并且移动由相位信息指示的采样点。由相位信息指示的采样点可以超过相对于插值输入数据串中的最近输入数据的采样点。在该情况下，在与输出时钟同步的定时产生读时钟，以便读出FIFO缓冲器中存储的最早输入数据串。读出的输入数据被加到插值输入数据串上，并且插值输入数据串中的最早输入数据被丢弃。该处理提供了具有与输入数据串类似的信号波形的输出数据串。

如果用于将输入数据串写入FIFO缓冲器中的输入时钟的频率与第一采样频率准确地对应，并且用于插值处理的定时控制的输出时钟的频率与第二采样频率准确地对应，则频率控制信息可以是一个等效于第一采样频率与第二采样频率之比的固定值。然而实际上，无论可能为输入时钟和输出时钟指定怎样精确的频率，在这些频率之间以及由此在第一和第二采样频率之间，都会存在精确对应的极限。例如，输入时钟频率可能随时间变得比第一采样频率高。作为选择，输出时钟频率可能随时间变得比第二采样频率低。在这些情况下，随着时间流逝，FIFO缓冲器中包含了渐增数量的剩余数据(渐增数量的驻留输入数据)，并最终上溢(overflow)。相反，输入时钟频率可能随时间变得比第一采样频率低。作为选择，输出时钟频率可能随时间变得比第二采样频率高。在这些情况下，随着时间流逝，FIFO缓冲器中包含了渐减数量的剩余数据，并最终下溢(underflow)。

为解决这些上溢和下溢问题，常规采样频率转换设备配备了异步信号输入设备，其根据FIFO缓冲器中剩余的数据量来增大或减小频率控制信息，以防止FIFO缓冲器上溢或下溢。

尤其是，异步信号输入设备将FIFO缓冲器中的剩余数据量与目标值进行比较。当剩余数据量大于目标值时，增大频率控制信息，以增大从FIFO缓冲器读输入数据的速度。当剩余数据量小于目标值时，减小频率控制信息，以减小从FIFO缓冲器读输入数据的速度。这样，异步信号输入设备执行锁相环(PLL)操作，以防止FIFO缓冲器上溢或下溢。PLL操作使剩余数据量收敛到目标值，从而使写入FIFO缓冲器的输入数据与从FIFO缓冲器读出的输入数据之间的相位差的按时间顺序平均或时间平均收敛到合适的值。

然而，当在常规异步信号输入设备中上述PLL操作开始时，可以发现以下缺点。如果读FIFO缓冲器的初始速度没有被设成一个合适的值，则FIFO缓冲器中的剩余数据量将继续在目标值附近以指定幅度振荡。当在初始读速率与合适值之间存在渐增的差，剩余数据量的振荡幅度将增大。这造成了从采样频率转换设备获得的输出数据波形中的噪声或起伏。为防止这种问题，必须使读FIFO的初始速度尽可能地接近合适值，以及减小剩余数据量的振幅。然而，合适值具有独特的差异。即使为指定采样频率转换设备中的FIFO读速率找到一个合适值，该合适值也不一定适用于同一型号的不同采样频率转换设备。为此，常规采样频率转换设备必须单独地为每个设备设置FIFO读速率的合适值，并将读速率初始化为该合适值。

发明内容

考虑以上问题提出了本发明。因此，本发明的目的是提供一种能够充分减小剩余数据量的变化幅度的异步信号输入设备和采样频率转换设备。

为实现上述目的，本发明提供一种异步信号输入设备，包括：存储部分，能够接连地存储输入数据，同时存储的输入数据被接连地读出，以致在存储部分中存储的输入数据的剩余数据量可以随时间在预置的目标数据量附近变化；写控制部分，响应具有第一频率的输入时钟信号，接连地将输入数据写入存储部分中；剩余数据量检测部分，检测在存储部分中存储的输入数据的剩余数据量；矢量检测部分，检测在存储部分中存储的输入数据的剩余数据量的时间变化；环路滤波器部分，根据由剩余数据量检测部分检测的剩余数据量和由矢量检测部分检测的剩余数据量时间变化，将由剩余数据量和预置目标数据量之间的差分数据量(differential data amount)所表示的误差转换为校正数，以及根据该校正数产生频率控制信息；读信号产生部分，产生由一序列脉冲组成的读信号，该一序列脉冲与具有第二频率的输出时钟信号同步地出现，以致每一时间的脉冲出现数目(occurrencenumber of the pluses per time)依据频率控制信息被动态地调节；以及读控制部分，响应由读信号产生部分调节的读信号脉冲，接连地从存储部分读出输入数据，从而存储部分中的输入数据的剩余数据量收敛到预定的目标数据量。

本发明根据存储部分中的剩余数据量和剩余数据量的时间变化来控制校正数，以便有效地抑制剩余数据量的振荡。详细来说，如果检测的剩余数据量大于预定目标数据量，并且检测的时间变化指示剩余数据量正在增加，则环路滤波器部分产生负校正数，来有效地抑制剩余数据量的增加，以及如果检测的剩余数据量小于预定目标数据量，并且检测的时间变化指示剩余数据量正在减少，则环路滤波器部分产生正校正数，来有效地抑制剩余数据量的减少。

在一种优选的方式下，矢量检测部分包括：存储器，存储由剩余数据量检测部分接连地检测的、且包括最后一个剩余数据量的多个剩余数据量；控制器，当在剩余数据量检测部分新近检测的新剩余数据量与存储器中存储的最后一个剩余数据量之间存在±2片的差，该控制器操作，以便将剩余数据量检测部分检测的新剩余数据量存储到存储器中；以及检测器，根据在存储器中存储的、且包括最后一个剩余数据量和新剩余数据量的多个剩余数据量，来检测剩余数据量的时间变化。

根据该方式，有可能使收敛状态下的剩余数据量的起伏减到最小，也使输入数据存储部分的读速率的正常振荡降到最小。

在一种优选的方式下，本发明被实施为一种采样频率转换设备，该采样频率转换设备包括：存储部分，能够接连地存储输入数据，同时存储的输入数据被接连地读出，以致在存储部分中存储的输入数据的剩余数据量可以随时间在预置的目标数据量附近变化；写控制部分，响应具有第一频率的输入时钟信号，接连地将输入数据写入存储部分中；剩余数据量检测部分，检测在存储部分中存储的输入数据的剩余数据量；矢量检测部分，检测在存储部分中存储的输入数据的剩余数据量的时间变化；环路滤波器部分，根据由剩余数据量检测部分检测的剩余数据量和由矢量检测部分检测的剩余数据量时间变化，将由剩余数据量和预置目标数据量之间的差分数据量所表示的误差转换为校正数，以及根据该校正数产生频率控制信息；读信号产生部分，产生由一序列脉冲组成的读信号，该一序列脉冲与具有第二频率的输出时钟信号同步地出现，以致每一时间的脉冲出现数目依据频率控制信息被动态地调节；读控制部分，响应由读信号产生部分调节的读信号脉冲，接连地从存储部分读出输入数据，从而存储部分中的输入数据的剩余数据量收敛到预定的目标数据量；插值信息产生部分，在以第二频率产生输出时钟信号的每个定时产生插值信息，同时该插值信息根据由环路滤波器部分产生的频率控制信息被控制；以及插值部分，根据由插值信息产生部分产生的插值信息，对从存储部分读出的输入数据执行插值操作，以便输出与输出时钟信号产生的定时相对应的插值输入数据。

进一步，本发明的方法被设计用来控制先进先出(FIFO)缓冲存储器的数据输入和输出操作，以便在目标数据量附近调节FIFO缓冲存储器中驻留的数据量。本发明的方法包括以下步骤：以可变输入速率接连地将数据写到FIFO缓冲存储器中，从而数据在FIFO缓冲存储器中被累积；以可变输出速率接连地从FIFO缓冲存储器读出累积的数据，从而FIFO缓冲存储器中驻留的数据量随时间变化；检测FIFO缓冲存储器中驻留的当前数据量；检测FIFO缓冲存储器中驻留的数据量的当前变化方向；根据检测的当前数据量和检测的当前数据量变化方向，来产生控制信息；以及根据该控制信息调节输出速率，从而迅速地使FIFO缓冲存储器中驻留的当前数据量收敛到目标数据量。

以一种实际可行的形式，所述产生步骤包括：如果检测的当前数据量大于目标数据量，并且检测的当前变化方向指示剩余数据量正在增加，则产生负控制信息，来有效地减小输出速率；如果检测的当前数据量小于目标数据量，并且检测的当前变化方向指示剩余数据量正在减少，则产生正控制信息，来有效地增大输出速率。

附图说明

图1所示为根据实施例的采样频率转换设备的结构的框图。

图2显示了在采样频率转换设备中使用的转换表。

图3显示了在采样频率转换设备中将校正数ΔT设置为“0”的例子。

图4所示为采样频率转换设备的操作的时序图。

图5显示了在采样频率转换设备中FIFO的剩余数据量ΔS和读速率FR的时间变化。

图6显示了在采样频率转换设备中矢量更新条件之间的关系和FIFO的读速率FR和剩余数据量ΔS的收敛极限。

具体实施方式

以下将参考附图来更详细地描述作为本发明实施例的采样频率转换设备。

图1所示为根据本发明实施例的采样频率转换设备的结构。

该采样频率转换设备接收第一采样频率f₁的输入数据串Din。采样频率转换设备根据该输入数据串Din，来产生第二采样频率f₂的、显示与输入数据Din等效的信号波形的输出数据串Dout。采样频率转换设备提供处理的定时控制，以产生并输出输出数据串。为此，时钟产生电路(未显示)产生具有与第二采样频率f₂相同的频率的时钟CKout。

采样频率转换设备大致包括异步信号输入设备100和插值部分200。异步信号输入设备100具有三个功能。当采样频率转换设备以第一采样频率f₁接收并存储输入数据串，并且插值部分200需要新的输入数据时，第一功能在与输出时钟CKout同步的定时向插值部分200提供新数据。每当输出时钟CKout出现，第二功能就更新代表要在插值部分200中产生的输出数据的采样点的相位的插值比Δt，并将插值比Δt提供给插值部分200。第三功能控制作为插值比Δt的增量的频率控制信息。当通过异步信号输入设备100提供输入数据时，插值部分200用作把过去的指定片数的这些输入数据存储为插值输入数据串的装置。在输出时钟CKout出现的定时，插值部分200也用作将取决于那时的插值比Δt的插值系数串与插值输入数据串进行卷积、并产生输出数据的装置。

以下描述异步信号输入设备100的结构。

FIFO 10是先进先出缓冲器，其由随机存储器(RAM)等构成，并且能够存储直到16片32位的输入数据。FIFO 10临时存储从外部发送设备提供的输入数据Din，并从最早的输入数据顺序地传送输入数据Din。写控制部分30产生写地址和写使能信号WE，并根据具有与输入数据Din的采样频率f₁相同的频率的输入时钟CKin，将写地址和写使能信号WE提供给FIFO 10。当输入数据Din被提供给FIFO 10时，写使能信号WE将输入数据Din写到由写地址信号指定的FIFO 10中的区域。

当“与”门41输出读时钟CKR，读控制部分40产生读地址和读使能信号RE，并将读地址和读使能信号RE提供给FIFO 10。提供控制，以便指定FIFO 10中剩余的未读输入数据中的最早读地址。响应读使能信号RE，由该读地址指定的输入数据从FIFO 10中被读出，并被提供给插值部分200。当向“与”门41提供读允许信号RP和读请求信号RR时，“与”门41输出读时钟CKR。读允许信号RP和读请求信号RR将在后面更详细地描述。

剩余数据量检测部分50是一种用于检测由写控制部分30产生的写地址与由读控制部分40产生的读地址之间的差的电路。也就是说，这个差表示剩余数据量ΔS，其等效于FIFO 10中当前剩余的未读数据的片数。矢量检测电路51检测从剩余数据量检测部分50输出的剩余数据量ΔS的时间变化，并输出指示时间变化方式的矢量dΔS。

矢量检测电路51具有三个指针，Valid0、Valid1和Valid_ptr。指针Valid_ptr存储当前的剩余数据量ΔS。以下公式(1)显示了更新条件。如果该条件满足，则指针Valid_ptr的值被指针Valid0所代替。迄今为止指针Valid0的值被指针Valid1代替。

Valid_ptr＝Valid0±2... (1)

指针Valid1存储刚好在指针Valid0之前的剩余数据量。因此，在Valid0＞Valid1的情况下，一般假设FIFO 10中的剩余数据量ΔS正在增加。在Valid0＜Valid1的情况下，假设FIFO 10中的剩余数据量ΔS正在减少。然而，剩余数据量ΔS可以从增加状态变为减少状态，或者从减少状态变为增加状态。不能仅仅参考指针Valid0和Valid1来确定这种变化。为了解决该问题，根据本实施例的矢量检测电路51参考三个指针Valid0、Valid1和Valid_ptr，来输出指示剩余数据量ΔS的时间变化方式的矢量dΔS。

剩余数据量检测部分50输出指示FIFO 10中数据的剩余数据量的剩余数据量ΔS。此外，剩余数据量ΔS指示通过输入时钟CKin最后写入的数据Din与通过读时钟CKR最后读出的数据Din之间的相位差。矢量检测电路51输出指示该相位差的时间变化的矢量dΔS。读控制部分40、写控制部分30、“与”门41、剩余数据量检测部分50、矢量检测电路51、环路滤波器部分60和可变频率振荡部分70组成了锁相环(PLL)80，PLL 80使相位差收敛到指定的目标相位差。

环路滤波器60包括转换部分61、第一全加器62、第一锁存电路63和限幅器64。

转换部分61存储如图2所示的转换表。根据该转换表，转换部分61把剩余数据量ΔS和矢量dΔS转换为校正数ΔT。本实施例使用合适的目标值“8”用于FIFO 10中的剩余数据量。在图2中，在某种情况下，剩余数据量ΔS小于合适值“8”，并且矢量dΔS显示剩余数据量ΔS正在减少。在该情况下，转换部分61输出负校正数ΔT，其大小等效于剩余数据量ΔS与合适值之间的差。相反，在另一种情况下，剩余数据量ΔS大于合适值“8”，并且矢量dΔS显示剩余数据量ΔS正在增加。在该情况下，转换部分61输出正校正数ΔT，其大小等效于剩余数据量ΔS与合适值之间的差。校正数ΔT的大小等效于由对剩余数据量ΔS应用非线性变换而产生的校正数大小。另一方面，在某些情况下，剩余数据量ΔS小于合适值“8”，且矢量dΔS不显示剩余数据量正在减少，或者剩余数据量ΔS大于合适值“8”，且矢量dΔS不显示剩余数据量ΔS正在增加。在这种情况下，转换部分61输出值被设置为“0”的校正数ΔT。将校正数ΔT的值设置为“0”的情况包括，在剩余数据量不变的同时时间变化方向改变的情况。

图3(a)至图3(d)显示了校正数被设置为“0”的例子。在图3(a)的例子中，指针Valid_ptr指示当前的剩余数据量ΔS小于合适值“8”。如指针Valid_ptr、Valid1和Valid0所指示的，剩余数据量ΔS正在向合适值“8”增加。因此，校正数ΔT取为0。在图3(b)的例子中，指针Valid_ptr指示当前的剩余数据量ΔS大于合适值“8”。如指针Valid_ptr、Valid1和Valid0所指示的，剩余数据量ΔS正在向合适值“8”减少。因此校正数ΔT取为0。图3(c)显示了剩余数据量ΔS从减少状态变为最小值，然后又变为增加状态。该例子显示了剩余数据量ΔS正在减少，这是因为Valid1和Valid0显示了Valid0＜Valid1的关系。因为Valid_ptr≤8，因此当前的剩余数据量ΔS小于合适值“8”。仅根据指针Valid1和Valid0来判断，剩余数据量ΔS好像正在减少。因为Valid_ptr＞Valid0，矢量检测电路51判定剩余数据量ΔS从减少状态变为增加状态，并输出指示该变化的矢量dΔS。在该情况下，校正数ΔT取为“0”。图3(d)显示了剩余数据量ΔS从增加状态变为最大值，然后又变为减少状态。该例子显示了剩余数据量ΔS正在增加，这是因为Valid1和Valid0显示了Valid0＞Valid1的关系。因为Valid_ptr≥8，因此当前的剩余数据量ΔS大于合适值“8”。仅根据指针Valid1和Valid0来判断，剩余数据量ΔS好像正在增加。因为Valid_ptr＞Valid0，矢量检测电路51判定剩余数据量ΔS从增加状态变为减少状态，并输出指示该变化的矢量dΔS。在该情况下，校正数ΔT取为“0”。

已经详细描述了剩余数据量检测部分50、矢量检测电路51和转换部分61所执行的处理。

全加器62根据校正数ΔT和从第一锁存电路63提供的值y(n)，来执行如以下公式(2)所示的操作。以下的y(n+1)为第一全加器62的输出数据，并且在与输出时钟CKout同步的定时被第一锁存电路63锁存。限幅器将数据限制为小于或等于某一指定上限的值。数据从环路滤波部分60输出，作为频率控制信息被供给可变频率振荡部分70。

y(n+1)＝y(n)+ΔT... (2)

第一锁存电路63被配置成能够初始化。当采样频率转换设备开始操作时，第一锁存电路63被赋予一个指定值作为初始值y(0)。

可变频率振荡部分70包括第二全加器71、第二锁存电路72、第三锁存电路73和上溢检测部分74。第二锁存电路72与输出时钟CKout同步，锁存来自第二全加器71的输出数据，并再次把该数据反馈给第二全加器71。也就是说，第二全加器71以输出时钟CKout的时间间隔来累积频率控制信息y(n)。频率控制信息y(n)作为环路滤波器部分60的输出数据被提供。第二锁存电路72的输出被反馈给第二全加器71，并被第三锁存电路73延迟输出时钟CKout的一个时钟频率。该结果作为插值比Δt被提供给插值部分200。

插值比Δt具有上限。如果频率控制信息y(t)的累积结果超出了该上限，则超出量变为新的插值比Δt。当第二锁存电路72输出的插值比Δt减小时，即当判定频率控制信息y(t)的累积结果超出了上限并且超出量变为新的插值比Δt时，上溢检测部分74输出上述的读允许信号RP。当上溢后的插值比Δt从第三锁存电路73被提供给插值部分200时，读允许信号RP从上溢检测部分74被发送给“与”门41和插值部分200。

插值部分200具有用于存储插值输入数据串的移位寄存器。插值部分200将用于插值的系数串与来自该移位寄存器每一级的输出数据进行卷积。用于插值的系数串与从第三锁存电路73提供的插值比Δt相对应。插值部分200在与输出时钟CKout同步的定时输出卷积结果，作为输出数据Dout。当收到数据读允许信号RP时，插值部分200在与输出时钟CKout同步的定时输出读请求信号RR。当该读请求信号RR被输出时，然后读允许信号RP被输出。“与”门41发送读时钟CKR给读控制部分40。读控制部分40使读地址递增“1”，并输出读使能信号RE。结果，FIFO 10中的最早未读数据被读出，并被供给插值部分200。插值部分200将从FIFO 10提供的数据写到移位寄存器的第一级。移位寄存器中的现有数据顺序地向后一级移位。最后一级的数据被丢弃。

图4所示为根据实施例的异步信号输入设备的操作的时序图。如上所述，输入数据Din作为信号波形样本，与具有与采样频率f₁相同频率的输入时钟CKin同步地被提供给FIFO 10。FIFO 10具有与“A1”至“A16”16个地址相对应的区域。每当输入时钟CKin出现，写控制部分30就提供写使能信号WE给FIFO 10，并且按照“A1”、“A2”至“A16”、然后“A1”等的顺序，循环地改变要提供给FIFO 10的写地址。该操作将FIFO 10中与地址“A1”至“A16”相对应的区域指定为写目的地，以便顺序地写输入数据Din。在图4中，输入数据Din被写到FIFO 10中的地址“Ax”，其中x为1至16之一，并且表示为Din(Ax)。

每当“与”门41提供读时钟CKR，读控制部分40就向FIFO 10提供读使能信号RE和读地址。此时，读控制部分40按照“A1”、“A2”至“A16”、然后“A1”等的顺序，循环地改变要与读使能信号RE一起提供的读地址。

剩余数据量检测部分50输出剩余数据量ΔS，即提供给FIFO 10的写地址与读地址之间的差。该ΔS不仅代表FIFO 10中的剩余数据量，而且还代表写入FIFO 10的数据Din与从FIFO 10读出的数据Din之间的相位差。矢量检测电路51输出指示剩余数据量ΔS的时间变化方式的矢量dΔS。转换部分61根据剩余数据量ΔS和矢量dΔS，产生校正数ΔT。这样，环路滤波器部分60中的第一全加器62和随后的电路沿时间轴对转换部分61顺序输出的校正数ΔT进行平均，并输出结果作为频率控制信息y(n)。

每当输出时钟CKout被提供，可变频率振荡部分70就累积频率控制信息y(n)，以计算插值比Δt。每当在该累积过程中插值比Δt上溢，读允许信号RP就出现，由此读时钟CKR出现。由读时钟CKR产生的时间密度取决于频率控制信息y(n)。大频率控制信息y(n)造成了读时钟CKR的大时间密度。相反，小频率控制信息y(n)造成了读时钟CKR的小时间密度。读时钟CKR的时间密度变化反映在FIFO 10中的剩余数据量ΔS上。也就是说，增大读时钟CKR的时间密度减少了剩余数据量ΔS。减小读时钟CKR的时间密度增加了剩余数据量ΔS。PLL 80提供反馈控制，以便根据剩余数据量ΔS和指示剩余数据量ΔS的时间变化方式的矢量dΔS，来使剩余数据量ΔS收敛到合适值。作为执行反馈控制的结果，读时钟CKR与具有与第二采样频率f₂相同的频率的输出时钟CKout同步地产生。然而，读时钟CKR的每一时间的脉冲出现密度都收敛到与第一采样频率f₁等效的频率。即，每一时间的读时钟脉冲出现数目指示FIFO缓冲器10的读速率，并且当读时钟信号与第二采样频率f₂同步地产生时，该读时钟脉冲出现数目通过反馈控制收敛到第一采样频率f₁。另外声明，根据校正频率控制信息动态地使读时钟脉冲变细，从而读时钟脉冲的有效频率收敛到第一采样频率f₁，而不是第二采样频率f₂。

在图4的例子中，输出时钟CKout在时间t₁、t₂、t₃、t₄和t₅出现。读时钟CKR与输出时钟CKout同步地在时间t₁、t₂、t₃、t₄和t₅出现。在时间t₄没有读时钟CKR出现。这样，该实施例以适当地略过单个输出时钟CKout的方式，来产生具有等效于第一采样频率f₁的时间密度的读时钟。读时钟CKR以这种方式产生，并且被使用，从而FIFO 10中的输入数据Din从最早的输入数据被顺序地读出，并被提供给插值部分200。插值部分200将与插值比Δt相对应的插值系数串和如上所述的、过去提供的指定数量数据进行卷积。所得的输出数据Dout与具有第二采样频率f₂的输出时钟CKout同步地输出。

对于上述操作，该实施例的第一特征在于，不仅考虑了剩余数据量ΔS，而且还考虑了指示剩余数据量ΔS的时间变化方式的矢量dΔS，以便产生用于改变频率控制信息y(n)的校正数ΔT。图5(a)显示了根据现有技术的FIFO 10中的剩余数据量ΔS以及读速率(读时钟CKR的时间脉冲)FR。在图5(a)中，没有考虑对校正数ΔT即矢量dΔS的控制。当剩余数据量ΔS大于合适值时，提供控制，以产生具有与剩余数据量ΔS和合适值之间的差相对应的大小的正校正数ΔT。当剩余数据量ΔS小于合适值时，提供控制，以产生具有与剩余数据量ΔS和合适值之间的差相对应的大小的负校正数ΔT。相反，图5(b)显示了根据该实施例的FIFO 10中的剩余数据量ΔS和读速率FR。在图5(b)中，提供对校正数ΔT的控制，即提供控制，以根据剩余数据量ΔS和矢量dΔS两者来产生校正数ΔT。参考图5(a)和5(b)，以下描述该实施例的效果。

在图5(a)的例子中，读速率FR被设置为与低于合适值的指定数量ΔFR相对应的初始值，即等效于第一采样频率f₁的速度。在把该初始值赋予第一锁存电路63后，采样频率转换设备开始操作。一旦操作开始之后，FIFO 10的读速率FR立即低于写速率。因此，FIFO 10的剩余数据量ΔS增加。当剩余数据量ΔS大于合适值“8”时，正校正数ΔT出现，对应于剩余数据量ΔS与合适值“8”之间的差。因此，频率控制信息y(n)增大，并且读速率FR增大。

剩余数据量ΔS变化得比读速率FR迟。剩余数据量ΔS达到最大值，在该最大值附近读速率FR达到合适值(f₁)。然后剩余数据量ΔS在那里(时间t_10a)减少。因为剩余数据量ΔS大于合适值“8”，因此仍然产生正校正数ΔT。因此，读速率FR继续增大，并且达到最大值，在该最大值处剩余数据量ΔS达到合适值“8”(时间t_11a)。这是因为，当FIFO 10中的剩余数据量ΔS达到合适值时，校正数ΔT变为±0。因为读速率FR高于写速率(f₁)，因此FIFO 10中的剩余数据量继续减少。当剩余数据量ΔS小于合适值“8”时，负校正数ΔT出现，对应于剩余数据量ΔS与合适值“8”之间的差。因此，频率控制信息y(n)减小，并且读速率FR减小。

剩余数据量ΔS变化得比读速率FR迟。剩余数据量ΔS达到最小值，在该最小值附近读速率FR达到合适值(f₁)。然后剩余数据量ΔS在那里(时间t_12a)增加。因为剩余数据量ΔS小于合适值“8”，因此仍然产生负校正数ΔT。因此，读速率FR继续减小，并且达到最小值，在该最小值处剩余数据量ΔS达到合适值“8”(时间t_13a)。如上所述，这是因为，当FIFO 10中的剩余数据量ΔS达到合适值时，校正数ΔT变为±0。因为读速率FR低于写速率(f₁)，因此FIFO 10中的剩余数据量随后继续增加。此后，剩余数据量ΔS和读速率FR的每一个都以指定的恒定幅度周期地重复增加和减少。已证实了该幅度取决于读速率FR的初始值。因此，现有技术需要尽可能地使读速率FR的初始值与合适值接近，以便减小剩余数据量ΔS和读速率FR的幅度。

另一方面，如以后将描述的，该实施例通过提供控制以根据剩余数据量ΔS和矢量dΔS两者产生校正数ΔT，来解决该问题。在图5(b)的例子中，同图5(a)一样，读速率被设置为与低于合适值(f₁)的指定数量ΔFR相对应的初始值。在把该初始值赋予第一锁存电路63后，采样频率转换设备开始操作。一旦操作开始之后，FIFO 10的读速率FR立即低于写速率。当矢量dΔS指示剩余数据量ΔS大于合适值“8”并且正在增加时，正校正数ΔT出现，对应于剩余数据量ΔS与合适值“8”之间的差。因此，频率控制信息y(n)增大，并且读速率FR增大。

剩余数据量ΔS变化得比读速率FR迟。剩余数据量ΔS达到最大值，在该最大值附近读速率FR达到合适值(f₁)。然后剩余数据量ΔS在那里(时间t_10b)减少。因此，矢量dΔS不指示剩余数据量ΔS正在增加。校正数ΔT被取为“0”。结果，读速率FR停止增大。当矢量dΔS不指示剩余数据量ΔS大于或等于合适值且正在增加时，校正数ΔT被取为“0”，并且读速率FR不变。因为在此期间读速率FR高于写速率(f₁)，因此FIFO 10中的剩余数据量ΔS继续减少。剩余数据量ΔS变得比合适值“8”小(时间t_11b)。当矢量dΔS指示剩余数据量ΔS小于合适值“8”且正在减少时，负校正数ΔT出现，对应于剩余数据量ΔS与合适值“8”之间的差。因此，频率控制信息y(n)减小，并且读速率FR减小。

剩余数据量ΔS变化得比读速率FR迟。剩余数据量ΔS达到最小值，在该最小值附近读速率FR达到合适值(f₁)。然后剩余数据量ΔS在那里(时间t_12b)增加。此时，剩余数据量ΔS小于合适值“8”。然而，因为矢量dΔS不指示剩余数据量ΔS正在减少，因此校正数ΔT被取为“0”。结果，读速率FR停止减小。当矢量dΔS不指示剩余数据量ΔS小于或等于合适值且正在减少时，校正数ΔT被取为“0”，并且读速率FR不变。因为在此期间读速率FR低于写速率(f₁)，因此FIFO10中的剩余数据量ΔS继续增加。剩余数据量ΔS变得比合适值“8”大(时间t_13b)。当矢量dΔS指示剩余数据量ΔS大于合适值“8”且正在增加时，正校正数ΔT出现，对应于剩余数据量ΔS与合适值“8”之间的差。因此，频率控制信息y(n)增大，并且读速率FR增大。此后，剩余数据量ΔS和读速率FR周期地重复增加和减少。在此期间，幅度逐渐衰减。

其原因如下。即使剩余数据量ΔS大于或等于合适的目标值，当矢量dΔS指示剩余数据量ΔS正在增加时，也产生正校正数ΔT来抑制剩余数据量ΔS的增加。即使剩余数据量ΔS小于或等于合适值，当矢量dΔS指示剩余数据量ΔS正在减少时，也产生负校正数ΔT来抑制剩余数据量ΔS的减少。该方案防止了将不利地助于剩余数据量ΔS和读速率FR的振荡起伏的过量校正数ΔT。

已经详细描述了实施例的第一特征。即，本发明的方法被设计用于控制FIFO缓冲存储器10的数据输入和输出操作，以便在例如目标值“8”附近调节FIFO缓冲存储器10中驻留的数据量。通过以下步骤来执行本发明的方法：以可变输入速率f₁接连地将数据写入FIFO缓冲存储器10中，从而数据在FIFO缓冲存储器10中被累积；以可变输出速率FR接连地从FIFO缓冲存储器10中读出累积的数据，从而FIFO缓冲存储器10中驻留的数据量ΔS随时间变化；检测FIFO缓冲存储器10中驻留的当前数据量ΔS；检测指示FIFO缓冲存储器10中驻留的数据量ΔS的当前变化方向的矢量dΔS；根据检测的当前数据量ΔS和检测的数据量ΔS的当前变化方向dΔS，按照校正数ΔT来产生控制信息；以及根据控制信息ΔT调节输出速率FR，以便迅速地使FIFO缓冲存储器中驻留的当前数据量ΔS收敛到目标数据量“8”。详细地说，产生步骤包括：如果检测到的当前数据量ΔS大于目标数据量“8”，并且检测到的当前变化方向dΔS指示剩余数据量ΔS正在增加，则产生负控制信息-ΔT，来有效地减小输出速率；以及如果检测到的当前数据量ΔS小于目标数据量“8”，并且检测到的当前变化方向dΔS指示剩余数据量ΔS正在减少，则产生正控制信息+ΔT，来有效地增大输出速率。

实施例的第二特征在于，上述公式(1)用作更新矢量检测电路51中的指针Valid0和Valid1的条件。以下描述使用上述公式(1)所提供的效果。从稳定FIFO 10的读速率FR的观点来看，最好是使用小阈值来更新剩余数据量ΔS的增加和减少，并检测剩余数据量ΔS的微小变化，以确定剩余数据量ΔS的时间变化。这是因为，小阈值可以造成在FIFO 10的读速率FR所收敛的衰减区中的剩余数据量ΔS的小幅度。然而，剩余数据量只能取整数值，例如0、1、2、3等。可能的解决方法是使用最小整数1作为用来检测剩余数据量ΔS的变化的阈值，以及使用以下公式(3)作为更新条件。

Valid_ptr＝Valid0±1... (3)

然而，即使在正常状态下，剩余数据量ΔS也以±1的幅度振荡。即使使用更新条件，也仅仅等效于正常振荡的出现。假设剩余数据量ΔS交替地增加和减少。要获得的矢量远非剩余数据量ΔS的实际时间变化。为解决该问题，实施例通过取2，即除1以外的最小整数，作为阈值，来使用上述公式(1)作为更新条件。

把阈值设置为大于2的值将造成与阈值被设置为1时不同的另一个问题。图6显示了在使用以上的公式(1)和以下的公式(4)作为更新条件的情况下，FIFO 10的读速率FR和剩余数据量ΔS的收敛极限。

Valid_ptr＝Valid0±3... (4)

在图6中，让我们注意使用公式(4)作为更新条件的例子。当剩余数据量ΔS的变化在点A落入±2范围内时，此后矢量检测电路51不更新指针。有可能进一步使剩余数据量ΔS和读速率FR收敛到合适值。然而，当使用公式(1)作为更新条件时，矢量检测电路51在点A和以后更新指针。有可能进一步使剩余数据量ΔS和读速率FR收敛到合适值。也就是说，使用公式(1)代替公式(4)作为更新条件，使得剩余数据量ΔS和读速率FR的收敛极限从点A延伸到点B，并且使得能够更有效地收敛到合适值。

如上所述，本实施例只在可用于抑制剩余数据量ΔS和读速率FR的振荡的期间，才根据剩余数据量ΔS和指示剩余数据量ΔS的时间变化的矢量dΔS，来产生校正数ΔT，以便抑制振荡。因此，有可能减小剩余数据量ΔS和读速率FR的振幅，并防止输出数据波形变形。进一步，实施例使用剩余数据量ΔS的±2变化作为更新矢量dΔS的条件。有可能使收敛状态下的剩余数据量ΔS和读速率FR的正常信号的幅度减到最小。

在上述实施例中，矢量检测电路51使用三个指针来检测剩余数据量ΔS的4种时间变化方式，即在进行中的增加，在进行中的减少，从增加变为减少，以及从减少变为增加。此外，矢量检测电路51可以只配备两个指针，用来仅仅检测两种方式，即在进行中的增加和在进行中的减少。在这种情况下，转换部分61可以如下控制校正数ΔT。

a.当ΔS大于合适值并且正在增加时，产生正校正数ΔT。

b.当ΔS大于或等于合适值并且正在减少时，将校正数ΔT设为“0”。

c.当ΔS小于合适值并且正在减少时，产生负校正数ΔT。

d.当ΔS小于或等于合适值并且正在增加时，将校正数ΔT设为“0”。

Claims

1.一种异步信号输入设备，包括：

存储部分，能够接连地存储输入数据，同时存储的输入数据被接连地读出，以致在所述存储部分中存储的输入数据的剩余数据量可以随时间在预置的目标数据量附近变化；

写控制部分，响应具有第一频率的输入时钟信号，接连地将输入数据写入所述存储部分中；

剩余数据量检测部分，检测在所述存储部分中存储的输入数据的剩余数据量；

矢量检测部分，检测在所述存储部分中存储的输入数据的剩余数据量的时间变化；

环路滤波器部分，根据由所述剩余数据量检测部分检测的剩余数据量和由所述矢量检测部分检测的剩余数据量的时间变化，将由剩余数据量和预置目标数据量之间的差分数据量所表示的误差转换为校正数，以及根据所述校正数产生频率控制信息；

读信号产生部分，产生由一序列脉冲组成的读信号，所述一序列脉冲与具有第二频率的输出时钟信号同步地出现，以致每一时间的脉冲出现数目依据频率控制信息被动态地调节；以及

读控制部分，响应由所述读信号产生部分调节的读信号脉冲，接连地从所述存储部分读出输入数据，从而所述存储部分中的输入数据的剩余数据量收敛到预定的目标数据量。

2.根据权利要求1所述的异步信号输入设备，其中所述矢量检测部分包括：存储器，存储由剩余数据量检测部分接连地检测的、且包括最后一个剩余数据量的多个剩余数据量；加载器，当在剩余数据量检测部分新近检测的新剩余数据量与所述存储器中存储的最后一个剩余数据量之间存在±2片的差，所述加载器将所述新剩余数据量存储到所述存储器中；以及检测器，根据在所述存储器中存储的、且包括最后一个剩余数据量和新剩余数据量的多个剩余数据量，来检测剩余数据量的时间变化。

3.根据权利要求1所述的异步信号输入设备，其中如果检测的剩余数据量大于预定目标数据量，并且检测的时间变化指示剩余数据量正在增加，则环路滤波器部分产生负校正数，来有效地抑制剩余数据量的增加，以及如果检测的剩余数据量小于预定目标数据量，并且检测的时间变化指示剩余数据量正在减少，则环路滤波器部分产生正校正数，来有效地抑制剩余数据量的减少。

4.根据权利要求1所述的异步信号输入设备，其中所述写控制部分响应具有第一频率的输入时钟信号，接连地将由预定数量的位组成的输入数据写到存储部分中。

5.一种采样频率转换设备，包括：

读信号产生部分，产生由一序列脉冲组成的读信号，所述一序列脉冲与具有第二频率的输出时钟信号同步地出现，以致每一时间的脉冲出现数目依据频率控制信息被动态地调节；

读控制部分，响应由所述读信号产生部分调节的读信号脉冲，接连地从所述存储部分读出输入数据，从而所述存储部分中的输入数据的剩余数据量收敛到预定的目标数据量；

插值信息产生部分，在以第二频率产生输出时钟信号的每个定时产生插值信息，同时所述插值信息根据由所述环路滤波器部分产生的频率控制信息被控制；以及

插值部分，根据由所述插值信息产生部分产生的插值信息，对从所述存储部分读出的输入数据执行插值操作，以便输出与输出时钟信号产生的定时相对应的插值输入数据。

6.根据权利要求5所述的采样频率转换设备，其中所述矢量检测部分包括：存储器，存储由剩余数据量检测部分接连地检测的、且包括最后一个剩余数据量的多个剩余数据量；加载器，当在剩余数据量检测部分新近检测的新剩余数据量与所述存储器中存储的最后一个剩余数据量之间存在±2片的差，所述加载器将所述新剩余数据量存储到所述存储器中；以及检测器，根据在所述存储器中存储的、且包括最后一个剩余数据量和新剩余数据量的多个剩余数据量，来检测剩余数据量的时间变化。

7.根据权利要求5所述的异步信号输入设备，其中如果检测的剩余数据量大于预定目标数据量，并且检测的时间变化指示剩余数据量正在增加，则环路滤波器部分产生负校正数，来有效地抑制剩余数据量的增加，以及如果检测的剩余数据量小于预定目标数据量，并且检测的时间变化指示剩余数据量正在减少，则环路滤波器部分产生正校正数，来有效地抑制剩余数据量的减少。

8.一种控制先进先出缓冲存储器的数据输入和输出操作、以便在目标数据量附近调节先进先出缓冲存储器中驻留的数据量的方法，所述方法包括以下步骤：

以可变输入速率接连地将数据写到所述先进先出缓冲存储器中，从而数据在所述先进先出缓冲存储器中被累积；

以可变输出速率接连地从所述先进先出缓冲存储器读出累积的数据，从而所述先进先出缓冲存储器中驻留的数据量随时间变化；

检测所述先进先出缓冲存储器中驻留的当前数据量；

检测所述先进先出缓冲存储器中驻留的数据量的当前变化方向；

根据检测的当前数据量和检测的当前数据量变化方向，来产生控制信息；以及

根据所述控制信息调节所述输出速率，从而迅速地使所述先进先出缓冲存储器中驻留的当前数据量收敛到目标数据量。

9.根据权利要求8所述的方法，其中所述产生步骤包括：如果检测的当前数据量大于目标数据量，并且检测的当前变化方向指示剩余数据量正在增加，则产生负控制信息，来有效地减小输出速率；如果检测的当前数据量小于目标数据量，并且检测的当前变化方向指示剩余数据量正在减少，则产生正控制信息，来有效地增大输出速率。