CN1624898A - 形成具有高品质因子电感的射频电路的方法 - Google Patents

形成具有高品质因子电感的射频电路的方法 Download PDF

Info

Publication number
CN1624898A
CN1624898A CN 200310109107 CN200310109107A CN1624898A CN 1624898 A CN1624898 A CN 1624898A CN 200310109107 CN200310109107 CN 200310109107 CN 200310109107 A CN200310109107 A CN 200310109107A CN 1624898 A CN1624898 A CN 1624898A
Authority
CN
China
Prior art keywords
inductance
layer
low
materials
radio circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200310109107
Other languages
English (en)
Inventor
陈真
史望澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200310109107 priority Critical patent/CN1624898A/zh
Publication of CN1624898A publication Critical patent/CN1624898A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种采用硅氧化物(例如，二氧化硅)为最终IMD以形成具有高Q值电感的射频电路的方法。由于硅氧化物材料本身具有较高的机械强度，其导致较佳的可靠度，故使用本发明得以增进接合及封装后的良率。此外，本发明亦具有成本较低及制程较简易的优点。

Description

形成具有高品质因子电感的射频电路的方法
技术领域
本发明一般而言有关一种在半导体基底上形成集成电路的方法；更明确地，是有关整合铜及低电介质常数(k)材料以形成射频电路的方法的改良。
背景技术
近年来，半导体工业积极地发展其能够增加速度并减低功率损耗的射频(RF)电路。在射频电路的制程中，结合铜与低k材料的金属镶嵌制程已成为一种最常使用的方法。
对于0.13微米以上的射频电路的铜后端制程，仍广泛地使用聚合物为主的低k及超低k材料为层间金属电介质(IMD)。尤其，当进行以铜(例如，厚度＞2微米)为射频电路的顶部金属的金属镶嵌制程时，熟悉本技术领域人士均认为应以低k或超低k材料形成顶部金属所在的最终层间电介质(IMD)，才能提供高Q值的电感。然而，使用低k聚合物材料(诸如Dow Chemical的SiLK)的铜后端制程仍存在有接合及封装后的低良率的缺点。此接合及封装后的低产量的缺点是导因自这些低k聚合物材料的不足的机械强度及热稳定度。
发明内容
有鉴于上述缺点，本案发明人透过电磁模拟器进行各层间电介质(IMD)层的模拟，以获得有关各层间电介质(IMD)层所引发的复杂电性能的进一步了解。其结果显示，相较于完全使用低k材料为层间电介质(IMD)，以二氧化硅取代低k材料作为最终IMD时，其电感Q值并无显著的变化。此外，由于射频电路的顶部金属的导线间隔相当宽(通常大于1.5微米)，所以使用二氧化硅为最终IMD并不会显著地增加RC延迟。因此，本发明揭露一种采用硅氧化物(例如，二氧化硅)为最终IMD以形成具有高Q值(品质因子)电感的射频电路的方法。由于硅氧化物材料本身具有较高的机械强度，其导致较佳的可靠度，故使用本发明得以增进接合及封装后的良率。特别在未来使用k＜2.4的超低k材料的半导体集成电路整合制程时，本发明的方法更能凸显其功效。此外，本发明亦具有成本较低及制程较简易的优点。
附图说明
图1显示了用以模拟根据0.13微米后端铜制程的射频电路模型；
图2显示了个别使用二氧化硅及低k材料于图1中所示的第一层20及第二层40所得的电感值相对于频率的图形；及
图3显示了个别使用二氧化硅及低k材料于图1中所示的第一层20及第二层40所得的Q值相对于频率的图形。
具体实施方式
为简化本发明的叙述，以下说明并未涵盖完整的射频电路的铜金属镶嵌制程，其中省略了熟悉本领域的技术人员所熟知的一般半导体制程的详细步骤。
首先参考图1，其显示一般0.13微米后端铜制程的模拟结构，其中10代表硅基底、20代表第一层、30代表铜电感线圈、及40代表第二层(其中与30等高的部分为最终IMD层，高过30的部分为钝化层)。需注意，为简化的目的，图形中并未显示用以达成电连接的电感的下穿交叉(underpass)。此外，第一层20仅为模拟用的简化表达，在实际的射频电路中，该第一层20应为诸多IMD层的叠加并包含诸如晶体管与后端(backend)互连线(interconnect)等半导体元件，但只要将该层的模拟条件固定，则并不会影响所得的结果。
在一较佳实施例中，根据预先决定的数值，例如：第一层20的厚度为8微米、铜电感线圈30为具有串行电感值4.5nH及厚度2.5微米的5圈(5-turn)电感、而第二层40的厚度为3微米，以如下表1的四种条件来模拟射频电路的性能。
   条 件    第一层20    第二层40
    A    二氧化硅    二氧化硅
    B    二氧化硅    SiLK
    C    SiLK    SiLK
    D    SiLK    二氧化硅
由上表的四种条件(A、B、C及D)分别以电磁模拟器求得如图2及图3的图形，其中图2是电感值相对于频率的图形而图3是Q值相对于频率的图形。在一般射频集成电路中，常以Q值来衡量一电感的性能，Q值是由下列方程式1所决定：
Q＝R/(ωL)                    方程式1
其中R为等效电阻值，ω＝2πf(f为频率)，而L为等效电感值。
从图2及图3所得的结果，本案发明人发现：当其他因素均固定时，电感的性能主要是由第一层而非第二层(最终IMD)所决定，亦即，在条件C与条件D之下所求得的电感性能是相当的。换言之，当使用二氧化硅为最终IMD时，仍可获得具有高Q值电感的射频电路。由于二氧化硅具有较高的机械强度及热稳定性(相较于低k材料)，故使用二氧化硅为最终IMD可增进射频电路的整体机械强度及热稳定性，因而可增加接合及封装制程后的良率。同时，并不会造成射频电路中的电感性能及RC延迟的恶化。此外，相较于以低k材料为最终IMD层而言，本发明亦具有成本较低及制程较简易的优点。
根据本发明的上述发现，下面描述一下本发明的方法的具体步骤：
首先，如已知的方法一样，提供一半导体基底的晶片，在该基底10上形成射频电路所需的半导体元件，然后在设有半导体元件的基底上形成低k材料层(即图1所示的第一层20)。
在低k材料层20上形成硅氧化物层，这里的硅氧化物层可以是例如二氧化硅等的硅氧化物，该层作为最终层间金属电介质；然后在该硅氧化物层中形成多个沟槽(图中未示出)，最后，在这些沟槽中沉积金属，并以化学机械抛光法形成电感。
这里形成的电感可以金属，较佳的是铜；
上述方法中的低k材料层可以是SiLK等聚合物材料；该k材料层可以为单层或多层的叠加；
也可以在平坦化后的硅氧化物层及电感上形成一钝化层。
虽然本发明以一些篇幅描述有关上述实施例的某些特点，但是不应解读本发明为仅限于任何此等特点或任何特定的实施例，而应参考后附的权利要求范围所提供与已知技术比较下的最广义的解读，以藉此合理地涵盖本发明的适当的范围。

Claims (6)

1、一种形成具有高Q值电感的射频电路的方法，包括：
提供一半导体基底的晶片，
在该基底上形成射频电路所需的半导体元件，
在设有半导体元件的基底上形成低k材料层，
在低k材料层上形成硅氧化物层以当作最终层间金属电介质，
在该硅氧化物层中形成多个沟槽，及
在这些沟槽中沉积金属，并以化学机械抛光法形成电感。
2、如权利要求1所述的方法，其特征在于，用以形成电感的金属为铜。
3、如权利要求1或2所述的方法，其特征在于，当作该最终层间金属电介质的硅氧化物为二氧化硅。
4、如权利要求1或2所述的方法，其特征在于，该低k材料层是由诸如SiLK等聚合物材料所组成。
5、如权利要求1或2所述的方法，其特征在于，该低k材料层可为单层或多层的叠加。
6、如权利要求1所述的方法，其特征在于，进一步包括在平坦化后的硅氧化物层及电感上形成一钝化层。
CN 200310109107 2003-12-05 2003-12-05 形成具有高品质因子电感的射频电路的方法 Pending CN1624898A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200310109107 CN1624898A (zh) 2003-12-05 2003-12-05 形成具有高品质因子电感的射频电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200310109107 CN1624898A (zh) 2003-12-05 2003-12-05 形成具有高品质因子电感的射频电路的方法

Publications (1)

Publication Number Publication Date
CN1624898A true CN1624898A (zh) 2005-06-08

Family

ID=34758836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200310109107 Pending CN1624898A (zh) 2003-12-05 2003-12-05 形成具有高品质因子电感的射频电路的方法

Country Status (1)

Country Link
CN (1) CN1624898A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405543C (zh) * 2006-07-21 2008-07-23 中国科学院上海微系统与信息技术研究所 一种cmos工艺兼容的嵌入悬浮螺管结构电感或互感的制作方法
CN100454115C (zh) * 2005-12-30 2009-01-21 塔工程有限公司 用于调节密封剂分配器中支撑框架的对准的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454115C (zh) * 2005-12-30 2009-01-21 塔工程有限公司 用于调节密封剂分配器中支撑框架的对准的方法
CN100405543C (zh) * 2006-07-21 2008-07-23 中国科学院上海微系统与信息技术研究所 一种cmos工艺兼容的嵌入悬浮螺管结构电感或互感的制作方法

Similar Documents

Publication Publication Date Title
US10861788B2 (en) Patterning approach for improved via landing profile
EP1783834B1 (en) Support structure for semiconductor device bond pads and method of making the same
US6025261A (en) Method for making high-Q inductive elements
US7888800B2 (en) Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
CN101197372B (zh) 半导体器件及树脂密封型半导体器件
EP1480234A2 (en) Integrated circuit inductor with integrated vias
US8860544B2 (en) Integrated inductor
US20030122647A1 (en) Inductor formed on a silicon substrate and method of manufacturing the same
CN2765326Y (zh) 半导体组件的内层介电层及半导体组件
US7038294B2 (en) Planar spiral inductor structure with patterned microelectronic structure integral thereto
US20200066438A1 (en) Dummy fill with eddy current self-canceling element for inductor component
US9263351B2 (en) Method of forming an integrated inductor by dry etching and metal filling
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
CN1507055A (zh) 集成电路电容器
CN109545735B (zh) 金属内连线结构及其制作方法
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US20120267794A1 (en) Structure and design structure for high-q value inductor and method of manufacturing the same
US8314496B2 (en) Semiconductor device and inductor
TW201108376A (en) Integrated circuit chip
CN1624898A (zh) 形成具有高品质因子电感的射频电路的方法
CN104425440B (zh) 一种半导体器件及其形成方法
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US20100052095A1 (en) Inductor for semiconductor device and method of fabricating the same
CN101996993A (zh) 利用单一金属化的焊盘下的器件
US20130187278A1 (en) Structure for interconnecting copper with low dielectric constant medium and the integration method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication