CN1619506A - 重组存储器地址线与数据线的系统及其方法 - Google Patents
重组存储器地址线与数据线的系统及其方法 Download PDFInfo
- Publication number
- CN1619506A CN1619506A CN 200310113658 CN200310113658A CN1619506A CN 1619506 A CN1619506 A CN 1619506A CN 200310113658 CN200310113658 CN 200310113658 CN 200310113658 A CN200310113658 A CN 200310113658A CN 1619506 A CN1619506 A CN 1619506A
- Authority
- CN
- China
- Prior art keywords
- storer
- data line
- address wire
- voltage
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005215 recombination Methods 0.000 title 1
- 230000006798 recombination Effects 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 65
- 230000008859 change Effects 0.000 claims description 16
- 230000008521 reorganization Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- 101000911390 Homo sapiens Coagulation factor VIII Proteins 0.000 claims description 6
- 102000057593 human F8 Human genes 0.000 claims description 6
- 229940047431 recombinate Drugs 0.000 claims description 6
- 230000003068 static effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000004793 poor memory Effects 0.000 abstract 1
- 238000002407 reforming Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008439 repair process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明有关一种重组存储器地址线与数据线的系统及其方法，针对不同存储器间进行电压与接口的转换以及地址线与数据线的重组，使存储器具有修复与扩充能力，无论是不良存储器或是可用的存储器均可实施，进而让存储器达成最佳效益，解决诸多现今存储器的缺点。
Description
技术领域
本发明涉及存储器装置，尤指一种重组存储器地址线与数据线的系统及其方法，可应用于非挥发性存储器、快闪存储器、可擦写可编程只读存储器、挥发性存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器等等。
背景技术
由于科技的快速发展，由半导体产业及信息电子产业领军的市场不断地持续蓬勃成长，造成相当多的应用层面有显著的变化，所带来的不只是单单的科技成就，而是增进了人类生活品质、改变了生活的模式，所影响的科技产品如：个人电脑、鼠标、扫描器、移动电话、个人数字助理等千百种的电子消费产品，不过所有的电子消费产品都必须依靠存储器方可存取，所以存储器的功能也更加的重要。
电子产品不断的走向轻薄短小，连带影响其使用的各类元器组件及加工设备的精度及尺寸也日趋要求严苛，因此也促成了另一波制造技术上的革命，朝向超精密化、高密度化、高速化、智能化、微小化等方向发展，所以，尽管存储器的容量被要求的越来越大，对于存储器的体积，却是越作越小。
但当厂商将研发重点着重于突破现有技术的同时，相形之下，存储器本身的不良区块的修复就比较少被注意到；当然现在也有这方面的技术，但大多都是在于如何修复与利用有瑕疵的存储器或是排除不良的存储器区块来让存储器可再次使用，保障消费者的权益，不过却未有将不同型态的存储器加以转换接口及重组其地址线与数据线，让存储器的使用更具有变化性，让存储器具有修复与扩充的功能
发明内容
有鉴于此，本发明提供一种重组存储器地址线与数据线的系统及其方法，通过本发明所提供的系统将不同的存储器加以转换接口，并同时重组其存储器的地址线与数据线，从而让一组或多组存储器实现修复与扩充的功能，使不良存储器或是可用的存储器均可实施，进而让存储器达成最佳效益。
本发明另一目的，也可单纯的进行不同存储器间的接口转换并进行电压的调整。
本发明提供一种重组存储器地址线与数据线的系统，藉由一输入端所提供一存储器转换为一输出端所需要的存储器，其特征在于该系统包含：
一第一电压转移模组，用以侦测该输入端的电压状态，并调整该输入端所输入的电压，而产生一电压准位信号；
一控制选择模组，用以处理与该系统连接存储器的地址线与数据线的重组，并可转换该输入端与该输出端的接口，当接收到该电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，进而发送一输出电压信号；及
一第二电压转移模组，用以改变输出电压至该输出端以满足该输出端的需求。
本发明提供另一种重组存储器地址线与数据线的系统，该系统包含：
一第一切换单元，用以选择该输入端的存储器，并传送该输入端存储器的状态，而发送一存储器属性的信号；
一第一电压转移模组，用以侦测该输入端的电压状态，并调整该输入端所输入的电压，当接收到该存储器属性的信号，便得知电压，而产生一第一电压准位信号；
一控制选择模组，用以处理与该系统连接存储器的地址线与数据线的重组，并可转换该输入端与该输出端的接口，当接收到该电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，进而发送一输出电压信号；
一第二电压转移模组，用以改变输出电压至该输出端以满足该输出端的需求，而产生一第二电压准位信号；及
一第二切换单元，用以选择该输出端的存储器，而将该第二电压准位信号传至该输出端。
本发明提供一种重组存储器地址线与数据线的方法，包括下列步骤：
通过一第一电压转移模组侦测一输入端存储器的状态；
该第一电压转移模组调整该输入端的输入电压；
通过一控制选择模组重组该输入端的地址线与数据线；
通过一第二电压转移模组改变输出电压为一输出端的需求；
输出至该输出端的存储器。
本发明提供另一种重组存储器地址线与数据线的方法，包括下列步骤：
通过一第一切换单元选择输入端的存储器；
该第一切换单元传送输入端存储器的状态至一第一电压转移模组；
该第一电压转移模组调整该输入端的输入电压；
通过一控制选择模组重组该输入端的地址线与数据线；
通过一第二切换单元确认一输出端的存储器；
根据该输出端存储器的需求通过一第二电压转移模组改变输出电压；
输出至该输出端的存储器。
附图说明
图1为本发明重组存储器地址线与数据线系统第一实施例的系统结构图；
图2为本发明重组存储器地址线与数据线系统第二实施例的系统结构图；
图3A为本发明中A Type存储器的示意图；
图3B为本发明中B Type存储器的示意图；
图4为本发明第一实施例的流程图；
图5A、图5B为本发明第二实施例的流程图。
具体实施方式
本发明提出一种重组存储器地址线与数据线的系统及其方法，并以较佳的实施例说明本发明的具体可行性。请参照图1，图1为本发明重组存储器地址线与数据线系统第一实施例的系统结构图；本发明重组存储器地址线与数据线系统100包含下列模组：第一电压转移模组10、控制选择模组20、第二电压转移模组30，说明如下：
第一电压转移模组10，用以侦测输入端的电压状态，并调整输入端所输入的电压，而产生一电压准位信号。
控制选择模组20，用以处理与系统连接存储器的地址线与数据线的重组，并可转换输入端与输出端的接口，当接收到电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，进而发送一输出电压信号。
第二电压转移模组30，用以改变输出电压至输出端以满足该输出端的需求。
上述所提的输入端与输出端可参照图3A与图3B，在此特举一本发明的实施例的存储器，非限定本发明的范围，首先请看图3A，图3A为本发明所提A Type存储器的示意图，A Type存储器200指地址线接脚(A0-A19)与数据线接脚(D0-D7)分离的存储器；而图3B为本发明所提B Type存储器的示意图，B Type存储器300指地址线接脚与数据线接脚公用的存储器，(A0-A15)与(D0-D15)共享。
然而A Type存储器200可分为A1 Type存储器与A2 Type存储器，其中A1Type存储器指地址线接脚与资料线接脚分离且地址线没有锁住的存储器，而A2 Type存储器指地址线接脚与数据线接脚分离且地址线有锁住的存储器。
然而B Type存储器300又可分为B1 Type存储器与B2 Type存储器，其中B1 Type存储器指地址线接脚与数据线接脚公用且在读的过程中地址编号会递增的存储器，而B2 Type存储器指地址线接脚与数据线接脚公用的存储器且在读的过程中地址编号需每次重给的存储器。
从以上描述可得知A Type存储器200与B Type存储器300的差异，复请参阅图1，使用本发明的系统可产生两种情形：
第一种便是由A Type存储器200转成B Type存储器300，也就是输入端为地址线接脚与数据线接脚分离的存储器，而输出端为地址线接脚与数据线接脚公用的存储器，将输入端的存储器重组地址线并调整电压为输出端所需的状态。
另一种是由B Type存储器300转成A Type存储器200，也就是输入端为地址线接脚与数据线接脚公用的存储器，而输出端为地址线接脚与数据线接脚分离的存储器，将输入端的存储器重组地址线并调整电压为输出端所需的状态。
接下来请参阅图2，图2为本发明重组存储器地址线与数据线系统第二实施例的系统结构图，第二实施例系统的结构，包含下列模组与单元：第一电压转移模组10、控制选择模组20、第二电压转移模组30、第一切换单元40、第二切换单元50，说明如下：
第一切换单元40，用以选择输入端的存储器，并传送输入端存储器的状态，而发送存储器属性的信号。
第一电压转移模组10，用以侦测输入端的电压状态，并调整输入端所输入的电压，当接收到存储器属性的信号，便得知电压，而产生第一电压准位信号。
控制选择模组20，用以处理与系统连接存储器的地址线与数据线的重组，并可转换输入端与输出端的接口，当接收到电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，而进而发送一输出电压信号。
第二电压转移模组30，用以改变输出电压至输出端以满足输出端的需求，而产生第二电压准位信号。
第二切换单元50，用以选择输出端的存储器，而将该第二电压准位信号传至输出端。
而第二实施例输入端存储器与输出端存储器可以从A1 Type存储器、A2Type存储器、B1 Type存储器、B2 Type存储器中任意选择，也就是可以输入端为A1 Type存储器，而输出端为A2 Type存储器；又或是输入端为B1 Type存储器，而输出端为A2 Type存储器等等，以此类推。让存储器可以任意转换接口，并具有修复与扩充的功能。
然后，请参阅图4，图4为本发明所提第一实施例的流程图，说明如下：
首先通过一第一电压转移模组10侦测一输入端存储器的状态(步骤400)，确认输入端的存储器为何，如前所述，输入端可为地址线接脚与数据线接脚公用的存储器，而输出端可为地址线接脚与数据线接脚分离的存储器，将输入端的存储器重组地址线与数据线并调整电压为输出端所需的状态；又或者是输入端可为地址线接脚与数据线接脚分离的存储器，而输出端可为地址线接脚与数据线接脚公用的存储器，将输入端的存储器重组地址线与数据线并调整电压为输出端所需的状态，当确定之后，该第一电压转移模组10调整该输入端的输入电压(步骤410)，好让控制选择模组20进行转换，接着通过一控制选择模组20重组该输入端的地址线与数据线(步骤420)，执行完后，便通过一第二电压转移模组30改变输出电压为一输出端的需求(步骤430)，最后便输出至该输出端的存储器(步骤440)，结束本流程。
接下来再请参阅图5A与图5B，图5A、图5B为本发明所提第二实施例的流程图。
首先通过一第一切换单元40选择输入端的存储器(步骤500)，在此与第一实施例不同，第二实施例因加入新的组件，如第2图所示，输入端存储器与输出端存储器可以从A1 Type存储器、A2 Type存储器、B1 Type存储器、B2 Type存储器中任意选择，所以当确认输入端的存储器后，该第一切换单元40传送输入端存储器的状态至一第一电压转移模组10(步骤510)，然后该第一电压转移模组10调整该输入端的输入电压(步骤520)，好让控制选择模组20进行转换，接着通过一控制选择模组重组该输入端的地址线与数据线(步骤530)，执行完后，便通过一第二切换单元50确认一输出端的存储器(步骤540)，并根据该输出端存储器的需求通过一第二电压转移模组30改变输出电压(步骤550)，最后输出至该输出端的存储器(步骤560)，并结束本流程。
上述文中所提及的存储器可以是非挥发性存储器、快闪存储器、可擦写可编程只读存储器、挥发性存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器中任意一种。
然上述所举实例并非用来限定本发明实施的范围，任何熟习此技艺者，在不脱离本发明的精神和范围内所作的均等变化与修饰，皆为本发明的专利范围所涵盖。
Claims (22)
1、一种重组存储器地址线与数据线的系统，藉由一输入端所提供一存储器转换为一输出端所需要的存储器，其特征在于该系统包含：
一第一电压转移模组，用以侦测该输入端的电压状态，并调整该输入端所输入的电压，而产生一电压准位信号；
一控制选择模组，用以处理与该系统连接存储器的地址线与数据线的重组，并可转换该输入端与该输出端的接口，当接收到该电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，进而发送一输出电压信号；及
一第二电压转移模组，用以改变输出电压至该输出端以满足该输出端的需求。
2、如权利要求1所述的重组存储器地址线与数据线的系统，其特征在于：所述输入端可为一地址线接脚与数据线接脚分离的存储器，所述输出端可为一地址线接脚与数据线接脚公用的存储器，将该输入端的存储器重组地址线与数据线并调整电压为输出端所需的状态。
3、如权利要求1所述的重组存储器地址线与数据线的系统，其特征在于：所述输入端可为一地址线接脚与数据线接脚公用的存储器，所述输出端可为一地址线接脚与数据线接脚分离的存储器，将该输入端的存储器重组地址线与数据线并调整电压为输出端所需的状态。
4、如权利要求1所述的重组存储器地址线与数据线的系统，其特征在于：所述存储器可从一挥发性存储器、一快闪存储器、一可擦写可编程只读存储器、一挥发性存储器、一动态随机存取存储器、一同步动态随机存取存储器及一静态随机存取存储器的组合中任意择一。
5、一种重组存储器地址线与数据线的系统，藉由一输入端所提供一存储器转换为一输出端所需要的存储器，该系统包含：
一第一切换单元，用以选择该输入端的存储器，并传送该输入端存储器的状态，而发送一存储器属性的信号；
一第一电压转移模组，用以侦测该输入端的电压状态，并调整该输入端所输入的电压，当接收到该存储器属性的信号，便得知电压，而产生一第一电压准位信号；
一控制选择模组，用以处理与该系统连接存储器的地址线与数据线的重组，并可转换该输入端与该输出端的接口，当接收到该电压准位信号时，并加以重组存储器的地址线与数据线及转换接口，进而发送一输出电压信号；
一第二电压转移模组，用以改变输出电压至该输出端以满足该输出端的需求，而产生一第二电压准位信号；及
一第二切换单元，用以选择该输出端的存储器，而将该第二电压准位信号传至该输出端。
6、如权利要求5所述的重组存储器地址线与数据线的系统，其特征在于：所述输入端存储器与所述输出端存储器均可从一A1 Type存储器、一A2Type存储器、一B1 Type存储器及一B2 Type存储器的组合中任意择一。
7、如权利要求6所述的重组存储器地址线与数据线的系统，其特征在于：所述A1 Type存储器系指地址线接脚与数据线接脚分离且地址线没有锁住的存储器。
8、如权利要求6所述的重组存储器地址线与数据线的系统，其特征在于：所述A2 Type存储器系指地址线接脚与数据线接脚分离且地址线有锁住的存储器。
9、如权利要求6所述的重组存储器地址线与数据线的系统，其特征在于：所述B1 Type存储器指地址线接脚与数据线接脚公用且在读的过程中地址编号会递增的存储器。
10、如权利要求6所述的重组存储器地址线与数据线的系统，其特征在于：其中该B2 Type存储器指地址线接脚与数据线接脚公用的存储器且在读的过程中地址编号需每次重给的存储器。
11、如权利要求5所述的重组存储器地址线与数据线的系统，其特征在于：所述存储器可从一挥发性存储器、一快闪存储器、一可擦写可编程只读存储器、一挥发性存储器、一动态随机存取存储器、一同步动态随机存取存储器及一静态随机存取存储器的组合中任意择一。
12、一种重组存储器地址线与数据线的方法，包括下列步骤：
通过一第一电压转移模组侦测一输入端存储器的状态；
该第一电压转移模组调整该输入端的输入电压；
通过一控制选择模组重组该输入端的地址线与数据线；
通过一第二电压转移模组改变输出电压为一输出端的需求；
输出至该输出端的存储器。
13、如权利要求12所述的重组存储器地址线与数据线的方法，其特征在于：所述输入端可为一地址线接脚与数据线接脚分离的存储器，所述输出端可为一地址线接脚与数据线接脚公用的存储器，将该输入端的存储器重组地址线并调整电压为输出端所需的状态。
14、如权利要求12所述的重组存储器地址线与数据线的方法，其特征在于：所述输入端可为一地址线接脚与数据线接脚公用的存储器，所述输出端可为一地址线接脚与数据线接脚分离的存储器，将该输入端的存储器重组地址线并调整电压为输出端所需的状态。
15、如权利要求12所述的重组存储器地址线与数据线的方法，其特征在于：所述存储器可从一挥发性存储器、一快闪存储器、一可擦写可编程只该存储器、一挥发性存储器、一动态随机存取存储器、一同步动态随机存取存储器及一静态随机存取存储器的组合中任意择一。
16、一种重组存储器地址线与数据线的方法，包括下列步骤：
通过一第一切换单元选择输入端的存储器；
该第一切换单元传送输入端存储器的状态至一第一电压转移模组；
该第一电压转移模组调整该输入端的输入电压；
通过一控制选择模组重组该输入端的地址线与数据线；
通过一第二切换单元确认一输出端的存储器；
根据该输出端存储器的需求通过一第二电压转移模组改变输出电压；
输出至该输出端的存储器。
17、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：所述输入端存储器与所述输出端存储器均可从A1 Type存储器、A2Type存储器、B1 Type存储器及B2 Type存储器的组合中任意择一。
18、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：所述A1 Type存储器系指地址线接脚与数据线接脚分离且地址线没有锁住的存储器。
19、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：所述A2 Type存储器系指地址线接脚与数据线接脚分离且地址线有锁住的存储器。
20、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：所述B1 Type存储器指地址线接脚与数据线接脚公用且在读的过程中地址编号会递增的存储器。
21、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：其中该B2 Type存储器指地址线接脚与数据线接脚公用的存储器且在读的过程中地址编号需每次重给的存储器。
22、如权利要求16所述的重组存储器地址线与数据线的方法，其特征在于：所述存储器可从一挥发性存储器、一快闪存储器、一可擦写可编程只读存储器、一挥发性存储器、一动态随机存取存储器、一同步动态随机存取存储器及一静态随机存取存储器的组合中任意择一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310113658 CN1619506A (zh) | 2003-11-17 | 2003-11-17 | 重组存储器地址线与数据线的系统及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310113658 CN1619506A (zh) | 2003-11-17 | 2003-11-17 | 重组存储器地址线与数据线的系统及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1619506A true CN1619506A (zh) | 2005-05-25 |
Family
ID=34760007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200310113658 Pending CN1619506A (zh) | 2003-11-17 | 2003-11-17 | 重组存储器地址线与数据线的系统及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1619506A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359491C (zh) * | 2005-07-28 | 2008-01-02 | 上海大学 | 基于mcs-51架构的16m字节数据存储器寻址空间扩充方法 |
| CN100365592C (zh) * | 2005-07-28 | 2008-01-30 | 上海大学 | 基于mcs-51架构的16m字节程序存储器寻址空间扩充方法 |
-
2003
- 2003-11-17 CN CN 200310113658 patent/CN1619506A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359491C (zh) * | 2005-07-28 | 2008-01-02 | 上海大学 | 基于mcs-51架构的16m字节数据存储器寻址空间扩充方法 |
| CN100365592C (zh) * | 2005-07-28 | 2008-01-30 | 上海大学 | 基于mcs-51架构的16m字节程序存储器寻址空间扩充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1199184C (zh) | Mtj堆栈式单元存储器检测方法及装置 | |
| CN102685400A (zh) | 固态成像设备及其驱动方法、信号处理方法和成像装置 | |
| JP2008158955A (ja) | 多値フラッシュメモリ用ドライバ | |
| CN111883037A (zh) | 时序控制板、驱动装置和显示装置 | |
| CN1487528A (zh) | 数据输出电路和数据输出方法 | |
| CN103974010A (zh) | 一种补光的方法及电子设备 | |
| CN1619506A (zh) | 重组存储器地址线与数据线的系统及其方法 | |
| CN1725504A (zh) | 光电转换器、图像传感器和信号读出电路 | |
| CN101789259B (zh) | 应用于快闪存储器的阶层化分层处理数据的方法及其装置 | |
| CN1881797A (zh) | 同步电路和方法 | |
| CN1825486A (zh) | 闪存单元熔丝电路和熔断闪存单元的方法 | |
| CN1774008A (zh) | 手机电话簿备份方法和导入方法 | |
| CN100345436C (zh) | 图像处理装置 | |
| CN101034373A (zh) | 一种外部存储器控制器及基于外部存储器控制器的地址变换的方法 | |
| CN114205496B (zh) | 一种摄像模组信息烧录方法及摄像模组 | |
| CN1111785C (zh) | 可编程控制器系统和在该系统中切换主板功能的方法 | |
| CN1162820A (zh) | 信号发生器 | |
| CN1146792C (zh) | 具有冗余度的集成存储器 | |
| CN102446551A (zh) | 一种优化异步存储芯片存取数据的方法和装置 | |
| US7907433B2 (en) | Semiconductor memory device and method of performing data reduction test | |
| CN101055643A (zh) | 一种图像产生器及进行芯片验证的方法和系统 | |
| CN1459027A (zh) | 具有改进的可靠性的集成电路测试装置 | |
| CN1855215A (zh) | 可产生两组相同或不同输出的数字数据提示机 | |
| CN112951312B (zh) | 基于神经网络的存储器地址的测试方法及测试装置 | |
| CN1619987A (zh) | 一种对延时进行模拟的装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |