CN1617654A - 一种抗干扰的电路板设计及相关的程序和存储媒体 - Google Patents

一种抗干扰的电路板设计及相关的程序和存储媒体 Download PDF

Info

Publication number
CN1617654A
CN1617654A CNA2004100856028A CN200410085602A CN1617654A CN 1617654 A CN1617654 A CN 1617654A CN A2004100856028 A CNA2004100856028 A CN A2004100856028A CN 200410085602 A CN200410085602 A CN 200410085602A CN 1617654 A CN1617654 A CN 1617654A
Authority
CN
China
Prior art keywords
circuit board
signal
secret signal
design
internal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100856028A
Other languages
English (en)
Other versions
CN1617654B (zh
Inventor
中山武司
齐藤义行
朝日俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1617654A publication Critical patent/CN1617654A/zh
Application granted granted Critical
Publication of CN1617654B publication Critical patent/CN1617654B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

提供了一种电路板，该电路板通过使得第三方难以进行探测而改善了抗干扰性能，同时解决与当前技术和制造成本有关的问题。流过需要抗干扰流动的机密信号的信号线(21)和其端点连接着信号线(21)的元件(32和33)都设置在电路板(10)的元件设置层(13)上。只有流过预定元件(31)的经过加密的机密信号才能输出至设置在电路板(10)表面上的观察点(34)。通过对元件(31)提供给观察点(34)上出现的信号密码的解码才能进行机密信号的外部观察和控制。

Description

一种抗干扰的电路板设计及相关的程序和存储媒体
                             发明背景
发明领域
本发明涉及移动终端、电路板、电路板辅助设计装置和方法、辅助设计程序，以及存储辅助设计程序的存储媒体。更具体的说，本发明涉及抗干扰的电路板，用于电路板辅助设计的装置和方法，执行该方法的程序、存储该程序的计算机可读存储媒体，以及包含该电路板的移动终端。
相关技术
近年来，随着数字信息技术的发展以及数字信息通讯基础设施的广泛普及，像数字信息一样来处理诸如音乐、图像、视频和游戏之类的内容已经变得非常普遍了。转换成数字信息的内容很容易受到通讯截取、窃听、欺骗或者其它等等的欺骗性获取，以及容易受到诸如存储内容数据的存储媒体被非法复制和非法更改之类的欺骗性活动。于是，为了保护内容版权拥有者的权利和内容发行者的利益，建立安全系统是一项极大的挑战。因此，就需要采用技术来保护转换成数字信息的版权工作。值得注意的是，在以下的讨论中，获得对机密(受到法律保护的)信息(例如，内容和信号)的未经授权访问的难度可称之为“抗干扰”。
对于提高通讯媒体的抗干扰的安全技术来说，可以有多种众所周知的技术。在大多数技术中，可通过使用加密/授权技术来识别授权系统或加密数据，可改善抗干扰的情况。该技术的代表包括应答—响应交互认证技术，在该技术中，一旦需要访问机密数据存储区域，在该区域中存储着需要加密工作的机密数据，则在装置之间交换随机数和响应数值，以相互认证其有效性，只有允许有效的访问。在机密数据的通讯中，可使用交互认证的随机数或响应数值来进行加密通讯，从而可防止未授权的解码。
在电路板中安装元件等且采用布线相连接，用于改善该电路板的抗干扰的一个条件是探测传输数字信息的信号线的难度。这是因为一旦探测到信号并且能够确定信号的逻辑，转换成数字信号的信息能够较容易以原始信号的相同质量来复现。读取电路板的信号越难，即，进行探测越难，则外部未授权访问来分析或复制数字信息就越难；反之进行探测越容易，即，提取信号越容易，则分析或复制数字信息就会变得越容易。
对于电路板的安全技术来说，也有多种众所周知的技术。例如，有一项技术是将处理机密信息的电路部分以一个芯片IC形式来形成，使得机密信息的信号不会在电路板上流动。另外，还有一项技术是将处理机密信息的电路部分采用树脂等覆盖着。此外，还有一项技术是将元件设置在可覆盖机密信息信号所流动的信号线的可检测部分(见日本专利特许公告No.2002-299842)。
然而，在处理机密信息的电路部分采用一个芯片IC形式或者采用树脂等覆盖的方法中，出现的问题是不能使用壳体的IC，即，在电路板上的所有芯片和引线都要加以控制等等。于是，根据目前技术和制造成本来考虑，这类方法是不实际的。另外，在采用一个芯片IC形式或者采用树脂覆盖来形成电路部分之后，不仅第三方而且连开发者或设计者(下文称之为“设计者或者其它等等”)都不能验证机密信号。此外，为了便于通讯在电路板上使用常规加密/认证技术，就需要将实现该技术的逻辑合并于处理数字信息的所有LSI中，但是考虑到目前技术和制造成本，采用该技术也是不实际的。此外，采用元件来覆盖机密信息的信号线的方法，例如在日本专利特许公告No.2002-299842中所披露的，存在着通过去除元件就容易进行探测的问题。正如以上所讨论的，采用常规的技术，很难完全消除电路板上流动机密信号的的信号线。
                          发明内容
因此，本发明的一个目的是提供一种使得第三方难以探测来改善抗干扰的电路板，同时解决于目前技术和制造成本有关的缺陷。此外，本发明的另一目的是提供一种适用于此类电路板的辅助设计装置和方法、辅助设计程序，以及存储辅助设计程序的存储媒体。
本发明提出了一种具有多层结构的电路板，该结构将元件设置在基片中间的内层上。为了能够实现上述目的，在本发明的电路板中，流动预定机密信号的信号线是如此布线，使得机密信号不会以暴露的方式出现在电路板的表面上。该电路板适用于诸如移动电话和PDA之类的移动终端。
在电路板中，为了能够确保抗干扰以及允许诸如设计者等等的特殊用户能够方便地提取机密信号，较佳的是，外部访问元件连接在内层所包括的信号线和在电路板表面上提供的预定观察点之间并且允许特定用户可以通过外部访问元件来观察和控制机密信号。
典型的是，该外部访问元件可以允许具有加密功能以及对机密信号进行预定加密和向观察点输出加密机密信号的功能。在这种情况下，特殊用户可以通过对观察点上所出现的提供给信号的密码的解码来观察和控制加密的机密信号。在存在着多个机密信号的情况下，机密信号可以采用预定分类方法来分类，并且对所分类的机密信号可以进行不同类型的加密。该加密功能可以包含加密引擎。在存在着多个机密信号的情况下，加密功能可以包含多个加密引擎，这些引擎可以根据分类的数量来进行加密。
另外，外部访问元件可以允许具有快速界面功能，它能够对机密信号进行快采样，并且压缩机密信号和向观察点输出压缩后的机密信号。该外部访问元件可以允许具有输出选择功能以及可以允许用户根据电路板的负载情况进行选择，可选择机密信号向观察点输出的输出模式也可选择不输出的非输出模式。外部访问元件可以是选自由一个零欧姆电阻器和一个信号传输元件所构成的一类元件，并且可以通过在电路板上安装外部访问元件来设置输出模式以及通过在电路板上不安装外部访问元件来设置非输出模式。外部访问元件可以允许具有调试功能，以便于对安装在电路板上的元件进行调试，并且允许用户根据电路板的负载情况进行选择，可选择安装外部访问元件也可选择不安装外部访问元件。在这种情况下，外部访问元件可以对调试信号进行预定的加密，以便于构成和控制元件的工作状态并且向观察点输出加密后的调试信号。
为了在没有考虑特殊用户提取机密信号的条件下完全确保抗干扰，较佳的是，在内层上至少包括一组选自用于输入机密信号的元件和用于输出机密信号的元件的元件。在将用于输入或输出机密信号的元件安装在删除连接端点的电路板上的情况下，用于输入机密信号或输出机密信号的元件可以通过利用过孔建立与信号线相连接的方法允许安装在电路板的表面上。
本发明也提出了一种辅助设计装置，它适用于具有多层结构的电路板的辅助设计，这种多层结构允许将元件设置在基片之间的内层上。为了达到以上所提及的目的，本发明的辅助设计装置包括：包括检测部分、配置部分和布线部分的基础结构；和包括验证部分的其它结构。
检测部分根据设计电路板所需的预定信息来检测机密信号。配置部分将用于输入检测机密信号的元件和用于输出检测机密信号的元件之间具有预定封装的元件配置在内层上，以及设计电路。布线部分在内层中对流动着检测机密信号的信号线，以及设计电路。验证部分验证所设计的电路是否能服从配置部分和布线部分，以这种方式使得机密信号不会在电路板表面上以可观察到的方式出现，并且如果电路没有采用这种方式设计就会输出预定的报警。较佳的是，具有预定封装的元件可以是在电路板上安装时删除连接端点的元件。
由上述辅助设计装置的检测部分、配置部分、布线部分和验证部分所进行的处理都可以采用辅助设计方法来进行，该方法提供了一系列处理步骤。特别是，该辅助设计方法使得在辅助设置装置中，可根据设计电路板所需的预定信息来检测机密信号；用于输入检测机密信号的元件和用于输出检测机密信号的元件之间具有预定封装的元件可配置在内层中，以及设计电路；检测机密信号流动的信号线可布线在内层并设计电路；以及验证由配置元件和对信号线布线所设计的电路是否以这种方式，使得机密信号不会在电路板表面上以可观察到的方式出现；并且如果确定电路没有采用这种方式设计，就会输出预定的报警。
较佳的是，该辅助设计方法是以使得辅助设计装置执行一系列处理步骤的程序方式来提供的。该程序可以存储于计算机可读存储媒体。
根据本发明，电路板所具有的结构是：提供机密信号的信号线需要抗干扰措施，与机密信号的输入和输出有关的元件以及外部访问元件都设置在内层，并且将加密之后的机密信号输出至电路板的表面。采用这样的结构，由第三方来探测就变得十分困难，因而改善了抗干扰性，同时也确保了设计者等等的观察能量和控制能力。另外，在没有安装外部访问元件的条件下来装运电路板，就能够获得完全的抗干扰性。此外，由于对本发明的电路板采用的加密不同于常规集成电路所使用的加密，因此，就能够组合任何商业上有效的元件和加密元件，从而能够提供以低成本开发出具有抗干扰性能的电路板的优良效果。
另外，根据本发明，电路板所具有的结构是：提供机密信号的信号线需要抗干扰措施，与机密信号的输入和输出有关元件中其设置位置将信号端暴露在电路板表面上的元件全都包含在内层中，使得机密信号不会暴露在电路板的表面上。这就使得第三方的探测变得十分困难，因而改善了抗干扰性。此外，能够较容易地使用辅助设计装置和方法来设计具有改良抗干扰性能的电路板。另外，即使设计还不是十分合适，由于可以向设计者等等发出报警提示，所以就能够避免电路板的设计差错。
以下本发明结合附图的详细讨论将使得本发明上述和其它目的、性能、方面和有点变得更加明显。
                          附图说明
图1是根据本发明第一实施例的具有基片结构的电路板10的剖面示意图；
图2是解码元件35连接着观察点34的电路板10的剖面示意图；
图3是解码元件35连接着观察点34的电路板10的另一剖面示意图；
图4是显示将典型元件包含在元件包含层13中的示意图；
图5是显示将典型元件包含在元件包含层13中的另一示意图；
图6是根据本发明第二实施例的具有基片结构的电路板40的剖面示意图；
图7A是根据本发明第三实施例的电路板70的剖面示意图；
图7B和7C是各自显示将典型元件包含在元件包含层43中的示意图；
图8是图示描述根据本发明第四实施例的电路板辅助设计装置的功能方框图；和，
图9是显示根据本发明第四实施例的电路板辅助设计方法的处理步骤的流程图。
                    较佳实施例的具体描述
本发明具有改良的抗干扰性能的电路板是采用多层基片技术来制成的，该技术确保将元件设置在基片之间的内层中。以下参考附图来讨论本发明电路板结构的特征。
(第一实施例)
根据本发明第一实施例的电路板结构是：由于诸如机密信息的信号的信号线需要抗干扰，该信号线布线在内层中，并且允许设计者等等可以在需要时观察或控制机密信号。
图1是根据本发明第一实施例的具有基片结构的电路板10的剖面示意图。正如图1所示，电路板10包括：上层基片11、上层多层基片12、元件设置层13、下层多层基片14，以及下层基片15。元件设置层13包含着元件31、32和33。在图1中，信号线21在元件31、32和33之间互连着，并作为信号需要抗干扰流动的信号线。信号需要抗干扰包括：例如，电路板设计者等等所设计的微计算机的存储器总线、调试信号线等等的信号不想被第三方观察到或者控制着。此信号以后称为“机密信号”。信号线21不能像铜箔或过孔那样出现在电路板10的表面上(即，上层基片11和下层基片15)，并且只能布线于元件设置层13中。另外，信号线21可通过元件31和过孔22与暴露在电路板10上层基片11上的观察点34相连接。该观察点34可用于建立与测试焊点、测试引脚、连接器或者其它等等的外部连接。
根据本发明第一实施例的电路板10的元件31是一个用于控制在信号线21和观察点34之间连接的元件，例如，外部访问元件。通过允许元件31具有以下所描述的各种功能，就能够实现各种抗干扰性能。
1.加密功能
通过使用具有加密功能的元件31，例如，加密引擎，就能够提供具有预定密码(加密)形式的流过信号线21的机密信号，并且输出至观察点34。于是，即使探测观察点34，但仍无法读取机密信号，除非提供给观察点的密码已经被解码。因此，只允许了解该密码系统的设计者等等可以方便地观察或控制机密信号，从而提高了对第三方的抗干扰性能。值得注意的是，通过将解码元件35与观察点34相连接，就能对密码解码。例如，安装在电路板10预定位置上的解码元件35(见图2)，或者安装在另一基片上的解码元件35都可以使用电缆23以及其它等等从外部来连接观察点34(见图3)。
在存在着多个机密信号的情况下，可以使用一种信号加密功能对所有的机密信号来进行一种类型的加密，或者可以使用两种或多种加密功能对预先分类的机密信号来进行不同类型的加密。于是，通过使用多种类型的加密，第三方的探测就会变得十分困难，从而就有希望提高抗干扰性能。
2.快速I/F功能
在存在着多个机密信号的情况下，就需要提供与机密信号的数量相同的观察点34。在这种情况下，所使用的元件31就应该能在比机密信号流过信号线21的周期更短的周期中工作并且具有将所要输入的信号从并行转换成串行的快速接口(I/F)功能。这就确保了在信号线21上所流动的机密信号可以根据机密信号的周期进行快速采样、压缩和输出，从而能够减小暴露在外的观察点34的数量。因此，就能够减小由与电路板面积有关的观察点所占据的面积，使之有可能减小电路板的制造成本。
3.输出选择功能
只有在产品出货之前才需要进行机密信号的观察或控制的情况下，才可以使用具有输出选择功能的元件31。该元件31一般是一个开关元件，用于在连接和非连接之间切换，但是也可以是一个诸如零欧姆电阻器之类的跨接线元件或者是一个诸如总线缓冲器之类的信号传输元件。在元件31是前一种的情况下，元件31只有在需要进行机密信号的观察或控制时才能切换到连接模式，但最终电路板10大多配置的元件31切换在非连接模式时出货。在元件31处于后一种的情况下，元件31只在需要进行机密信号的观察或控制时才配置和连接至电路板10，但最终电路板10大多没有在其上配置元件31而予出货。在这种方式中，可以删除在电路板10内层中的信号线21，并因此可以获得对第三方完全的抗干扰性能。值得注意的是，出货时具有加密功能或快速T/F功能的元件也并不一定要安装在电路板上。
4.调试功能
只有在产品出货之前才需要进行机密信号的观察或控制的情况下，才可以使用具有调试功能的元件31。调试功能就是探测信号线并且如果在地址、数据或者其它等等上出现设计者等等所预先规定的触发状态，则在触发状态发生前后的地址、数据和其它等等的状态都存储于元件31中的存储器，并随后允许设计者等等可以观察存储器的内容。另外，调试功能就是探测信号线并且如果在地址、数据或者其它等等上出现设计者等等所预先规定的触发状态，则可以停止诸如元件32和33之类的必要元件的工作，并随后可以根据设计者等等的指令恢复(和再次停止)其工作。可以开发已经安装了具有调试功能元件31的电路板10，但最终出货的电路板10大多没有安装元件31。采用这种方式，可以删除在电路板10内层中的信号线21，并因此可以获得对第三方完全的抗干扰性能。
值得注意的是，所提供的元件31可以具有加密功能和调试功能。这类元件31的使用为设计者等等提供了在不需要担心由加密所引起的信号延迟的条件下开发电路板的优良效果。
此外，除了加密功能此外，所提供的元件31也可以具有微计算机的功能，用于控制电路板10部分和微计算机调试功能(例如，JTAG(联合测试工作组))(见图4)。提供使用这类元件31，微计算机的调试信息可以加密并且输出至观察点34，从而提供诸如改善抗干扰性能之类的优良效果。在这种情况下，加密功能部分和包括微计算机功能的部分以及微计算机调试功能可以是单独的元件(见图5)。
如上所述，根据本发明第一实施例的电路板所具有的结构：需要抗干扰的机密信号的信号流经线，与机密信号输入和输出有关的元件和外部访问元件都设置在内层中，以及向电路板表面输出已经加密的机密信号。采用这种结构，由第三方的探测就变得十分困难，从而改善了抗干扰性能，同时确保了设计者等等的可观察性和控制性。另外，通过提供没有安装外部访问元件的电路板，就能够获得完全的抗干扰性能。此外，由于本发明电路板所使用的加密方法不同于常规集成电路所使用的加密方法，从而可以组合任何商业有效的元件和加密元件，从而可以提供以低成本开发具有抗干扰性能的电路板的优良效果。
值得注意的是，图1所示的电路板仅仅只是一个实例。于是，电路板内层的结构并不限制于由上层多层基片12、元件设置层13，以及下层多层基片14所组成，它可以自由的来确定，只要是由内层来设置元件即可；例如，所有内层都允许成为元件设置层，或者可以采用其它方式俩组合多层基片和元件设置层。
(第二实施例)
根据本发明第二实施例的电路板所具有的结构是：适用于机密信号的信号线可以布线在内层，并且将暴露端点的元件也配置在内层，例如，两端元件和QFP(扁平封装)元件。
图6是根据本发明第而二实施例的具有基片结构的电路板40的剖面示意图。正如图6所示，电路板40包括：上层基片41、上层多层基片42、元件设置层43、下层多层基片44，以及下层基片45。元件61设置在上层基片41上。元件设置层43中包含着元件62和63。在图6中，信号线51在元件62和63之间互连着，并作为信号需要抗干扰机密信号流动的信号线。信号线51提供过孔52连接着元件61。
根据第二实施例，设置在线路板40的上层基片41上的元件是根据设置它的信号端点是不暴露在电路板40表面上的元件，例如，不可能进行探测的元件。例如，元件61是采用BGA(球形栅状配置)封装或其它封装的元件。根据设置，信号端暴露于电路板40表面的元件，例如，元件62和63，都配置在元件设置层43上。在该结构中，在信号线51中流动的需要抗干扰性能的机密信号就不会出现在外部，除非从电路板40中去除元件61。
如上所述，在根据本发明第二实施例的电路板中，流过需要抗干扰性能的机密信号的信号线，以及在与机密信号的输入和输出有关的元件之间，根据设置需要信号端暴露于电路板40表面的元件都配置在内层上，使得机密信号不会暴露于电路板的表面。这就使得第三方的探测变得十分困难，从而改善了抗干扰性能。
(第三实施例)
接着，讨论本发明的第三实施例，这是上述第一和第二实施例中所讨论的基片结构用于诸如移动电话和PDA之类移动终端中的实例。
众所周知，移动电话常具有存储其中的用户本人或者其他人的个人信息，密码和其它等等。这些个人信息和密码都是用户不愿意让第三方所知道的机密信息，因此，较佳的是，采用抗干扰措施以防止欺骗性活动。正因为如此，移动电话所使用的电路板是将机密信息存储于存储器并且流过与机密信息有关的信号的信号线都设置在电路板的内层的电路板。图7A和7B显示了上述结构实例的图形。特别是，将机密信息存储于非挥发性存储器73(闪存)，工作存储器(SRAM)74用于处理机密信息，流过与机密信息有关的信号的信号线81和切断电源的电阻器72都设置在元件设置层43上，以及CPU 71设置在上层基片41上。很显然，应该在内层43中所设置的元件和信号线都可以根据移动电话的处理电路或者作为机密信号处理的信号来变化。
近年来，不少的系统已经逐渐投入到实际使用中，在这些系统中，可以使用安装在移动电话上的非接触通讯功能，IC卡或者其它等等来进行收费等等后动。例如，系统可以包括由JR West所制造的ICOCA(注册商标)系统。在该系统中，就只能采用数据通讯的方式来进行付费、收费等等，因此对已经安装了这种系统的移动电话或其它设备来说，抗干扰性能就变得特别重要，以避免出现金融损失。就此而言，已经安装了这类系统的移动电话或其它等等所使用的电路板应该是非接触通讯处理部分(或者存储处理程序的存储器)75和连接着非接触通讯处理部分75的信号线83都设置电路板的内层中，以及存储机密信息的存储元件和流过与机密信息有关的信号的信号线也都设置电路板的内层中的电路板。图7C是显示这类结构的特殊实例的图形。
如上所述，通过在用于诸如移动电话和PDA之类移动终端的电路板中采用以上所述的基片结构，使得第三方的探测变得十分困难，从而能够改善抗干扰性能。值得注意的是，尽管图7A至7C所示的实例显示了将第二实施例的基片结构应用于移动终端的情况，但是也有可能应用第一实施例的基片结构，该结构确保了设计者等等对移动终端的观察性和控制性。
作为上述第一至第三实施例的电路板，如果该结构是将流过需要抗干扰流动的机密信号的信号线以及与机密信号的输入和输出有关的所有元件都设置在电路板的内层上的电路板。则在这种条件下就不可能探测到信号。然而，还存在着第三方恶意剥离或刮去电路板的表面使得设置在内层上的元件、信号线等等暴露在外的很大可能性。为了能对第三方剥离或刮去电路板表面进行测量，较佳的是，电路板具有元件断裂功能。例如，可以采用以下所述的方式来提供电路板的元件断裂功能。
在元件设置层和与机密信号输入和输出有关的元件之间的粘结强度大于元件本身的断裂强度。这样，如果试图从元件设置层上剥离元件，就会使得元件本身发生断裂。
另外，在元件设置层和与机密信号输入和输出有关的元件之间的粘结强度大于在元件和流过机密信号的信号线(引线图形)之间的连接强度。这样，如果试图从元件设置层上剥离元件，就会使得在元件和信号线之间的电性能连接发生中断。
另外，可允许元件设置层所具有的剩余应力可大于与机密信号输入和输出有关元件的断裂强度或者大于在元件和流过机密信号的信号线之间的连接强度。这里，剩余应力是指在元件设置层中所保持着的应力(例如，根据弯曲状态恢复所产生的力)。剩余应力所保持着的状态是，如果元件设置层没有受到损坏则保持着该应力，而如果元件设置层受到任何损坏则释放该应力。这样，在元件设置层被切割或接地的情况下，元件本身就会引起断裂或者在元件和信号线之间的电性能连接会发生中断。
(第四实施例)
本发明第四实施例讨论了对上述第一至第三实施例所讨论的电路板进行设计辅助的装置(即，CAD装置或其它等等)。根据本发明第四实施例的电路板辅助设计装置和方法具有允许常规电路板设计辅助装置和方法考虑机密信号的特性。值得注意的是，例如，在日本专利特许公告No.2000-242674中详细讨论了常规电路板辅助设计装置和方法。
图8是讨论根据本发明第四实施例的电路板辅助设计装置的功能方框示意图。在图8中，辅助设计装置包括通用输入部分801、数据输入部分802、输入命令分析部分803、设计信息存储部分804、显示部分805、抗干扰信号检测部分806、抗干扰元件配置部分807、抗干扰信号布线部分808、以及抗干扰信号验证部分809。
通用输入部分801是一个输入接口，例如，键盘或鼠标，并且接受由用户操作者所输入的各种设计命令。由电路图形产生CAD装置或者其它等等(未显示)所产生的电路图形信息等等输入至数据输入部分802。输入命令分析部分803分析输入到命令输入部分801的设计命令并且确定所输入命令的类型。设计命令可包括元件配置命令、引线命令、以及其它等等。设计信息存储部分804存储设计电路板所需的设计信息，例如，从数据输入部分802所输入的电路图形信息，基片信息，层结构信息、元件信息、连接信息、信号信息、设计参考信息、以及其它等等。在信号信息中，例如，由设计者等等所指定的信号信息中可以包括与所指定的信号是否是机密信号有关的信息。显示部分805显示与正在设计的电路板设计步骤相关的显示屏幕。
对于指定机密信号的方法来说，设计者等等可以一个一个来指定信号的名称，例如，TCKTDI、TMS、TDO、NRO和NWT。另外，也可以指定诸如“CS”和“ADR”之类的预定拼法，并可以将包含该拼法的信号指定为机密信号。另外，采用该方法所指定的机密信号，可以将电路板所包含的信号分成为多个组，并且其中一组是具有抗干扰属性的机密信号。
进一步参考图9，讨论与抗干扰性能有关的电路板辅助设计方法。
抗干扰信号检测部分806从设计信息存储部分804中所存储的信号信息中检测机密信号(步骤S901)。抗干扰元件配置部分807所进行的设计处理步骤是将连接着抗干扰信号检测部分806的可以探测的机密信号的元件中具有预定封装的元件(例如，暴露端点的元件)配置在内层中，并且将其它元件配置在可配置其它元件的合适区域中的步骤(步骤S902)。在设计步骤中的元件配置可以采用常规CAD装置所使用的方法，也可以由设计者等等通过命令输入部分801给出指令来进行。即使元件是信号端暴露的元件，例如，该元件是采用BGA封装、CSP封装或者其它等等，则都可以根据设计者等等的判断力，将该元件配置在电路板的上层或下层的表面。
在抗干扰元件配置部分807已经配置好所有元件之后，抗干扰信号布线部分808进行只在内层区域中的机密信号线以及在可配置其它引线的合适区域中的其它引线的引线设计处理步骤(步骤S903)。抗干扰信号验证部分809验证已经过抗干扰元件配置部分807和抗干扰信号布线部分808的设计处理步骤的电路板，确认机密信号是否只在内层中有引线，流过机密信号的信号线和元件没有暴露在电路板的表面上，以及其它等等(步骤S904)。如果任何流过机密信号的元件端点、信号线、过孔以及其它等等暴露在电路板的表面上，则向设计者等等发出警示信息(步骤S905和906)。根据所发出的警示信息的含意，可以在显示部分805的屏幕上显示该信息，其中警示部分可以高亮度来显示，或者警示信息可以采用诸如蜂鸣器之类的声音来发出。已经接受到警示信息的设计者等等可随后重新配置元件或者重新进行信号线的引线(重复步骤S902至S904)。
如上所述，通过使用根据本发明第四实施例的电路板辅助设计装置和方法，就能够容易地设计出上述第一至第三实施例所讨论的具有改良抗干扰性能的电路板。此外，即使设计还不是很合适，但是由于向设计者发出了警示信息，因此就能够避免电路板的设计差错。
在详细讨论本发明的过程中，上述讨论只是在各个方面进行了说明，而并不是限制。应该理解的是，可以在不脱离本发明范围的条件下，引伸出多种其它改进和变化。

Claims (22)

1.一种具有多层结构且将元件设置在基片之间的内层(13和43)上的电路板(10和40)，其基本特征在于：
流过预定机密信号的信号线(21、51、81和83)采用机密信号不会以可观察到的方式出现在电路板的表面(11、15、41和45)上。
2.根据权利要求1所述的电路板，其基本特征在于：
在所述信号线和在所述电路板表面上所设置的预定观察点(34)之间连接着的外部访问元件(31)设置在内层(13和43)上；和，
特殊用户可允许通过所述外部访问元件(31)来观察和控制所述机密信号。
3.根据权利要求2所述的电路板，其基本特征在于：
所述外部访问元件(31)具有加密功能，并对所述机密信号进行预定的加密以及向所述观察点(34)输出加密后的机密信号；和，
特殊用户可允许通过解码提供给所述观察点(34)出现信号的密码来观察和控制所述加密机密信号。
4.根据权利要求3所述的电路板，其基本特征在于：
在存在着多种机密信号的情况下，可采用预定分类的方法来分类所述机密信号，以及对所分类的机密信号进行采用不同类型的加密。
5.根据权利要求3所述的电路板，其基本特征在于：所述加密功能包括一个加密引擎。
6.根据权利要求4所述的电路板，其基本特征在于：所述加密功能包括与分类的数量相符的多个加密引擎。
7.根据权利要求2所述的电路板，其基本特征在于：所述外部访问元件(31)具有快速接口功能，该接口可实现所述机密信号的快速采样，和所述机密信号的压缩以及向所述观察点(34)输出所述压缩之后的机密信号。
8.根据权利要求2所述的电路板，其基本特征在于：所述外部访问元件(31)具有输出选择功能，并且允许用户可以根据电路板的出货情况来选择所述机密信号输出至所述观察点(34)的输出模式和非输出模式中的一种模式。
9.根据权利要求8所述的电路板，其基本特征在于：所述外部访问元件(31)是一个选自由零欧姆电阻器和信号传输元件所构成组中的元件，并且通过将外部访问元件安装在所述电路板上来设置所述输出模式，以及通过不在所述电路板上安装外部访问元件的方法来设置非输出模式。
10.根据权利要求2所述的电路板，其基本特征在于：所述外部访问元件(31)具有调试功能，适用于调试安装在电路板上的元件，并允许用户可根据电路板的出后情况来选择所述外部访问元件的安装和不安装中的一种模式。
11.根据权利要求3所述的电路板，其基本特征在于：所述外部访问元件(31)还具有调试功能，适用于调试安装在电路板上的元件，并对用于观察和控制元件操作的调试信号进行预定的加密，以及向观察点(34)输出加密后的调试信号。
12.根据权利要求1所述的电路板，其基本特征在于：至少一组选自由输入所述机密信号的元件和输出所述机密信号的元件所构成的组设置在所述内层(13和43)上。
13.根据权利要求1所述的电路板，其基本特征在于：在用于输入或输出所述机密信号的元件(61)安装在其表面删除所述连接端点的电路板中的情况下，所述用于输入或输出所述机密信号的元件可以通过利用过孔(52)建立与所述信号线连接的方法配置在所述电路板的表面(41)。
14.一种便携式移动终端，它包括：
电路板(70)，它具有安装在其中用于执行通讯处理的元件且采用将元件设置在基片之间的内层中的多层结构；和，
接口(70)，它连接着所述电路板(70)；
其基本特征在于：
在所述电路板(70)中，配置着用于管理预定机密信号的元件以及对流过所述机密信号的信号线进行布线，使得所述机密信号不会以可观察的方式出现在所述电路板的表面(41和45)。
15.根据权利要求14所述移动终端，还包括非接触通讯处理部分(75)，可用于以非接触通讯方式来发送和接受信息，其基本特征在于：
配置用于管理采用非接触通讯方式所发送和接受的机密信号的元件，以及信号线的布线，使之设置在所述电路板(70)的内层(43)中。
16.一种适用于具有多层结构且将元件设置在基片之间的内层中的电路板的辅助设计的辅助设计装置，该装置包括：
检测部分(806)，用于根据设计电路板所需的预定信息来检测所述机密信息；
配置部分(807)，用于在内层中配置在用于输入所检测的机密信号的元件和用于输出所检测的机密信号的元件中具有预定封装的元件，并设计所述电路；和，
布线部分(808)，用于在内层中对流过所述检测机密信号的信号线进行布线，并设计电路。
17.根据权利要求16所述的辅助设计装置，还包括验证部分(809)，用于验证已经历配置部分(807)和布线部分(808)的电路是否采用所述机密信号不会以可观察的方式出现在电路板表面的方法设计的，并且如果电路没有采用该方法设计就输出预定的警示信息。
18.根据权利要求16所述的辅助设计装置，其基本特征在于：所述具有预定封装的元件是安装在电路板时删除连接端点的元件。
19.一种适用于具有多层结构且将元件设置在基片之间的内层中的电路板的辅助设计的辅助设计方法，该方法所包括的步骤：
根据设计所述电路板所需的预定信息来检测机密信号；
在内层中配置在用于输入在所述检测步骤中所探测的机密信号的元件和用于输出在所述检测步骤中所检测的机密信号的元件中具有预定封装的元件，并设计所述电路；
在内层中对在检测步骤中流过所述检测机密信号的信号线进行布线，并设计电路；
验证已经历了配置步骤和引线步骤的电路是否采用所述机密信号不会以可观察的方式出现在电路板表面的方法设计的；和，
如果在验证步骤中确定所述电路没有采用该方法设计，就输出预定的警示信息。
20.一种适用于具有多层结构且将元件设置在基片之间的内层中的电路板的辅助设计的辅助设计装置所执行的程序，该程序使得所述辅助设置装置可执行步骤：
根据设计所述电路板所需的预定信息来检测机密信号；
在内层中配置在用于输入在所述检测步骤中所检测的机密信号的元件和用于输出在所述检测步骤中所检测的机密信号的元件中具有预定封装的元件，并设计所述电路；
在内层中对在检测步骤中流过所述检测机密信号的信号线进行布线，并设计电路；
验证已经历了配置步骤和布线步骤的电路是否采用所述机密信号不会以可观察的方式出现在电路板表面的方法设计的；和，
如果在验证步骤中确定所述电路没有采用该方法设计，就输出预定的警示信息。
21.一种存储着适用于具有多层结构且将元件设置在基片之间的内层中的电路板的辅助设计的辅助设计装置所执行程序的计算机可读存储媒体，其中该程序使得所述辅助设置装置可执行步骤：
根据设计所述电路板所需的预定信息来检测机密信号；
在内层中配置在用于输入在所述检测步骤中所检测的机密信号的元件和用于输出在所述检测步骤中所检测的机密信号的元件中具有预定封装的元件，并设计所述电路；
在内层中对在检测步骤中流过所述检测机密信号的信号线进行布线，并设计电路；
验证已经历了配置步骤和布线步骤的电路是否采用所述机密信号不会以可观察的方式出现在电路板表面的方法设计的；和，
如果在验证步骤中确定所述电路没有采用该方法设计，就输出预定的警示信息。
22.如权利要求1所述的电路板，其特征在于，所述内层和与机密信号输入、输出相关的元件之间的粘结强度大于所述元件自身的断裂强度。
CN2004100856028A 2003-10-09 2004-10-09 一种抗干扰的电路板设计及相关的程序和存储媒体 Expired - Fee Related CN1617654B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003351211 2003-10-09
JP2003-351211 2003-10-09
JP2003351211 2003-10-09

Publications (2)

Publication Number Publication Date
CN1617654A true CN1617654A (zh) 2005-05-18
CN1617654B CN1617654B (zh) 2011-03-16

Family

ID=34309259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100856028A Expired - Fee Related CN1617654B (zh) 2003-10-09 2004-10-09 一种抗干扰的电路板设计及相关的程序和存储媒体

Country Status (3)

Country Link
US (1) US7418603B2 (zh)
EP (1) EP1523228A3 (zh)
CN (1) CN1617654B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US9013336B2 (en) 2008-01-22 2015-04-21 Verifone, Inc. Secured keypad devices
US8595514B2 (en) 2008-01-22 2013-11-26 Verifone, Inc. Secure point of sale terminal
EP2300953B1 (en) * 2008-06-13 2013-01-23 Nxp B.V. Intrusion protection using stress changes
WO2010054128A2 (en) * 2008-11-05 2010-05-14 Red E Innovations, Llc Dta holder, system and method
US8432300B2 (en) * 2009-03-26 2013-04-30 Hypercom Corporation Keypad membrane security
US8938627B2 (en) 2009-07-07 2015-01-20 International Business Machines Corporation Multilayer securing structure and method thereof for the protection of cryptographic keys and code
US8358218B2 (en) 2010-03-02 2013-01-22 Verifone, Inc. Point of sale terminal having enhanced security
US8330606B2 (en) 2010-04-12 2012-12-11 Verifone, Inc. Secure data entry device
US8405506B2 (en) 2010-08-02 2013-03-26 Verifone, Inc. Secure data entry device
US8593824B2 (en) 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US8621235B2 (en) 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
US9691066B2 (en) 2012-07-03 2017-06-27 Verifone, Inc. Location-based payment system and method
US9213869B2 (en) 2013-10-04 2015-12-15 Verifone, Inc. Magnetic stripe reading device
US20160026275A1 (en) 2014-07-23 2016-01-28 Verifone, Inc. Data device including ofn functionality
US9595174B2 (en) 2015-04-21 2017-03-14 Verifone, Inc. Point of sale terminal having enhanced security
FR3037764B1 (fr) * 2015-06-16 2018-07-27 Ingenico Group Composant de protection de signaux sensibles, dispositif et procede correspondant
DE102018101690B3 (de) * 2018-01-25 2019-06-06 Logicdata Electronic & Software Entwicklungs Gmbh Elektronische Komponente eines verstellbaren Möbelsystems, Möbelsystem, Anordnung und Verfahren zur Konfiguration einer elektronischen Komponente
US11355403B2 (en) 2018-06-28 2022-06-07 Western Digital Technologies, Inc. Semiconductor device including through-package debug features
US10544923B1 (en) 2018-11-06 2020-01-28 Verifone, Inc. Devices and methods for optical-based tamper detection using variable light characteristics
DE102020133099A1 (de) * 2020-12-11 2022-06-15 Zf Cv Systems Global Gmbh Leiterplatte für elektronische Schaltungen
JP7186829B1 (ja) 2021-06-21 2022-12-09 三菱電機株式会社 制御装置および制御装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835781A (en) * 1992-09-18 1998-11-10 Allen Bradley Company, Llc Break-away key for electronic circuitry
FR2764403B1 (fr) * 1997-06-09 1999-09-10 Ckd Sa Procede pour la protection physique de l'echange de donnees confidentielles, ainsi qu'un equipement mettant en oeuvre ledit procede
US6594761B1 (en) * 1999-06-09 2003-07-15 Cloakware Corporation Tamper resistant software encoding
WO2001059544A2 (en) * 2000-02-14 2001-08-16 Rainbow Technologies B.V., Netherlands Security module system, apparatus and process
JP2002299842A (ja) * 2001-01-10 2002-10-11 Matsushita Electric Ind Co Ltd 多層基板、多層基板の設計装置、多層基板の設計方法、プログラム及びコンピュータ読み取り可能な記録媒体
US6901343B2 (en) * 2001-01-10 2005-05-31 Matsushita Electric Industrial Co., Ltd. Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3866597B2 (ja) * 2002-03-20 2007-01-10 株式会社東芝 内部メモリ型耐タンパプロセッサおよび秘密保護方法
BRPI0315450B1 (pt) * 2002-10-31 2019-12-17 Ericsson Telefon Ab L M circuito eletrônico à prova de violação para implementação em um dispositivo, dispositivo implementado com um circuito eletrônico à prova de violação, e, método de gerenciamento de dados de segurança para um dispositivo

Also Published As

Publication number Publication date
US20050081049A1 (en) 2005-04-14
US7418603B2 (en) 2008-08-26
EP1523228A3 (en) 2008-03-05
EP1523228A2 (en) 2005-04-13
CN1617654B (zh) 2011-03-16

Similar Documents

Publication Publication Date Title
CN1617654B (zh) 一种抗干扰的电路板设计及相关的程序和存储媒体
Xiao et al. BISA: Built-in self-authentication for preventing hardware Trojan insertion
Xiao et al. A novel built-in self-authentication technique to prevent inserting hardware trojans
Guin et al. Counterfeit integrated circuits: A rising threat in the global semiconductor supply chain
Agrawal et al. A tutorial on built-in self-test. 2. Applications
CN100481104C (zh) 用于保护电子设备中的通信端口的方法和装置
CN101950332B (zh) 芯片保护方法和系统
Chi et al. 3D-IC interconnect test, diagnosis, and repair
CN101484901B (zh) 用于控制生产过程的系统和方法
JP6393375B2 (ja) 電子装置のネットワーク、電子装置及びその検査工程
JP2017028354A (ja) 電子装置ネットワーク及びチップ認証方式
US20100001757A1 (en) Integrated circuit and method of protecting a circuit part to be protected of an integrated circuit
KR20100053501A (ko) 집적 회로 보호 및 검출 그리드
CN106610462B (zh) 电子系统、系统诊断电路与其操作方法
CN108875430A (zh) 防止集成电路和知识产权核剽窃的动态混淆封装接口
TW200538903A (en) Path delay test method
US7103183B2 (en) Electronic device and production method therefor
US7516375B2 (en) Methods and systems for repairing an integrated circuit device
JP4528593B2 (ja) 回路基板
CN101763453B (zh) 规范化ip核评测方法和系统
CN100514642C (zh) 半导体集成电路
Thomas-Brans et al. New diagnostic forensic protocol for damaged secure digital memory cards
CN109714163B (zh) 一种芯片序列号编码方法及系统、存储介质及终端
CN112307521A (zh) 防止和检测集成电路盗窃和伪造
Kammerstetter et al. Breaking integrated circuit device security through test mode silicon reverse engineering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20121009