CN100481104C - 用于保护电子设备中的通信端口的方法和装置 - Google Patents

用于保护电子设备中的通信端口的方法和装置 Download PDF

Info

Publication number
CN100481104C
CN100481104C CNB2006101059239A CN200610105923A CN100481104C CN 100481104 C CN100481104 C CN 100481104C CN B2006101059239 A CNB2006101059239 A CN B2006101059239A CN 200610105923 A CN200610105923 A CN 200610105923A CN 100481104 C CN100481104 C CN 100481104C
Authority
CN
China
Prior art keywords
disk drive
port
drive
firmware
visit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101059239A
Other languages
English (en)
Other versions
CN1897008A (zh
Inventor
R·W·莫斯
M·A·福汉德
D·P·小马修
L·哈尔什
D·R·彼弗尔
C·W·蒂斯菲尔德
J·D·特兰萨姆
W·P·古德威尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN1897008A publication Critical patent/CN1897008A/zh
Application granted granted Critical
Publication of CN100481104C publication Critical patent/CN100481104C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/80—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in storage media based on magnetic or optical technology, e.g. disks with sectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种装置包括：用于将信号耦合到所述装置的至少一个端口；用于将所述装置设定为正常模式或调试模式的模式选择器；以及用于根据所选定的模式控制通过所述端口对所述装置中的安全信息的访问的端口控制。还提供了一种用于控制对端口的访问的方法。

Description

用于保护电子设备中的通信端口的方法和装置
发明领域
本发明涉及对电子设备的控制和访问，尤其涉及对包含安全信息的电子设备的控制和访问。
背景技术
安全系统包含必须被保护免受未经授权的外部观察和控制的信息。必须阻止经由硬件状态改变或硬件中所存储信息的修改的未经授权的外部访问、或者对硬件中所存储信息的访问。
历史上，除了驱动器的主机接口端外，盘驱动器还具有多个通信端口。这些端口包括驱动器串行端口、嵌入式跟踪模块端口和联合测试行动组(JTAG)端口。这些端口用于盘驱动器的制造、开发和调试。过去，为便于它们的预期用途，这些端口被特别地设计成可简便地访问。
驱动器串行端口提供了用于制造测试的主要连接。驱动器串行端口用于制造和实验室环境中固件的初始下载，并用于对未作初始化的印刷电路板组件的初始代码下载。在主机接口激活前，这些端口用作与测试系统的主要驱动器接口，并用于初始询问。
嵌入式跟踪模块(ETM)是与微处理器紧密耦合的模块。它由JTAG端口配置，并存储程序流和数据跟踪信息。该信息经由称为ETM端口的专用集成电路(ASIC)上的一组引脚流出芯片。该端口是只输出端口。
JTAG端口是ASIC工业通用的标准端口。有许多设计成用于与JTAG端口连接和通信的现成工具。JTAG端口的使用包括：ASIC制造商的边界扫描和其它测试；配置和命令模拟；基本模拟/询问机制；以及作为用于电子设备的就地询问的热插拔。
扫描测试过程被设置成允许控制和观察硬件系统内包含的内部状态和存储元件。扫描测试硬件可用于帮助受保护信息的提取，或改变系统硬件的状态，以改变子系统的可操作性。
在生产测试后，熔丝或其它可永久改变的组件可用于禁用扫描链。然而，熔丝或其它可永久改变组件的使用需要额外的成本。此外，一旦禁用扫描链，它就不能再用于其它测试。可改变组件必须具有永久的状态改变，否则对该组件的攻击会允许访问该扫描链。
也可以通过若干其它技术来限制访问。例如，当处于扫描测试模式时，可门控目标存储元件的输出，以阻止在扫描测试的俘获阶段期间观察。在扫描测试模式中，可强制目标存储元件的输入为已知值，以阻止在扫描测试的俘获阶段期间控制。可从扫描链中移除目标存储元件，以阻止在扫描测试的扫描阶段期间控制和观察。
由于设计流程或设计工具问题，门控输出、强制输入和从扫描链中移除目标存储元件的组合要求标识这些元件并且不超过预期限制。彻底检验存储元件是不可控制、不可观察和不可扫描是困难的。此外，使用扫描测试，存储元件将不再是可测试的。这些技术允许在设计的非安全部分中的扫描测试，而不将整个设计子系统排除在扫描测试之外。
可以使用非扫描测试方法，诸如内置自测试。非扫描方法是可行的可选方案，但很难自动化且由于测试电路通常需要附加成本。根据所测试的电路类型，内置自测试可提供适当的测试覆盖或不可提供该测试覆盖。除了诸如存储器内置测试系统的某些种类的设备外，内置自测试覆盖还必须在逐个设计基础上进行检验。
端口稳定化(hardening)的目标是保护端口，但仍允许经授权的人员为驱动器的初始化、调试、测试和询问进行访问。为实现该目标，期望：保护到驱动器的外部硬件入口点；允许经由JTAG接口对选定测试功能的访问；允许经授权的人员为开发、调试和询问对硬件的渐进级别的访问；即便在调试情况下，也保护用户的明码通信报文的保密，阻止对硬件中所存储的秘密信息(诸如密钥)的非故意访问、并阻止对允许用户绕开安全部件的硬件的控制；以及整体地提供对驱动器开发和调试的与先前驱动器相同级别的访问。
采用包含安全信息的盘驱动器，必须保护端口以仅允许经授权的用于制造和调试目的的访问。更特别地，必须使这些端口免遭可能通过借助这些端口发现秘密而获利的恶意实体利用。
发明内容
本发明提供了一种装置，它包括用于将信号耦合到该装置的至少一个端口；用于将该装置设定为正常模式或调试模式的模式选择器；以及用于根据所选定的模式控制通过所述端口对该装置中的安全信息的访问的端口控制。
本发明还提供了一种控制对装置的至少一个端口的访问的方法，该方法包括：使用模式选择器将所述装置设定为正常模式或调试模式；以及根据所选定的模式控制通过所述端口对装置中的安全信息的访问。
另一方面，本发明提供了一种边界测试方法，它包括：检测复位信号；响应于所述复位信号清除装置的存储元件的内容；将该装置置于扫描测试模式并在该装置的组件上进行扫描测试；以及在退出扫描测试模式前清除装置的存储器元件的内容。
本发明还包括一种装置，它包括：扫描信号截取模块，用于接收系统扫描模式启用信号，并用于检测系统复位信号，该信号用于清除该装置的存储元件的内容，将该装置置于扫描测试模式，且在退出扫描测试模式前清除装置的存储元件的内容。
附图说明
图1是可根据本发明构造的盘驱动器的机械部分的图示。
图2是包括可根据本发明构造的盘驱动器的系统的框图。
图3是图2的盘驱动器的控制器的各个部分的框图。
图4是边界扫描访问控制电路的示意图。
具体实施方式
本发明提供了用于将对电子设备端口的访问仅限于经授权实体的方法和装置。在仍允许为制造、测试和调试的经授权访问的同时，可保护这些端口。可根据端口的性质及其使用、以及对该端口的未经授权的访问所引起的安全风险级别来提供不同的可访问级别。
当应用于盘驱动器时，本发明提供用于调试模式，它允许经授权访问但将驱动器置于较低的信任状态。这允许调试询问，同时仍保护终端用户的秘密信息。在这些模式中，驱动器可向希望建立信任的实体报告该驱动器处于降低的信任状态。调试模式可用于保护系统的其它部分，包括其它端口以及其它电路。
以下描述定义了保护这些端口所需的硬件、固件和测试设备部件，并提供了用于由具有合适凭证的那些实体进行访问的机制。固件可以是固定的/静态的，诸如位于芯片上ROM内的固件；或者是更新的/动态的，诸如位于闪存ROM、PROM或在运行时间从硬盘载入的固件。如在本描述中所使用的，固定的固件将称为ROM代码，而动态固件将称为驱动器固件。本发明可应用于各种接口端口，包括驱动器串行端口、伺服测试端口、JTAG端口和嵌入式跟踪模块。
参考附图，图1是可根据本发明构建的盘驱动器10的机械部分的示图。盘驱动器包括外壳12(移除了上半部分且在示图中下半部分是可见的)，它被调整大小并配置为包含盘驱动器的各个组件。该盘驱动器包括主轴电动机14，用于旋转外壳内的至少一个数据存储介质16，在本例中为磁盘。至少一个臂18包含于外壳12内，其中每个臂18都具有含记录和/或读取磁头或滑块22的第一端20，以及通过轴承26枢转地安装于轴上的第二端24。可以是音圈电动机28的传动电动机被置于臂的第二端24处，用于枢转臂18以将磁头22定位于盘16的期望扇区上。
图2提供了包含具有控制电路32的盘驱动器30的系统的功能框图。主机计算机34提供对盘驱动控制处理器36的最高级控制，该处理器又根据动态随机访问存储器(DRAM)38和非易失性闪存40中存储的编程和信息来控制盘驱动器30的操作。
要由盘驱动器存储的数据从主机计算机34传送到接口电路42，它包括用于临时缓存数据的数据缓冲器和用于在数据转移操作期间引导读取/写入通道44和前置放大器/驱动器电路46的操作的序列发生器。主轴电路48被设置成通过主轴电动机52控制盘50的旋转。
伺服电路54被设置成控制一个或多个记录磁头56相对于盘50的位置，作为由磁头56、前置放大器/驱动器46、伺服电路54和线圈58建立的控制传动臂位置的伺服回路的一部分。伺服电路54包括数字信号处理器(DSP)，它被编程为执行两种主要类型的伺服操作：查找和磁轨随动。
图3是图2的控制电路的各个部分的框图。该电路包括控制盘驱动器的各个功能的微处理器70。该微处理器通过第一总线80连接到串行端口控制74、存储器76和安全电子模块78。在本示例中，存储器包括用于存储固件的只读存储器。串行端口82连接到串行端口控制。JTAG端口84通过JTAG模块86耦合到微处理器。模拟跟踪模块88与微处理器耦合，并用于产生跟踪模块数据输出90。安全电子模块78存储盘驱动器的根密钥92。根密钥用于控制对驱动器中存储的安全信息的访问。
安全电子模块通过扫描接口94与JTAG模块和微处理器连接。替换的根密钥96被提供用于调试操作。替换的根密钥不允许访问盘驱动器中的安全信息。JTAG测试硬件98可通过JTAG访问模块100与JTAG端口耦合。JTAG访问模块将在接收到合适的凭证102后允许进行访问。跳线器104用作模式选择器，用于将盘驱动器设定为正常模式或调试模式。系统复位发生器104向控制电路的多个组件提供复位信号。串行端口控制、JTAG模块和模拟跟踪模块用于执行各种访问控制功能。图3所示电路的部分108可以用一个或多个专用集成电路(ASIC)来实现。
为本描述考虑两种操作模式，调试模式和正常操作模式。以下将定义每个模式中的功能。可以是例如跳线器或其它上拉/下拉硬件部件的模式选择器或模式选择装置设置于驱动器上以信令控制器ASIC中的电子设备进入调试模式或正常模式。在上电时检测到调试状态后，控制器电子设备将进入调试模式。驱动器将保持在该模式中，直到执行硬件复位(驱动器上系统复位信号的电气切换)，从而选择正常操作模式。下拉硬件可以是两个引脚之间的跳线器，和/或在上电期间被驱动到给定状态的一个或多个引脚。或者，现有信号可用于实现上拉/下拉功能。系统复位信号是源自多个信号中的任一个的全局硬件信号，诸如功率稳定信号、时钟稳定信号或延迟占用信号。
ASIC将上电，其中根密钥读取路径从根密钥本身导出并导入可写寄存器用于测试和调试。在调试模式中，根密钥不提供给安全电子设备，而是将具有替换密钥的替换寄存器提供给安全电子设备。由于根密钥是所有操作秘密的根，这允许进行调试而不暴露任何秘密。
如果在系统复位信号的上升沿该电子设备确定未设置成调试模式，则读取路径将被导向实际根密钥。否则，如果设置成调试模式，则读取路径将保持从根密钥导出。这将允许即使用不同的密钥值来作硬件调试，也不暴露用户的数据或者该驱动器的根密钥。同样，在测试/调试模式中，串行端口功能将如下所述地改变。
为实现该特点，ASIC硬件可以检测系统复位信号的上升沿并锁存测试/调试跳线器设定的状态。随后，硬件将重新引导用于根密钥的读取路径，保护根密钥免受使用。
可以用驱动固件来保护驱动器串行端口。先前所有的驱动器中的驱动器固件能通过已知的硬件机制禁用串行端口。以下的定义旨在最小化所需的ROM量，除了用于纯串行端口验证方案的以外。
在正常操作模式中，串行端口将初始化为禁用状态。ROM代码将检查驻留在驱动器上的有效驱动器固件。如果检测到有效驱动器固件，则串行端口的控制将传递给该驱动器固件。如果未检测到有效驱动器固件，则ROM代码将启用仅用于驱动器固件下载操作的串行端口(将禁用所有其它功能)。
在调试模式中上电时，ROM代码将启用该串行端口，但将仅允许通过串行端口的驱动器固件下载操作。为了将驱动器固件初始下载到原始驱动器(仍未具有任何驱动器固件的那些驱动器)，将通过串行端口下载驱动器固件，并将它们简单地存入合适的存储媒介(闪存或盘)。在后续引导时，将对下载的驱动器固件检查真实性和完整性。如果良好则使用之，否则驱动器将停止操作并拒绝执行无法证实的驱动器固件。可以用不是本发明一部分的多种技术进行检验。
当驱动器处于调试模式时，驱动器将总是接受通过串行端口的代码下载，而不管驱动器上的驱动器固件的当前状态如何。
正常模式涵盖若干种可能的情况。在第一种情况中，驱动器具有有效的驱动器固件，且该驱动器固件已启用串行端口。在这种情况中，驱动器固件可经由串行端口、主机接口或经验证的JTAG访问下载。
在第二种情况中，驱动器具有有效的驱动器固件，且该驱动器固件已禁用串行端口。在这种情况中，驱动器固件不可经由串行端口下载，但仍可通过主机接口或经验证的JTAG访问载入。
在第三种情况中，驱动器没有有效的驱动器固件。这里，ROM代码将启用仅用于下载驱动器固件的串行端口。串行端口的所有其它功能都被禁用。
尽管本描述指定通过串行端口下载的驱动器固件，但本领域的熟练技术人员将认识到实际应用可启用串行端口，用于将经验证的驱动器固件引导例程通过串行端口载入RAM。随后，在载入经验证的引导例程后，该例程接管串行端口的控制。
JTAG端口可具有标记为模式0到4的四种操作模式。这些模式通过JTAG端口请求且驱动器通过要求请求者提供合适的凭证来访问被请求模式而进行响应。
模式0是禁用调试模式的正常驱动器操作模式。在该模式中，JTAG端口仅具有验证功能，这意味着JTAG访问受限于验证对进入模式1、2或3的请求所需的验证例程。该驱动器对于所有响应以正常信赖状态作出回应。不需要验证级别。
模式1是测试/边界扫描模式。模式1可由ASIC供应商用于在其工厂内进行ASIC测试。在模式1中，启用调试模式，且需要验证。启用JTAG通信和ASIC测试功能。根密钥和所有存储器位置都被禁用。
对于这种模式以及模式2和3，从安全硬件、驱动器固件和驱动器到主机系统的所有响应都必须指示驱动器正在非信赖状态中进行操作。这并不意味着操作不被允许，而仅意味着驱动器将提供它不处于视为可信赖的状态中的指示。这阻止了这样的攻击，攻击者将用户的驱动器置于该模式，且用户无限地使用它，认为它们是安全的。
模式2是模拟模式。模式2可由开发人员在开发期间用于驱动器的模拟和调试。在模式2中，启用调试模式，且需要通过权标的受限访问的验证。启用存储器位置以初始化嵌入式跟踪模块(ETM)。禁用来自模式1的测试和边界扫描功能。在该模式中，仅启用配置嵌入式跟踪模块所需的寄存器。这使得经授权的人员配置模拟性能而不向他们提供对所有存储器空间的访问。测试/边界扫描以及所有存储器位置被禁用。
模式3是完全整合模式。模式3由有限的一组人员使用。在模式3中，启用调试模式，且需要通过权标和个人识别号(PIN)的排他访问的验证。所有存储器位置都是可访问的。驱动器看起来像全部可访问的典型驱动器。该模式将包括模式2的全部特点，并还允许对ASIC中所有存储器位置的经授权访问。在此模式中，驱动器看起来就像是在任何端口稳定化以前的驱动器。
对于需要验证的那些模式，在外部JTAG和驱动器本身之间具有全验证。此外，这假定/需要驻留在驱动器上的安全ROM代码和/或驱动器固件。
JTAG是具有许多现成工具的得到广泛使用和广泛支持的接口。为便于这些标准工具的简便使用和向新工具的移植，可在该驱动器之外添加硬件设备。
该硬件将中断JTAG路径。该新硬件将执行驱动器的验证，随后在提供有效凭证后将允许对驱动器的正常JTAG工具访问。这将允许在低容量的用于测试和调试情形的的专用硬件的内部开发。这还允许访问硬件的受控分配，而不需要向外部供应商泄露。此外，该硬件将具有用于附着硬件权标的工具。权标例如可以是秘密密钥或生物统计设备。该权标将允许基于个人的受控可访问性，并在人员离开项目或公司之后用于取消访问。还建议要求访问人员在硬件的小键盘上输入PIN值。这将需要用户具有“他们所知的一些事情”和“他们所具有的一些东西”来获得访问。
在上电期间并在检测到正常操作模式时，JTAG端口将被电禁用。硬件可以电气多路复用为以上定义的四种操作模式。
当安装测试/调试模式跳线器时，对于所有操作固件/ROMWare将返回非信赖状态。固件/ROMWare将便于JTAG验证过程并在验证后激活正确的功能多路复用设定。
ETM端口是只输出端口。ASIC将在禁用ETM输出的情况下上电。ETM端口将仅在通过受保护JTAG端口的验证后访问和配置之后才被启用。
当应用于边界扫描测试时，本发明检测到在转换成扫描测试模式之前复位被外部施加于测试中的安全子系统以清除存储元件的内容，从而防止观察安全信息。本发明还检测到在从扫描测试模式转换之前复位被外部施加于测试中的安全子系统以清除存储元件的内容，从而防止控制安全信息或系统状态信息。在这两种情况中，除非已应用复位，否则将阻止扫描测试模式的双向转换。
图4是根据本发明的可截取扫描测试信号的电路的示意图。该电路包括扫描信号截取模块110，它具有分别用于接收系统扫描模式启用信号、测试复位信号(TRST)和系统复位信号的输入112、114和116。扫描信号截取模块110在线路118上输出子系统扫描模式启用信号，并在线路120上输出子系统复位信号。在与门124中，子系统扫描模式启用信号与线路122上的系统扫描启用信号组合，以生成线路126上的子系统扫描启用信号。在线路128上，时钟信号被提供给扫描信号截取模块和子系统。
扫描信号截取状态机的行为描述为：
IF(TRST)THEN
   NEXTSTATE＝SUBSYSTEM_SCAN_MODE_DISABLED
   Subsysten_Scan_Mode_Enable＝0
   Subsystem_Reset＝1
ELSE
   Subsystem_Reset＝System_Reset
   CASE(State)
   SUBSYSTEM_SCAN_MODE_DISABLED：
      Subsystem_Scan_Mode_Enable＝0
      1F(System_Reset AND System_Scan_Mode_Enable)THEN
         NextState＝SUBSYSTEM_SCAN_MODE_ENABLED
      ELSE
      NextState＝SUBSYSTEM_SCAN_MODE_DISABLED
   SUBSYSTEM_SCAN_MODE_ENABLED：
      Subsystem_Scan_Mode_Enable＝1
      IF(System_Reset AND(NOT System_Scan_Mode_Enabled)THEN
         NextState＝SUBSYSTEM_SCAN_MODE_DISABLED
      ELSE
         NextState＝SUBSYSTEM_SCAN_MODE_ENABLED
TRST信号代表测试逻辑信号，例如在测试访问端口控制器上处于测试-逻辑-复位(TEST-LOGIC-RESET)状态。仅有的要求是扫描截取状态机独立于在扫描模式期间对子系统生成的复位而被复位。
用测试复位信号(TRST)的施加强制子系统复位仅仅是当扫描信号截取状态机处于子系统_扫描_模式_启用(SUBSYSTEM_SCAN_MODE_ENABLED)状态时TRST可被拉低时的一项要求，且该要求可以通过测试控制器电路得到更好的处理。
图4旨在表示结合了扫描测试控制器的设计。本领域的熟练技术人员将能实现根据外部复位的存在阻止子系统内的扫描功能的可选实现。
端口稳定化方案假定用于所有驱动器固件下载的安全下载固件过程，包括控制器、伺服系统、工厂和其它固件。驱动器硬件将固有地信任驻留于驱动器上的驱动器固件。对端口来说，驱动器将不信任没有适当验证的来自外界的连接。
虽然已按照若干示例描述了本发明，但对本领域熟练技术人员显而易见的是可对所述示例进行各种改变而不背离本发明如以下权利要求书所述的的范围。

Claims (17)

1.一种盘驱动器，包括：
用于将信号耦合到所述盘驱动器的至少一个端口；
用于将所述盘驱动器设定为正常模式或调试模式的模式选择器；以及
用于根据所选定的模式控制通过所述端口对所述盘驱动器中的安全信息的访问的端口控制组件。
2.如权利要求1所述的盘驱动器，其特征在于，如果所述盘驱动器处于调试模式，阻止对根密钥的访问且替换密钥是可访问的。
3.如权利要求1所述的盘驱动器，其特征在于，处于所述正常模式时，如果所述盘驱动器最初不包括驱动器固件，则所述端口控制仅允许驱动器固件下载。
4.如权利要求1所述的盘驱动器，其特征在于，当处于调试模式时，所述盘驱动器提供了信任的降低状态的指示。
5.如权利要求1所述的盘驱动器，其特征在于，根据所述端口的性质和/或根据对该端口的未经授权访问所引起的安全风险级别提供不同级别的可访问性。
6.一种通过盘驱动器的至少一个端口控制对对所述盘驱动器中的安全信息的访问的方法，所述方法包括：
使用模式选择器将所述盘驱动器设定为正常模式或调试模式；以及
根据所选定的模式控制通过所述端口对所述盘驱动器中的安全信息的访问。
7.如权利要求6所述的方法，其特征在于，如果所述盘驱动器处于调试模式，则控制对安全信息的访问的步骤包括：
阻止对根密钥的访问；以及
提供对一替换密钥的访问。
8.如权利要求7所述的方法，其特征在于，阻止对根密钥的访问和提供对替换密钥的访问的步骤包括：
将根密钥路径切换到替换密钥路径。
9.如权利要求6所述的方法，其特征在于，处于所述正常模式时，如果所述盘驱动器最初不包括驱动器固件，则所述端口控制仅允许驱动器固件下载。
10.如权利要求6所述的方法，其特征在于，当处于调试模式时，所述盘驱动器提供信任的降低状态的指示。
11.如权利要求6所述的方法，其特征在于，根据所述端口的性质和/或根据对该端口的未经授权访问所引起的安全风险级别提供不同级别的可访问性。
12.如权利要求6所述的方法，其特征在于，
如果所述盘驱动器处于正常模式，将所述端口初始化为禁用状态，并检查所述盘驱动器中的有效驱动器固件，则如果有效驱动器固件在所述盘驱动器中，就用所述有效驱动器固件控制所述端口；以及
如果所述盘驱动器处于调试模式，则启用仅用于驱动器固件的下载的端口。
13.如权利要求6所述的方法，其特征在于，如果所述盘驱动器处于正常模式，有效驱动器固件在所述盘驱动器中，且启用了所述端口，则允许通过所述端口、主机接口或经授权的JTAG访问的驱动器固件下载。
14.如权利要求6所述的方法，其特征在于，如果所述盘驱动器处于正常模式，有效驱动器固件在所述盘驱动器中，且禁用了所述端口，则允许通过主机接口或经授权的JTAG访问的驱动器固件下载。
15.如权利要求6所述的方法，其特征在于，如果所述盘驱动器处于正常模式且有效驱动器固件不在所述盘驱动器中，则启用仅用于驱动器固件下载的端口。
16.如权利要求6所述的方法，其特征在于，还包括：
在上电期间且当所述盘驱动器处于正常模式时，禁用JTAG端口。
17.如权利要求6所述的方法，其特征在于，还包括：
在所述正常模式和所述调试模式之一期间启用JTAG端口。
CNB2006101059239A 2005-07-15 2006-07-14 用于保护电子设备中的通信端口的方法和装置 Expired - Fee Related CN100481104C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/182,291 US7363564B2 (en) 2005-07-15 2005-07-15 Method and apparatus for securing communications ports in an electronic device
US11/182,291 2005-07-15

Publications (2)

Publication Number Publication Date
CN1897008A CN1897008A (zh) 2007-01-17
CN100481104C true CN100481104C (zh) 2009-04-22

Family

ID=37609533

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101059239A Expired - Fee Related CN100481104C (zh) 2005-07-15 2006-07-14 用于保护电子设备中的通信端口的方法和装置

Country Status (2)

Country Link
US (1) US7363564B2 (zh)
CN (1) CN100481104C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216276B1 (en) 2003-02-27 2007-05-08 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7444571B1 (en) 2003-02-27 2008-10-28 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7496818B1 (en) 2003-02-27 2009-02-24 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7844997B2 (en) * 2006-01-12 2010-11-30 Honeywell International Inc. Securing standard test access port with an independent security key interface
US7533315B2 (en) * 2006-03-06 2009-05-12 Mediatek Inc. Integrated circuit with scan-based debugging and debugging method thereof
US20080082879A1 (en) * 2006-09-29 2008-04-03 Amar Guettaf JTAG boundary scan compliant testing architecture with full and partial disable
US20080092208A1 (en) * 2006-10-17 2008-04-17 Shien-Jy Lee Method of recording the system login file and the recording device thereof
US7987331B2 (en) * 2007-11-15 2011-07-26 Infineon Technologies Ag Method and circuit for protection of sensitive data in scan mode
US8074132B2 (en) * 2008-10-28 2011-12-06 Broadcom Corporation Protecting data on integrated circuit
US7906983B2 (en) * 2008-12-08 2011-03-15 Intuitive Research And Technology Programmable logic device having an embedded test logic with secure access control
KR20100070027A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법
US8276199B2 (en) * 2009-04-09 2012-09-25 Freescale Semiconductor, Inc. Method and device for secure test port authentication
US9195858B2 (en) * 2009-08-04 2015-11-24 Seagate Technology Llc Encrypted data storage device
EP2808818B1 (en) * 2013-05-29 2016-07-13 Nxp B.V. Processing system
KR102228454B1 (ko) 2014-02-24 2021-03-16 삼성전자주식회사 보안 디버깅 회로를 갖는 디바이스 및 그것에 대한 디버깅 방법
US10205803B1 (en) * 2015-08-27 2019-02-12 Amazon Technologies, Inc. System for determining improper port configurations
US10185633B2 (en) * 2015-12-15 2019-01-22 Intel Corporation Processor state integrity protection using hash verification
US10353815B2 (en) * 2017-05-26 2019-07-16 Microsoft Technology Licensing, Llc Data security for multiple banks of memory
US10540213B2 (en) 2018-03-07 2020-01-21 Hamilton Sundstrand Corporation JTAG lockout with dual function communication channels
KR20210130361A (ko) * 2020-04-22 2021-11-01 삼성전자주식회사 보안 데이터 제거를 위한 구조를 갖는 스토리지 장치
WO2023010265A1 (en) * 2021-08-03 2023-02-09 Intel Corporation Firmware update technologies
WO2023182993A1 (en) * 2022-03-24 2023-09-28 Bae Systems Information And Electronic Systems Integration Inc. Secure semiconductor and system design

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515540A (en) 1990-08-27 1996-05-07 Dallas Semiconducter Corp. Microprocessor with single pin for memory wipe
US5469557A (en) 1993-03-05 1995-11-21 Microchip Technology Incorporated Code protection in microcontroller with EEPROM fuses
US5467396A (en) 1993-10-27 1995-11-14 The Titan Corporation Tamper-proof data storage
EP0770997A3 (en) * 1995-10-27 1998-01-07 Ncr International Inc. Password protection for removable hard drive
US5742800A (en) 1995-10-31 1998-04-21 Seagate Technology, Inc. Disc drive reset using power valid, clocks valid and delay criteria
US6026293A (en) 1996-09-05 2000-02-15 Ericsson Inc. System for preventing electronic memory tampering
US5969632A (en) 1996-11-22 1999-10-19 Diamant; Erez Information security method and apparatus
US6272637B1 (en) 1997-04-14 2001-08-07 Dallas Semiconductor Corporation Systems and methods for protecting access to encrypted information
US6910137B2 (en) * 1998-10-23 2005-06-21 Gateway, Inc. System, method, and software for removable-media security
US6272533B1 (en) * 1999-02-16 2001-08-07 Hendrik A. Browne Secure computer system and method of providing secure access to a computer system including a stand alone switch operable to inhibit data corruption on a storage device
US6499124B1 (en) * 1999-05-06 2002-12-24 Xilinx, Inc. Intest security circuit for boundary-scan architecture
SE526732C2 (sv) 1999-09-17 2005-11-01 Loqware Sweden Ab Mobil kommunikationsenhet försedd med en extern säkerhetsanordning innefattande en biometrisk sensor
US6823273B2 (en) 2000-07-28 2004-11-23 General Electric Company Methods and apparatus for secure programming of an electricity meter
US6938164B1 (en) 2000-11-22 2005-08-30 Microsoft Corporation Method and system for allowing code to be securely initialized in a computer
US6925570B2 (en) 2001-05-15 2005-08-02 International Business Machines Corporation Method and system for setting a secure computer environment
US7392541B2 (en) * 2001-05-17 2008-06-24 Vir2Us, Inc. Computer system architecture and method providing operating-system independent virus-, hacker-, and cyber-terror-immune processing environments
US6466048B1 (en) * 2001-05-23 2002-10-15 Mosaid Technologies, Inc. Method and apparatus for switchably selecting an integrated circuit operating mode
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
US7185249B2 (en) * 2002-04-30 2007-02-27 Freescale Semiconductor, Inc. Method and apparatus for secure scan testing
US20040025027A1 (en) 2002-07-30 2004-02-05 Eric Balard Secure protection method for access to protected resources in a processor
JP3881942B2 (ja) * 2002-09-04 2007-02-14 松下電器産業株式会社 暗号化部を有する半導体装置
JP2004213216A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 情報セキュリティマイクロコンピュータ、そのプログラム開発装置およびそれらを含んだプログラム開発システム
US7444546B2 (en) * 2003-04-17 2008-10-28 Arm Limited On-board diagnostic circuit for an integrated circuit
US20050066189A1 (en) * 2003-09-18 2005-03-24 MOSS Robert Methods and structure for scan testing of secure systems
TWI229741B (en) * 2004-01-16 2005-03-21 Sunplus Technology Co Ltd Device and method for accessing hidden data in boundary scan test interface
JP3804670B2 (ja) * 2004-04-21 2006-08-02 セイコーエプソン株式会社 半導体装置、電子機器及び半導体装置のアクセス制御方法
US7426643B2 (en) * 2004-06-22 2008-09-16 Hewlett-Packard Development Company, L.P. Input device feature
US7934076B2 (en) * 2004-09-30 2011-04-26 Intel Corporation System and method for limiting exposure of hardware failure information for a secured execution environment
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US7822995B2 (en) * 2005-03-03 2010-10-26 Seagate Technology Llc Apparatus and method for protecting diagnostic ports of secure devices

Also Published As

Publication number Publication date
US20070033454A1 (en) 2007-02-08
CN1897008A (zh) 2007-01-17
US7363564B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
CN100481104C (zh) 用于保护电子设备中的通信端口的方法和装置
EP3287800B1 (en) Jtag debug apparatus and jtag debug method
EP2572310B1 (en) Computer motherboard having peripheral security functions
RU2296363C1 (ru) Способ и средство защиты программного обеспечения от несанкционированного использования
US8156317B2 (en) Integrated circuit with secure boot from a debug access port and method therefor
US7849315B2 (en) Method for managing operability of on-chip debug capability
EP1763715B1 (en) Method and apparatus for resisting hardware hacking through internal register interface
EP1817595B1 (en) Integrated circuit and a method for secure testing
US20060282734A1 (en) Test access control for secure integrated circuits
US7822995B2 (en) Apparatus and method for protecting diagnostic ports of secure devices
CN110337652A (zh) 芯片的访问方法、安全控制模块、芯片和调试设备
US20090228711A1 (en) Processor apparatus having a security function
Pierce et al. Enhanced secure architecture for joint action test group systems
KR20110034631A (ko) 테스트 동작모드 동안 집적회로 상의 디지털 정보를 보호하기 위한 장치 및 방법
CN109472172B (zh) 用于防止来自存储器的未授权数据访问的方法
Pierce et al. Multi-level secure JTAG architecture
Sami et al. End-to-end secure soc lifecycle management
Bittner et al. The forgotten threat of voltage glitching: a case study on Nvidia Tegra X2 SoCs
US20090327750A1 (en) Security system for code dump protection and method thereof
US10909284B1 (en) Method and system for selection of location for placement of trojans, triggers and instruments within integrated circuits and electronic systems using weighted controllability and observability analysis
EP1739587A1 (en) Portable electronic apparatus and secured data output method therefor
Lee et al. A brief review on jtag security
WO2008014195A2 (en) Apparatus and method for protection of memory in a microprocessor
Gruhn Forensic limbo: Towards subverting hard disk firmware bootkits
CN102112889A (zh) 具有耦接至特权信息提供电路的可测试电路的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20210714

CF01 Termination of patent right due to non-payment of annual fee