CN1612205B - 音频信号处理器 - Google Patents

Abstract

一种音频信号处理器，其由数据路径单元、模式寄存器和状态机单元组成。数据路径单元将一个或多个算术操作应用于音频信号，以执行音频信号的信号处理。模式寄存器存储指定了数据路径单元要执行的信号处理的模式信息。状态机单元根据模式信息顺序地供给控制信号，用于使数据路径单元将一个或多个算术操作应用于音频信号，以便执行信号处理。被执行的信号处理由一个或多个算术操作组成，并且由模式寄存器中存储的模式信息指定。

Description

音频信号处理器

技术领域

本发明涉及一种用于对音频信号执行各种声音处理的音频信号处理器。

背景技术

已经提出了能够对音频信号执行诸如滤波、均衡器处理和声像(sound image)定位的多种算术操作的音频信号处理器。在这点上，滤波和其它算术操作每一个都需要较大的、包括乘法器和累加器的算术电路。因此，如果试图构成一个能够执行由多个算术操作组成的复杂信号处理的音频信号处理器，则为此的电路变得非常大。此外，由于电路的操作，使大电路导致了音频信号处理器的高功耗。另一方面，某些音频信号处理器通过以不同的格式，例如不同的采样频率，接收多个通道的音频数据，来执行信号处理。在这种音频信号处理器中，利用为各个通道准备的算术电路对输入的数字音频信号执行信号处理，信号处理之后的各个通道的数字音频信号被数模(D/A)转换，然后该信号被混合并输出。由于这种音频设备为每个通道都配有算术电路，因此必然也具有大型信号处理电路，并具有高功耗。为了解决这些缺陷，已提出了一种音频信号处理器，用于利用共用算术电路、以分时控制的方式来顺序地执行多种算术操作，如滤波和均衡器处理。根据这种音频信号处理器，在分时控制下使用单一算术电路，因此实现了小型电路。在例如专利文献1、已公开的日本专利公开(Kokai)No.H12(2000)-122650中，公开了这种音频信号处理器。

上述常规的音频信号处理器以固定的次序，来顺序地执行预定类型的算术操作。因此，当试图向市场提供符合各种规范的、其音频信号处理内容有所不同的音频信号处理器时，需要为每种规范开发和制造音频信号处理器，由此增加了开发和制造成本，这成为一个问题。作为解决该问题的一种方法，有一种例如通过以下方式来实现不同规范的方法：准备一种所谓的全特征音频信号处理器，其能够执行各种算术操作，如滤波、均衡器处理和声像定位；以及然后在某些规范中省略滤波，但是可能在其它规范中不省略滤波。例如，在滤波中，可以通过将滤波操作的滤波系数设置为“1”、以便使数字音频信号绕过算术电路这样的方法，来实现算术操作的省略。然而，即使算术电路被绕过，算术电路在那时也操作，因此为不必要的信号处理消耗了浪费的功率，这成为一个问题。

能够对多个通道的音频数据执行各种信号处理的音频信号处理器被广泛地使用。考虑信号处理的结构，这些音频信号处理器主要可分为两类。如图13所示，第一种音频信号处理器对于每个通道都有用于信号处理的数据路径，并且并行地对各个通道的音频数据执行信号处理。如图14所示，第二种音频信号处理器具有单个为各个通道所共用的数据路径，并且利用该单一数据路径、以分时控制的方式来顺序地对各个通道的音频数据执行信号处理。在例如专利文献2、已公开的日本专利公开(Kokai)No.2000-122680中，公开了该第二种音频信号处理器。

根据上述的第一种音频信号处理器，有可能通过使不用的通道的数据路径无效，来减小功耗。然而，这种音频信号处理器的问题在于，需要为每个通道都提供数据路径，因此造成了大型处理器，由此当用大规模集成电路(LSI)来形成它时，芯片面积将变得较大。根据第二种音频信号处理器，只需要提供一个数据路径，因此能够实现小型处理器设备。因此，当用LSI来形成它时，可以减小芯片面积。然而，即使只有一部分的通道有音频数据输入，第二种音频信号处理器也一直执行操作，因此它实质上执行了不必要的操作，由此消耗了浪费的功率，这成为一个问题。

发明内容

鉴于上述情况，提出了本发明。因此，本发明的一个目的是提供一种能够降低功耗并执行多种信号处理的音频信号处理器。本发明的另一目的是提供一种能够实现小型化的结构并降低功耗的多通道音频信号处理器。

为了达到上述目的，本发明的一个方面提供了一种音频信号处理器，该音频信号处理器包括：数据路径单元，将一个或多个算术操作应用于音频信号，用于执行音频信号的信号处理；模式寄存器，存储指定了数据路径单元要执行的信号处理的模式信息；以及状态机单元，顺序地供给控制信号，用于使数据路径单元将一个或多个算术操作应用于音频信号，以便执行由一个或多个算术操作组成、并且由模式寄存器中存储的模式信息指定的信号处理。

根据该音频信号处理器，可以通过更新在模式寄存器中保存的模式信息，来使数据路径单元执行多种信号处理。此外，数据路径单元只执行构成信号处理的算术操作，而没有浪费的操作，由此降低了功耗。

在优选的模式下，状态机单元供给控制信号，该控制信号传送以下信息：指示要受到各个算术操作的音频信号的输入数据的位置的信息；以及指示各个算术操作的结果的输出目的地的信息。

本发明的音频信号处理器还可包括多个接口，该多个接口从外部接收音频信号或者根据从外部供给的源信号来产生音频信号，并将音频信号提供给数据路径单元，其中状态机单元产生控制信号，用于使数据路径单元执行算术操作，以便把从接口供给的音频信号的格式转换为预定的格式。在这种情况下，状态机单元产生控制信号，用于使数据路径单元执行算术操作，以便把具有相同格式、且被加载到数据路径单元中的多个音频信号混合。

优选地，每当时钟脉冲在指定周期被供给时，状态机单元就产生控制信号，用于使数据路径单元执行由模式寄存器中存储的模式信息所指定的信号处理。在这种情况下，数据路径单元向状态机单元提供指示了在执行中的算术操作的状态的状态信号，并且状态机单元根据供给的状态信号来确定，当下一个时钟脉冲被供给时应该发往数据路径单元的控制信号的内容。

优选地，状态机单元顺序地供给控制信号，用于使数据路径单元连续地执行构成由模式信息指定的信号处理的多个算术操作。

在本发明的另一方面，提供一种音频信号处理器，该音频信号处理器包括：多个接口，分别接收多个通道的音频数据；检测单元，根据经过多个接口输入的多个通道的音频数据，来产生用于指示各个通道是处于有效状态还是处于无效状态的状态信号；以及音频信号处理单元，以时分方式对多个通道的音频数据执行信号处理，其中音频信号处理单元根据从检测单元输出的状态信号，来判定各个通道是处于有效状态还是处于无效状态，并且只对有效状态下的通道的音频数据执行信号处理，并停止对无效状态下的通道的音频数据的信号处理。

根据本发明的该方面，检测单元检测各个通道是有效的还是无效的，并且音频信号处理单元只对有效通道的音频数据执行信号处理，并停止对无效通道的音频数据的信号处理。因此，能够防止浪费的信号处理以及降低信号处理所需的功耗。

在优选的方式下，如果通道的音频数据停止了长达指定长时间，则检测单元产生指示该通道处于无效状态的状态信号。根据该模式，如果在音频信号处理单元中，在诸如混响处理的延迟系统信号处理的执行期间某一通道的音频数据停止了，则在指定长时间过去之后的适当时间停止相关通道的信号处理。因此，能够防止混响处理等在执行期间被中断的缺点。

在另一优选的方式下，当通道的音频数据连续停止了超过第一持续时间的时间，则检测单元产生第一状态信号，并且当该通道的音频数据连续停止了超过第二持续时间的时间，所述第二持续时间比所述第一持续时间长，则检测单元产生第二状态信号；以及如果对于该通道从检测单元产生了第一状态信号，则音频信号处理单元停止对该通道的一部分信号处理，并且如果对于该通道产生了第二状态信号，则音频信号处理单元停止对该通道的所有信号处理。根据该方式，如果在音频数据停止的时候某一指定类型的信号处理被中断，则在由未受影响的与该指定类型信号处理相关的音频数据的停止而产生的第一状态信号的输出的时候，该指定类型的信号处理被停止；以及如果音频数据停止状况继续持续指定长时间或更长时间，则其它类型的信号处理将被停止。因此，与上述方式相比，有可能进一步降低功耗。

附图说明

图1所示的框图显示了根据本发明第一实施例的音频信号处理器的结构。

图2显示了在第一实施例中执行的VSP操作的内容。

图3显示了在第一实施例中可以执行的信号处理的例子。

图4所示的时序图显示了第一实施例的操作。

图5所示的时序图显示了第一实施例的操作。

图6所示的时序图显示了在第一实施例中执行的SRC操作。

图7所示的时序图显示了第一实施例的操作。

图8显示了供本发明第二实施例的音频信号处理器使用的判定表。

图9所示的状态转移表显示了第二实施例的操作。

图10所示的框图显示了本发明第三实施例的音频信号处理器的结构。

图11(a)和11(b)显示了音频信号处理器的状态转移。

图12(a)和12(b)显示了音频信号处理器中的操作单元的行为。

图13显示了常规技术的电路。

图14显示了常规技术的电路。

具体实施方式

以下将参考附图，来详细说明本发明的实施例。

第一实施例

图1所示框图显示了本发明第一实施例的音频信号处理器10的结构。音频信号处理器10是一个包括等效于所示部件的电路、在半导体芯片上形成的大规模集成电路(LSI)，并且被安装在需要效应器(effector)功能、混合功能或其它功能的各种音频设备上。

根据本实施例的音频信号处理器10接收通过对来自信源A的音频波形采样而产生的时间序列音频数据，接收来自信源B的演奏数据(performance data)，并处理收到的数据。在这点上，信源A是，例如连接到安装有音频信号处理器10的音频设备的外部设备，或者是内置在该音频设备中的音频再生器(audio reproducer)，如MP3(MPEG1第三层)解码器。信源B是例如主处理器，用于控制安装在音频设备中的音频信号处理器10。

为了接收来自信源A的音频数据，音频信号处理器10配有数字音频接口(I/F)11。在该实施例中，左(L)和右(R)两个通道的采样频率均为f1的音频数据A通过数字音频I/F 11输入。

此外，为了通过从信源B接收演奏数据来获取音频数据，音频信号处理器10配有CPU I/F 12、序列发生器13和声源14。演奏数据通过CPU I/F 12从信源B供给序列发生器13。演奏数据是顺序数据，并且该顺序数据包括一系列的：事件数据，其指定了声源14的控制，如节拍打开(note-on)和节拍关闭(note-off)；以及持续时间数据，其指定了发送各个事件数据到声源14的时间间隔。序列发生器13控制发送事件数据到声源14的定时。更明确地说，如果某一事件被发往声源14，则序列发生器13重复以下操作：等待等效于与随后的事件数据关联的持续时间数据的时间过去，以及发送随后的事件数据给声源14。在优选实施例中，声源14产生立体声采样的音频数据。在该实施例中，当节拍打开(note-on)事件数据被提供时，声源14输出采样频率均为f2、但是波形分别不同的L和R两个通道的音频数据B。在另一个优选实施例中，声源14产生非立体声采样的音频数据。在该实施例中，当节拍打开(note-on)事件数据被提供时，声源14产生具有采样频率f2的非立体声音频数据。音频数据以与全景电位器(panoramic potentiometer)的系数相对应的音量比，被分配给L和R通道的音频数据B，该全景电位器的系数指示了声像定位的位置，然后该音频数据从声源14输出。

音频信号处理单元20对分别从数字音频I/F 11和声源14获得的音频数据A和B执行信号处理，并且输出作为处理结果的L和R两个通道的数字信号。在音频信号处理单元20内，未显示的时钟发生器产生具有频率fs的采样时钟脉冲CLK和比CLK更快的操作时钟脉冲MCLK。在音频信号处理单元20中，每当产生采样时钟脉冲CLK时，就触发音频数据A和B的信号处理的执行。与操作时钟脉冲MCLK同步，执行对信号处理部件的定时控制。在该实施例中，采样时钟脉冲的频率fs与音频数据B的采样频率f2相同。因此，音频数据B可以直接在音频信号处理单元20中被处理，而无需采样频率的转换。音频数据A的采样频率f1与频率fs(＝f2)不相同。因此，在该实施例中，音频数据A被捕获到音频信号处理单元20中，然后作为采样率转换(SRC)操作，其采样频率从f1被转换到fs(＝f2)。SRC操作将在后面描述。

如图1所示，音频信号处理单元20具有数据路径单元30、状态机单元40和模式寄存器50。数据路径单元30具有用于存储临时数据31的存储器，以及操作单元32。存储临时数据31的存储器被用作用于临时存储要处理的音频数据A和B的缓冲区，以及用作用于临时存储在信号处理中的数字数据的临时存储区。操作单元32是这样一种设备，其用于对从存储临时数据31的存储器中读出的数据执行算术操作，且具有乘法器33、累加器34和操作系数发生电路35。在这点上，乘法器33是一种用于使从存储临时数据31的存储器中读出的数据乘以操作系数的电路，操作系数发生电路35用于产生操作系数。应该产生什么操作系数是根据要对目标数据执行的操作类型来确定的。累加器34是这样一种电路，其用于每当从乘法器33输出乘法结果时，就累加该输出的乘法结果。除了对乘法器33的乘法结果进行累加的操作之外，累加器还能够进行直通操作，在直通操作中使乘法结果略过累加。根据由状态机单元40供给的控制信号来确定：以上的操作单元32应该执行什么操作；存储临时数据31的存储器中的哪个区域数据应该作为算术操作的目标；以及作为操作结果的、来自累加器34的输出数据应该被提供给存储器的哪个区。

状态机单元40被供给指示了数据路径单元30的内部状态的状态信号。状态机单元40是这样一种设备，其用于根据状态信号来监测数据路径单元30的内部状态变化，以及根据监测的结果来输出控制信号，以使数据路径单元30执行各种信号处理。

状态机单元40具有操作状态机41a至41h，作为用于控制数据路径单元30的算术操作执行的装置。以下列出了在这些操作状态机的控制下、由数据路径单元30执行的算术操作：

a.SRC(采样率转换)操作

SRC操作进行如下处理：从用于存储临时数据31的存储器中读出具有采样频率f1的音频数据，并将读出的音频数据转换为具有采样频率fs(＝f2)的音频数据。SRC操作在操作状态机41a的控制下被执行。

b.VOL(音量)操作

VOL操作进行如下处理：从用于存储临时数据31的存储器中读出音频数据，并调节其音量。VOL操作在操作状态机41b的控制下被执行。

c.FADE(衰减)操作

FADE操作进行如下处理：从用于存储临时数据31的存储器中读出音频数据，并临时将音量控制到听不见的水平(静音水平(mutinglevel))。VOL操作在操作状态机41c的控制下被执行。

d.MIX(数字混合)操作

MIX操作进行如下处理：从用于存储临时数据31的存储器中读出两种类型的音频数据，并且混合这两种音频数据。MIX操作在操作状态机41d的控制下被执行。

e.EQ(数字均衡器)操作

EQ操作进行如下操作：从用于存储临时数据31的存储器中读出音频数据，并调节每个频带的电平。EQ操作在操作状态机41e的控制下被执行。

f.VSP(虚拟扬声器定位)操作

如图2所示，VSP操作进行如下处理：从用户存储临时数据31的存储器中读出L和R通道的音频数据，使为虚拟扬声器VSP-L和VSP-R的位置准备的有限冲击响应(FIR)滤波器系数串与各个数据卷积，以及执行电平移位。VSP操作在操作状态机41f的控制下被执行。如果在VSP操作之后，L和R通道的音频数据被数模(D/A)转换，并且从左扬声器SP-L和右扬声器SP-R输出，则有可能给听众这样的听觉效应，就好像L和R通道的声音是从虚拟扬声器VSP-L和VSP-R输出的。

g.LOAD(数据加载)操作

LOAD操作进行如下处理：把音频数据A和B一次存储到用于存储临时数据31的存储器的缓冲区中，并将这些数据传送给需要数据的算术操作。LOAD操作在操作状态机41g的控制下被执行。

h.VSP THRU(VSP直通)操作

VSP THRU操作进行如下处理：从用于存储临时数据31的存储器中读出L和R通道的音频数据，并且在忽略FIR滤波操作的情况下执行VSP操作，换句话说，执行图2中的移位操作。VSP THRU操作在操作状态机41h的控制下被执行。

该实施例中的音频信号处理单元20能够执行由上述算术操作结合组成的各种信号处理。音频信号处理单元20可以执行的信号处理有n种模式，即模式0至n-1，如图3所示。模式信息被写入音频信号处理单元20中的模式寄存器50中，以指定应该从模式0至n-1中选择哪种模式用于信号处理。在一个优选实施例中，根据安装有音频信号处理器10的设备的操作部分的控制，将模式信息写入模式寄存器50中。在另一个优选实施例中，控制音频信号处理器10的主处理器根据软件将模式信息写入模式寄存器50中。在另一个实施例中，模式寄存器50可以由非易失性存储器构成，并且可以在出厂之前在工厂将指定的模式信息写入模式寄存器50中。

操作级调用状态机单元42是n个操作级调用状态机的集合，用于使数据路径单元30执行与图3所示的模式0至n-1相对应的各种信号处理。在状态机单元40中，每当采样时钟脉冲CLK产生时，这些操作级调用状态机当中的、与模式寄存器50中的模式信息所指定的模式相对应的操作级调用状态机就被启动。

与各种模式相对应的操作级调用状态机具有以下功能：顺序地启动与构成信号处理的一个或多个算术操作相对应的操作状态机，以便使数据路径单元30在该模式下执行信号处理。由操作级调用状态机启动的操作状态机产生控制信号，使数据路径单元30执行相关的算术操作。该控制信号通过操作级调用状态机被供给数据路径单元30。

此外，操作级调用状态机执行控制，以便在构成信号处理的各个算术操作之间适当地传送数据。如图3所示，在构成信号处理的算术操作之间传送数据的实施例取决于模式。例如，考虑MIX操作，在模式0下，VOL操作的结果和LOAD操作的结果被传送给MIX操作，而在模式1下，VOL操作的结果和EQ操作的结果被传送给MIX操作。此外，在模式0下，MIX操作的结果被传送给EQ操作，而在模式1下，MIX操作的结果被传送给VSP操作。因此，在该实施例中，当用于使数据路径单元30执行算术操作的控制信号被发送给数据路径单元30时，与各种模式相对应的操作级调用状态机就发送控制信号给数据路径单元30，该控制信号包括以下信息：指示算术操作的目标数据的位置的信息，以及指示算术操作的结果的存储位置或输出目的地的信息。该控制使得能够为每种模式设置从中获取各个算术操作的输入数据的位置，以及输出数据供往的位置，以便使具有相同配置的数据路径电路执行各种信号处理。

除上述状态机之外，状态机单元40还具有：状态机43；以及主状态机44，用于完全控制状态机单元40中的所有状态机。当模式寄存器50中的模式信息被更新时，状态机43由主状态机44启动，并对存储临时数据31的存储器进行初始化。这是因为，如果模式被切换，则在存储临时数据31的存储器中保留的、在切换之前的模式下的算术操作结果可能影响在切换之后的模式下的算术操作。例如，在诸如VSP操作的、涉及延迟处理的算术操作中，除非在模式切换时对存储临时数据31的存储器进行初始化，否则在切换之前的模式下的算术操作结果将被传送到在切换之后的算术操作，这导致了失败的结果，而不是想要的结果。为了防止该缺点，状态机43在模式切换时被启动。

图1的模拟单元60主要包括数模(D/A)转换器，其把上述音频信号处理单元20输出的L和R两个通道的数字信号分别转换为模拟信号，并将转换后的模拟信号输出到左、右扬声器(图1中未显示)。

以上已经描述了根据该实施例的音频信号处理器10的结构的细节。

接下来，以下将描述根据该实施例的操作。虽然在下述的操作中，L和R两个通道的音频数据要被数据路径单元30处理，但是简单地称它们为“音频数据”，以简化说明。

当来自信源A的音频数据和来自信源B的演奏数据被供给图1中的音频信号处理器10时，采样频率为f1的音频数据A从数字音频I/F11输出，采样频率为f2的音频数据B从声源14输出，并且它们被供给音频信号处理单元20。

参考图4，图4所示的时序图显示了音频信号处理单元20为处理这些音频数据而执行的操作。在音频信号处理单元20内，产生了频率为fs的采样时钟脉冲CLK和比CLK更快的操作时钟脉冲MCLK。音频数据A和B在与这些时钟脉冲异步的定时，分别从数字音频I/F 11和声源14输出，并且分别存储在用于存储临时数据31的存储器中的、音频数据A的缓冲区和音频数据B的缓冲区中。在该实施例中，这些缓冲区作为先进先出(FIFO)区工作。换句话说，要读出的、已经存储在缓冲区中的音频数据A和B从最旧的数据按顺序地被读出。

在音频信号处理单元20中，每当产生采样时钟脉冲CLK时，就对音频数据A和B执行信号处理。更明确地说，如果由模式寄存器50中的模式信息指示的模式例如是模式0，则每当产生采样时钟脉冲CLK时，音频信号处理单元20就利用分时控制，来顺序地执行构成模式0的信号处理的LOAD操作、SRC操作、VOL操作、MIX操作、EQ操作、VSP操作和FADE操作，如图4所示。

图5所示的时序图显示了由音频信号处理单元20在某一采样频率(1/fs)下执行的对应于模式0的信号处理。在模式0下，通过利用采样时钟脉冲CLK的上升沿进行触发，来启动操作级调用状态机单元42中的、对应于模式0的操作级调用状态机。首先，对应于模式0的操作级调用状态机启动操作状态机41g进行LOAD操作。操作状态机41g产生一控制信号，以使数据路径单元30执行LOAD操作。该控制信号通过对应于模式0的操作级调用状态机被发送给数据路径单元30。同时，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：指示要读出的音频数据B中的最旧数据的存储区的信息；以及指定存储临时数据31的存储器中的MIX操作区的信息，该MIX操作区是音频数据B的输出目的地。此外，在SRC操作需要补充音频数据A的情况下，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：指示在LOAD操作中要读出的音频数据A的存储区的信息；以及将存储临时数据31的存储器中的SRC操作区指定为音频数据A的输出目的地的信息。后面将描述，什么情况相当于SRC操作需要补充音频数据A的情况。

在数据路径单元30中，根据发自状态机单元40的控制信号来执行LOAD操作，如上所述。更明确地说，首先，操作系数发生电路35把“1”作为操作系数供给乘法器33。累加器34被设置为直通状态。在这种情况下，从用于存储临时数据31的存储器中的音频数据B的缓冲区中读出音频数据B。音频数据B经过乘法器33和累加器34，并被存储在用于存储临时数据31的存储器中的MIX操作区中。在SRC操作需要补充音频数据A的情况下，从用于存储临时数据31的存储器中的音频数据A的缓冲区中读出音频数据A。该音频数据A经过乘法器33和累加器34，并被存储在用于存储临时数据31的存储器中的SRC操作区中。当LOAD操作如此结束时，数据路径单元30发送一指示LOAD操作结束的状态信号给状态机单元40。

一旦收到该状态信号，对应于模式0的操作级调用状态机就启动操作状态机41a进行SRC操作。操作状态机41a产生一控制信号，以使数据路径单元30执行SRC操作。后面将详细描述该控制信号。用于SRC操作的控制信号通过对应于模式0的操作级调用状态机被发送给数据路径单元30。同时，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：将存储临时数据31的存储器中的SRC操作区指定为要作为SRC操作的目标的输入数据的存储位置的信息；以及将存储临时数据31的存储器中的VOL操作区指定为在采样率转换后的音频数据的输出目的地的信息。

在数据路径单元30中，根据这样从状态机单元40发送的控制信号来执行SRC操作。图6显示了SRC操作的情形。在SRC操作中，每当频率为fs的采样时钟脉冲CLK产生时，插值操作就被执行，以便在过去产生的一系列音频数据A的包络上以1/fs时间间隔排列的各个采样点处，获得音频波形的单个瞬时值。在图6中，在采样时钟脉冲CLK产生时所获得的瞬时值由时间t1处的标记X表示。该瞬时值是通过使插值操作系数串与采样点周围的指定数目的音频数据A进行卷积而获得的。在图6所示的例子中，利用在采样点之后的一个音频数据Ak和采样点之前的三个音频数据Ak-1、Ak-2和Ak-3，来获得采样点处的瞬时值。相位信息Δt表示，在应该在那里获得瞬时值的采样点与刚好在该采样点之前的音频数据Ak-1的产生定时之间的相位差。上述用于SRC操作的控制信号包括相位信息Δt。操作系数发生电路35产生与相位信息Δt相对应的预定插值操作系数串，并顺序地将插值操作系数提供给乘法器33。与该操作同时，音频数据Ak至Ak-3从存储临时数据31的存储器的SRC操作区中被读出，并且被顺序地供给乘法器33。乘法器33分别使音频数据Ak至Ak-3顺序地乘以插值操作系数，并且累加器34累加乘法结果。这样，插值操作系数串与音频数据Ak至Ak-3进行卷积。然后，通过卷积操作获得的、与时间t1处的采样点相对应的音频波形瞬时值被写入用于存储临时数据31的存储器中的VOL操作区中，作为SRC操作之后的音频数据A。

随后，数据路径单元30获得与在已获得当前瞬时值的采样点之后的采样点相对应的相位信息Δt，并将其作为状态信号发送给状态机单元40。在随后的SRC操作中，该相位信息Δt将作为控制信号的一部分，从状态机单元40被发送给数据路径单元30。可以通过使操作单元32执行，例如把频率比f1/fs添加到当前相位信息Δt上的处理，来获得与新的采样点相对应的相位信息Δt。

如果通过添加频率比f1/fs获得的相位信息Δt超过“1”，则下一次要获得的音频波形的瞬时值是针对比SRC操作区中的最新音频数据Ak更迟的时点的。在这种情况下，随后的SRC操作需要补充新的音频数据Ak+1，以及使用音频数据Ak+1、Ak、Ak-1和Ak-2。因此，数据路径单元30发送这样的状态信息给状态机单元40，该状态信息包括以下信息：相位信息Δt，它是通过使在添加频率比f1/fs之后获得的相位信息Δt减“1”而获得的相位信息；以及指示在下一个采样周期中必须添加音频数据Ak+1的信息。

从数据路径单元30收到的状态信号被存储在操作级调用状态机单元42中的对应于模式0的操作级调用状态机中，以供随后的SRC操作使用。在某些情况下，来自数据路径单元30的状态信号包括：指示需要补充新的音频数据A的信息。在这些情况下，当在随后的采样周期中，数据路径单元30被控制去执行LOAD操作时，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：指示音频数据A的存储区的信息；以及将存储临时数据31的存储器中的SRC操作区指定为音频数据A的输出目的地的信息，如上所述。

以上描述了由音频信号处理单元20执行的SRC操作的细节。

实际的音频数据A的采样频率f1有时间起伏，并且采样时钟脉冲CLK的采样频率fs也有时间起伏。如果，当这些时间起伏较大时，通过累加如上所述的固定值f1/fs来计算相位信息Δt，则在通过SRC操作计算的音频波形瞬时值的相位与被写入音频数据A缓冲区中的音频数据A的相位之间的相位差将随时间而增大。由此，有可能发生缓冲区的上溢或下溢。为了防止该缺点，优选地，监测在缓冲区中仍未读出的音频数据的余额：如果余额小于指定值，则减小要在每个采样周期加到相位信息Δt上的增量，以防止下溢；或者如果余额大于指定值，则增大要加到相位信息Δt上的增量，以防止上溢。在例如专利文献3中公开了该技术，专利文献3的专利已被本申请人应用。

专利文献3是已公开的日本专利公开(Kokai)No.H11(1999)-55075。

一旦借助于来自数据路径单元30的状态信号检测到SRC操作的结束，操作级调用状态机单元42中的对应于模式0的操作级调用状态机就启动操作状态机41b进行VOL操作。操作状态机41c产生一控制信号，以使数据路径单元30执行VOL操作。该控制信号通过对应于模式0的操作级调用状态机被发送给数据路径单元30。同时，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：指示要作为VOL操作的目标的输入数据的位置的信息；以及将存储临时数据31的存储器中的MIX操作区指定为作为VOL操作的结果而获得的音频数据的输出目的地的信息。

数据路径单元30根据如上所述的发自状态机单元40的控制信号来执行VOL操作，如下所述。首先，在SRC操作之后的音频数据A从存储临时数据31的存储器中的VOL操作区中被读出。然后，操作单元32对该音频数据A执行VOL操作，并将结果获得的音频数据存储在用于存储临时数据31的存储器中的MIX操作区中。当VOL操作这样结束时，数据路径单元30将指示VOL操作结束的状态信号发送给状态机单元40。

一旦借助于来自数据路径单元30的状态信号检测到VOL操作结束，操作级调用状态机单元42中的对应于模式0的操作级调用状态机就启动操作状态机41d进行MIX操作。操作状态机41d产生一控制信号，以使数据路径单元30执行MIX操作。该控制信号通过对应于模式0的操作级调用状态机被发送给数据路径单元30。同时，对应于模式0的操作级调用状态机发送这样的控制信号给数据路径单元30，该控制信号包括以下信息：指示要作为MIX操作的目标的输入数据的位置的信息；以及将存储临时数据31的存储器中的EQ操作区指定为作为MIX操作的结果而获得的音频数据的输出目的地的信息。

数据路径单元30根据如上所述的发自状态机单元40的控制信号，来执行MIX操作。MIX操作是针对在用于存储临时数据31的存储器中的MIX操作区中存储的音频数据A和B进行的。在这点上，音频数据A已经经过了上述的SRC操作，由此变成了具有与音频数据B一样的采样频率f2的采样数据。因此，在MIX操作中，只需对这些音频数据执行加权求和。以下将描述该操作。

首先，从MIX操作区中读出音频数据A，并且从操作系数发生电路35输出定义了音频数据A的权重的混合系数，然后将它们提供给乘法器33。乘法器33使音频数据A乘以该混合系数。该乘法的结果被提供给并存储在累加器34中。随后，从用于存储临时数据31的存储器的MIX操作区中读出音频数据B，并且从操作系数发生电路35输出定义了音频数据B的权重的混合系数，然后将它们提供给乘法器33。乘法器33使音频数据B乘以该混合系数。该乘法的结果被提供给累加器34。累加器34执行累加处理，其中乘法结果被加到已经存储的数据上。该累加处理产生了由音频数据A和B混合组成的音频数据。混合操作后的音频数据被存储到用于存储临时数据31的存储器中的EQ操作区中。一旦混合操作这样结束，数据路径单元30就将指示混合操作结束的状态信号发送给状态机单元40。

以下，基本上在如上所述的相同控制下执行VSP操作和FADE操作。

在执行最后的FADE操作期间，对应于模式0的操作级调用状态机把指定模拟单元60作为FADE操作结果的输出目的地这样的信息发送给数据路径单元30。数据路径单元30根据该信息，将FADE操作结果发送给模拟单元60。

一旦最后FADE操作结束，音频信号处理单元20就进入空闲(IDLE)状态。在IDLE状态下，数据路径单元30不执行任何信号处理操作，由此将音频信号处理器10的整个功耗抑制到低水平。

此后，当采样时钟脉冲CLK产生，并且由此新的采样周期开始时，从LOAD操作至FADE操作的模式0的信号处理就再次被执行，如图4所示。

无论何时产生采样时钟脉冲CLK，以上处理都被重复，借此，在如图3所示的模式0下的信号处理之后的模拟信号在模拟单元60中产生，并作为声音从左、右扬声器输出。

同样，当指定了另一模式的模式信息被存储在模式寄存器50中，则通过如上所述的相同控制来执行在该模式下的信号处理。图7图解说明了，当在图3所示的模式1下执行信号处理时音频信号处理单元20所执行的操作。比较图7与图5，MIX操作区和EQ操作区彼此替代交换。然而，应该注意，虽然它们被排列为如图所示以避免复杂的绘图，但是，这并不表示MIX操作区和EQ操作区实际上彼此替代。

在上述的模式0下的信号处理中，通过对应于模式0的操作级调用状态机的工作，来按顺序地启动LOAD、SRC、VOL、MIX、EQ、VSP和FADE操作。另一方面，在模式1下的信号处理中，通过对应于模式1的操作级调用状态机的工作，来按顺序地启动LOAD、SRC、VOL、EQ、MIX、VSP和FADE操作。此外，通过对应于模式1的操作级调用状态机的工作，操作之间的数据传送不同于模式0下的操作之间的数据传送。

如上所述，根据该实施例的音频信号处理器10能够利用共用数据路径单元30，来执行内容各不相同的多种信号处理。此外，通过预先把与期望的信号处理相对应的模式信息写入模式寄存器50中，能够使音频信号处理单元20执行信号处理。因此，有可能利用单一芯片来实现符合多种不同类型的信号处理规范的音频信号处理器10。在根据该实施例的音频信号处理器10中存在空闲状态，在该空闲状态下，在从采样周期的开始到对应于模式信息的信号处理执行之后的下一个采样周期的期间内，数据路径单元30根本不操作。此外，在对应于模式信息的信号处理中，数据路径单元30只针对信号处理执行操作。因此，根据该实施例，避免了不必要的信号处理操作，由此消除了浪费的功耗且实现了低功耗。因此，音频信号处理器10可以被安装到要求具有低功耗的便携式电子设备上，例如移动电话上。因此，为这些设备提供高质量的音频信号处理功能成为可能。

第二实施例

根据第二实施例的音频信号处理器的结构基本上与图1所示的第一实施例的音频信号处理器相同。在以上的第一实施例中，操作级调用状态机单元42是作为与模式0至n-1相对应的多个操作级调用状态机的集合。该实施例中的操作级调用状态机单元42是单一状态机，其控制数据路径单元30，并根据图8所示的判定表来执行状态转移。图9说明了显示该操作的状态转移图。

如图9所示，操作级调用状态机单元42根据当前的状态和模式来确定数据路径单元30的控制的内容(步骤S1和S2)。例如，如果当前要控制数据路径单元30的SRC操作，并且模式0被应用了，则操作级调用状态机单元42发送一个指示SRC操作的控制信号给数据路径单元30。同时，操作级调用状态机单元42根据图8中的判定表，发送一个指定VOL操作区作为通过SRC操作获得的数据的输出目的地的控制信号给数据路径单元30。然后，一旦借助于来自数据路径单元30的状态信号检测到SRC操作结束，操作级调用状态机单元42就根据图8中的判定表转移到用于控制VOL操作的状态(步骤S3)。此后，在用于控制VOL操作的状态下，操作级调用状态机单元42再次根据当前的状态(在该情况下为用于控制VOL操作的状态)和模式来控制数据路径单元30(步骤S1和S2)。

在该实施例中，也获得了与以上的第一实施例相同的效果。

其它手段

虽然以上已经描述了本发明的第一实施例和第二实施例，但是本发明还有以下的手段：

(1)用于存储临时数据的存储器中的供算术操作使用的区域的分配可以取决于模式。例如，有可能，在只有几种算术操作将被执行的模式下分配的存储区要大于在更多的算术操作将被执行的模式下分配的存储区。

(2)除非模式切换被动态地执行，否则用于对存储临时数据的存储器进行初始化的状态机43以及主状态机44是不必要的。因此，在这种情况下可以省略它们。

第三实施例

以下将参考附图说明本发明的第三实施例。

图10所示框图显示了根据本发明第三实施例的音频信号处理器10的结构。音频信号处理器10是一个包括等效于所示部件的电路、在半导体芯片上形成的LSI，并且被安装在需要效应器功能、混合功能和其它功能的各种音频设备上。

根据该实施例的音频信号处理器10具有对应于通道0的CH0接口70、对应于通道1的CH1接口71和对应于通道2的CH2接口72，作为用于输入音频数据到处理器中的接口。这些接口70至72可以接收从相同信源输出的数据，或者可以接收从不同信源输出的数据。此外，这些接口70至72可以以相同的格式处理数据，或者可以以不同的格式处理数据。例如，可以有这样一种方式，以至某一接口接收和输出作为音频波形的采样数据的音频数据，而其它接口接收MIDI或其它演奏数据，并据此产生和输出音频数据。

有效/无效通道检测电路80根据经过通道的接口70至72输入的音频数据，来检测各个通道是有效还是无效的，并输出指示结果的通道状态信号。

在这点上，有效/无效通道检测电路80不是在表示静默(slience)的音频数据输入之后就立即判定通道变为无效，而是在表示静默的音频数据输入之后，如果没有音频数据输入的状况继续持续预置的指定长时间，才判定通道变为无效。这是因为，如果指示无效状态的通道状态信号立即输出，则有可能中断正在为已经在前一采样周期输入的音频数据执行的信号处理。后面将描述，最为优选地应该将多长时间设置为判定无效状态的指示。在以上实施例中，通过检测通道中没有输入的音频数据，来产生通道状态信号。作为选择，输入音频数据自身可以包含指示相应通道的状态的状态信息。

音频信号处理单元20对经过接口70至72输入的音频数据执行信号处理，并输出作为处理结果的L和R两个通道的数字信号。主要包括D/A转换器的模拟单元60将从音频信号处理单元20输出的L和R两个通道的数字信号转换为模拟信号，并将模拟信号输出到左、右扬声器(未显示)。

如图10所示，音频信号处理单元20具有数据路径单元30和状态机单元40。数据路径单元30具有用于存储临时数据31的存储器，以及操作单元32。

存储临时数据31的存储器被用作临时存储区，用于临时存储要处理的音频数据和在信号处理中的数字数据。在这点上，由音频信号处理器10执行的信号处理包括所谓的延迟系统的信号处理，因此用于存储临时数据31的存储器具有安全的FIFO存储器，该FIFO存储器具有用于存储n段音频数据的存储区。“n”是能够存储在FIFO存储器中的音频数据的数量，其根据最长延时与采样周期之比被预先设置。

如上所述，只有当表示静默的音频数据输入之后，没有音频数据输入的状况继续持续指定长时间时，有效/无效通道检测电路80才确定无效状态。最优选的情况是，把作为确定无效状态的指示的持续时间设置为比上述的最长延时更长。在诸如产生混响的延迟系统的信号处理中，存储临时数据31的存储器的特定存储区被用作FIFO，用于每当一个采样周期过去就延迟音频数据，以使FIFO中的音频数据顺序地向后移位到后面的存储区，同时通过使用FIFO中的音频数据，使操作顺序地执行。因此，即使音频数据的输入停止了，也将发生一定的时滞，直到整个信号处理结束为止。因此，用于确定无效状态的持续时间被设置为，比存储临时数据31的存储器中的所有音频数据都被清除的时间稍晚一些结束。由此，有可能防止针对已经输入的音频数据的信号处理被中断的情况发生。

操作单元32是这样一种设备，其用于对从存储临时数据31的存储器中读出的数据执行算术操作，且具有乘法器33、累加器34和操作系数发生电路35。在这点上，乘法器33是一种用于使从存储临时数据31的存储器中读出的数据乘以操作系数的电路，操作系数发生电路35用于产生操作系数。应该产生什么操作系数是根据要对目标数据执行的操作类型来确定的。累加器34是这样一种电路，其用于每当从乘法器33输出乘法结果时，就累加该输出的乘法结果。根据由状态机单元40(更明确地说，是用于相关的算术操作的状态机)供给的控制信号来确定以下所有信息：操作系数发生电路35应该产生什么操作系数；乘法器33和累加器34应该执行什么操作；存储临时数据31的存储器中的哪个区域数据应该作为算术操作的目标；以及操作结果应该输出到存储器的哪个区。

状态机单元40是一种用于对数据路径单元30的状态转移进行控制的设备。状态机单元40被供给用于指示数据路径单元30的内部状态的状态信号，并且根据该状态信号来监测数据路径单元30的内部状态变化。然后，状态机单元40根据监测结果输出控制信号给数据路径单元30，以便使数据路径单元30执行各种信号处理。

如图10所示，状态机单元40具有：操作状态机410至412，分别对应于通道0至2；以及主状态机44，用于完全控制这些操作状态机。在这点上，操作状态机410至412是用于控制数据路径单元30、以使数据路径单元30对通道0至2的各个音频数据执行信号处理的状态机。更明确地说，一旦被主状态机44启动，操作状态机410至412就在预置的程序中顺序地输出一系列控制信号，该一系列控制信号指定了以下信息：操作系数发生电路35要产生的操作系数，在存储临时数据31的存储器中的、用以存储要成为操作目标的数据的地址，由乘法器33和累加器34执行的操作的内容，以及操作结果的输出目的地。该系列的信号与音频信号处理单元20内部产生的主时钟脉冲同步，顺序地输出。

主状态机44在各个采样周期以指定的次序顺序地启动操作状态机410至412。然而，注意，如果在某一采样周期，从有效/无效通道检测电路80输出了指示特定通道变为无效的通道状态信号，则在下一个采样周期，主状态机40略过与该通道对应的操作状态机的启动，并使状态机单元40转移到下一个状态。与无效通道相对应的信号处理控制的略过操作被重复执行，直到指示该无效通道恢复到有效状态的通道状态信号输出为止。

以下将参考图11和图12，来描述状态机单元40的状态转移与操作单元32的处理之间的关系。图11(a)显示了在其中所有通道都有效的采样周期中、状态机单元40的状态转移。图11(b)显示了在其中通道1无效的采样周期中、状态机单元40的状态转移。在这些图中，“CH0”表示这样的状态，其中操作状态机410正在控制数据路径单元30，以便实现对通道0的音频数据的信号处理。“CH1”表示这样的状态，其中操作状态机411正在控制数据路径单元30，以便实现对通道1的音频数据的信号处理。“CH2”表示这样的状态，其中操作状态机412正在控制数据路径单元30，以便实现对通道2的音频数据的信号处理。此外，“IDLE”表示这样的状态，其中没有操作状态机启动，并且在数据路径单元30中没有信号处理在执行。

如果所有通道都是有效的，则由于采样周期的开始，使得状态机单元40从“IDLE”状态转移到“CH0”状态，然后从“CH1”状态转移到“CH2”状态，并返回到“IDLE”状态，如图11(a)所示。因此，在该采样周期中，对CH0、CH1和CH2的所有采样数据的信号处理都被执行，如图12(a)所示。

如果通道1无效，则在状态机单元40的状态转移中“CH1”状态被略过，如图11(b)所示。因此，状态以以下顺序转移：“IDLE”、“CH0”和“CH2”。然后，返回到“IDLE”。因此，在该采样周期中，对通道0和通道2的音频数据的信号处理被执行，而对通道1的音频数据的信号处理没有被执行，如图12(b)所示。从而，由于略过了对通道1的音频数据的信号处理，获得了较长时间的“IDLE”状态，由此降低了功耗。

在从有效/无效通道检测电路80中输出了指示通道0或通道2变为无效的通道状态信号的情况下，也是如此。假如这样的话，主状态机44略过与无效通道相对应的操作状态机的启动。因此，该无效通道的算术操作不必执行，由此减小了信号处理操作所需的功耗。因此，有可能将处理器安装在要求具有低功耗的电子设备上，如移动电话上，从而有可能为这些设备提供高质量的音频信号处理功能。

第四实施例

在第三实施例中，如果某一通道的音频数据连续停止指定长时间或较长时间，则相关通道的信号处理的执行被终止。另一方面，在第四实施例中，以下操作被执行。首先，如果表示静默的音频数据的输入关于某一通道持续了超过第一持续时间的时间，则有效/无效通道检测电路80输出第一通道状态信号。如果表示静默的音频数据的输入关于该通道持续了超过第二持续时间的时间，其中第二持续时间比第一持续时间长，则有效/无效通道检测电路80输出第二通道状态信号。第二持续时间与在上述第三实施例中用于确定通道变为无效的静默持续时间相等。以与第三实施例相同的方式，状态机单元40的操作状态机410至412根据通道状态信号略过信号处理。然而，在此根据输出的是第一通道状态信号还是第二通道状态信号，来以不同的方式执行略过操作。

例如，如果通道0是有效的，则主状态机44启动对应于通道0的操作状态机410。假设操作状态机410按照“过程1”、“过程2”、“过程3”、“过程4”和“IDLE”的顺序，来转移数据路径单元30的状态，以使数据路径单元30执行通道0的信号处理。如果在该情况下对应于通道0的第一通道状态信号被输出，则操作状态机410略过“过程2”，不包括例如延迟过程。此后，如果关于通道0的第二通道状态信号被输出，则主状态机44略过对应于通道0的操作状态机410的启动。结果，对应于通道0的所有通道处理都被停止。此后，如果通道0的表示声音的音频数据被输入，并且指示该情况的通道状态信号被输出，则主状态机44在随后的采样周期中启动操作状态机410，以重新开始对应于通道0的信号处理。

这样，通过如下的安排显示了该实施例：要在操作状态机410至412的控制下执行的单个处理在开始与停止条件之间切换。因此，能够执行以下操作：如果在静默的音频数据输入之后，处理立即就可以被停止，例如在均衡器处理的情况下，则在第一通道状态信号输出之后，处理立即就被停止；如果优选地在等待用于存储临时数据31的存储器中存储的所有数据都清除之后停止处理，例如在延迟系统处理的情况下，则在此后的第二通道状态信号输出的时候，处理被停止。这使得能够以更高的时间分辨率略过不必要的操作，因此能够进一步降低信号处理所需的功耗。

Claims (6)

1.一种音频信号处理器，包括：

数据路径单元，将一个或多个算术操作应用于音频信号，用于执行音频信号的信号处理；

模式寄存器，存储指定了数据路径单元要执行的信号处理的模式信息；以及

状态机单元，顺序地供给控制信号，用于使数据路径单元将一个或多个算术操作应用于音频信号，以便执行由一个或多个算术操作组成、并且由模式寄存器中存储的模式信息指定的信号处理，

其中每当时钟脉冲在指定周期被供给时，所述状态机单元就产生控制信号，用于使所述数据路径单元执行由模式寄存器中存储的模式信息所指定的信号处理，以及

其中所述数据路径单元向所述状态机单元提供指示了在执行中的算术操作的状态的状态信号，以及其中所述状态机单元根据供给的状态信号来确定，当下一个时钟脉冲被提供时应该发往所述数据路径单元的控制信号的内容。

2.根据权利要求1所述的音频信号处理器，其中所述状态机单元供给控制信号，所述控制信号传送以下信息：指示要进行各个算术操作的音频信号的输入数据的位置的信息；以及指示各个算术操作的结果的输出目的地的信息。

3.根据权利要求1所述的音频信号处理器，还包括多个接口，所述多个接口从外部接收音频信号或者根据从外部供给的源信号来产生音频信号，并将所述音频信号提供给数据路径单元，其中所述状态机单元产生控制信号，用于使所述数据路径单元执行算术操作，以便把从接口供给的音频信号的格式转换为预定的格式。

4.根据权利要求3所述的音频信号处理器，其中所述状态机单元产生控制信号，用于使所述数据路径单元执行算术操作，以便把具有相同格式、且被加载到数据路径单元中的多个音频信号混合。

5.根据权利要求1所述的音频信号处理器，其中所述状态机单元顺序地供给控制信号，用于使所述数据路径单元连续地执行构成由模式信息指定的信号处理的多个算术操作。

6.一种处理音频信号的方法，包括以下步骤：

将一个或多个算术操作应用于音频信号，以执行音频信号的信号处理；

注册指定了要执行的信号处理的模式信息；以及

顺序地供给控制信号，用于使一个或多个算术操作应用于音频信号，以便执行由所述一个或多个算术操作组成的、且由注册的模式信息指定的信号处理，

其中每当时钟脉冲在指定周期被供给时，所述状态机单元就产生控制信号，用于使所述数据路径单元执行由模式寄存器中存储的模式信息所指定的信号处理，以及

其中所述数据路径单元向所述状态机单元提供指示了在执行中的算术操作的状态的状态信号，以及其中所述状态机单元根据供给的状态信号来确定，当下一个时钟脉冲被提供时应该发往所述数据路径单元的控制信号的内容。

Images