CN1602459A - 用于同步集成电路的方法和设备 - Google Patents

用于同步集成电路的方法和设备 Download PDF

Info

Publication number
CN1602459A
CN1602459A CNA028230264A CN02823026A CN1602459A CN 1602459 A CN1602459 A CN 1602459A CN A028230264 A CNA028230264 A CN A028230264A CN 02823026 A CN02823026 A CN 02823026A CN 1602459 A CN1602459 A CN 1602459A
Authority
CN
China
Prior art keywords
integrated circuit
counter
task
message
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028230264A
Other languages
English (en)
Inventor
J·塔卡拉
S·梅克莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1602459A publication Critical patent/CN1602459A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种在接收相同的脉冲信号的至少两个集成电路(201，202)之间实现时间同步的方法和设备。在这些集成电路(201，202)内，使用计数器(204，206)来计数所接收的脉冲信号内脉冲的数量，以同步所述集成电路之间的公用时间。

Description

用于同步集成电路的方法和设备
技术领域
本发明涉及用于同步时间的方法和设备，并且具体地而非排除性地涉及用于改善若干集成电路之间的时间标记的精确度的方法和设备。
背景技术
在现有技术的解决方案中，使用外部时钟同步在诸如计算机的电子设备内的集成电路，在所述外部时钟的信号内具有适当的预定时延以便向所有集成电路的输入通道提供相同的时间信号。这些系统包含若干通道，所有这些通道都可以被提供时间信号。
现有技术的解决方法在公开文献US4847516中进行了说明，该文献描述了一种系统，其中可以将时钟信号馈送到若干信号线内，以便同时信号将通过这些线路到达在线路末端上的负载单元。这利用内置在信号线路内的合适时延以使信号同步来实现。公开文献US6055644描述了一种类似的多通道系统，它能够将独立的信号馈送给每个通道。该系统包括用于生成主时钟信号的中央时钟，以及可连接到设备的输入或输出上的多个通道。
同步若干集成电路是一个新的问题，因为在早期的系统内，仅一个集成电路执行一个或多个特定任务。因此，上述的解决方案并不提供同步系统内若干集成电路的解决方案，在所述系统内在两个或多个集成电路之间划分一个或多个特定任务。
发明内容
已发明一种方法和设备，用于提高包括一个以上集成电路(IC)的电子设备内的时间标记的精确度。在本发明中，将公用时间信息发送给若干集成电路，这使得能够在所有的集成电路内使用相同的时间。每个集成电路最好包括：计数器，用于计数公用时钟信号的脉冲；和例如与启动诸如通信设备的电子设备有关地用于使用公用重置信号将所述计数器初始化到初始值的装置。在本发明的优选实施例中，当在若干集成电路之间划分数据处理时，将时间信息或时间标记分配给每个集成电路。将时间标记称作事务处理数据的附加信息或表示诸如任务的处理时间的记录。根据本发明的实施方式能够实现高的时间分辨率(resolution)。而且，本发明实现简单，因为在集成电路之间不需要除了时钟和重置信号之外的信号，这意味着在集成电路内不需要用于同步目的的附加输出和输入。
本发明的实施方式很简单，并便于在若干集成电路之间的分布式数据处理。集成电路的计数器独立于外部系统，并且不需要持续的监视。本发明的新颖性在于使用来自公用信源的被初始化(重置)和被馈送来自公用信源的时钟信号的内部计数器将时间信息分配给多个IC的方法。
根据本发明的第一方面，实现一种在至少两个集成电路之间建立公用时间信息的方法，其中至少一个集成电路接收脉冲信号，其特征在于，在所述至少两个集成电路中：计数在所接收的脉冲信号内的脉冲数量，并根据计数所述脉冲的数量在所述集成电路之间建立公用时间信息。
根据本发明的第二方面，实现一种集成电路，用于在所述集成电路和至少一个其他集成电路之间建立公用时间信息，包括：接收装置，用于接收脉冲信号；其特征在于，所述集成电路还包括：计数装置，用于计数所述脉冲信号内的脉冲数量；和建立装置，用于根据所述脉冲数量的计数在所述集成电路和至少一个其他集成电路之间建立公用时间信息。
根据本发明的第三方面，实现一种电子设备，包括至少两个集成电路，所述至少两个集成电路包括：接收装置，用于从公用脉冲信号源接收信号脉冲，其特征在于，该设备在所述至少两个集成电路之间还包括：计数装置，用于计数在所述脉冲信号内的脉冲数量；和建立装置，用于根据计数所述脉冲数量在所述集成电路和至少一个其他集成电路之间建立公用时间信息。
附图说明
在下面，将通过参考附图更加详细地讨论本发明，在附图中：
图1图示根据一种实施例的设备；
图2图示根据本发明优选实施例的设备；
图3a是根据本发明一种实施例的用于同步计数器的流程图；
图3b是根据本发明一种实施例的用于发送任务的流程图；
图3c是根据本发明一种实施例的用于接收任务的流程图；
图4图示根据本发明一种实施例的通信设备。
具体实施方式
图1图示根据本发明一种实施例的设备100。该设备100包括第一集成电路101，它还包括微控制器单元(MCU1)103和输出端口104。该设备100还包括第二集成电路102，它进一步包括输入端口105、中断处理器106和微控制器107(MCU2)。
第一微控制器103由于发送一个时间标记而在第一集成电路101的输出引起改变；该改变具有定时不确定性d1。
定时不确定性是指因为在微控制器103内运行的程序将值写入控制第一集成电路101的所述输出的寄存器而导致的第一集成电路101的输出上的改变。根据第一集成电路101的状态，在执行寄存器写入指令(在微控制器103内运行的程序内)和输出值的实际改变之间将存在时延上的改变。定时不确定性是指在这个时延内的变化。此改变将传播给第二集成电路102的输入，它经受定时不确定性d2。输入内的改变触发一个中断，此中断在中断处理器106内进行处理并经受定时不确定性d3。当第二微控制器107接收改变的相关信息时，总的定时不确定性是D＝d1+d2+d3。因为d3＞＞d2和d3＞＞d1，所以d3是主要的不确定性因子。取决于第二微控制器107的状态，中断处理器的定时不确定性d3可能非常大。如果中断被禁止，例如d3可以是诸如100个处理器时钟周期，虽然d1和d2是诸如低于5个时钟周期。此外，因为d3取决于软件的实现方式，它将永远是未知的。因而，可能难以确定最大可能的定时不确定性。
由于总的定时不确定性，第二集成电路102内的微控制器107将接收由第一微控制器103在时间T+D上发送的时间标记。这将导致第二微控制器107不与第一微控制器103同步到相同时间的情况。
图2图示与图1内的实施例不同的根据本发明优选实施例的设备200。该设备包括第一集成电路201和至少一个其他集成电路202。第一集成电路201进一步包括：诸如微控制器(MCU1)或微处理器的处理器203，用于控制集成电路201的功能；以及计数器204，用于接收时钟信号和重置信号。第二集成电路202还包括：诸如微控制器(MCU2)或微处理器的处理器205，用于控制集成电路202的功能；以及计数器206，用于接收时钟信号和重置信号。该设备200可以进一步包括时钟信号源208和重置信号源207。可选择地，时钟信号和重置信号源可以位于设备200内的集成电路201和202之一内，或者在设备200的外部。
为了在若干集成电路201和202之间划分数据处理，在每个集成电路内的微控制器203和205要求公用时间信息。每个集成电路包含使用公用时钟和重置信号的计数器204和206。分别在时钟信号源208内生成时钟信号，在重置信号源207内生成重置信号。计数器204和206被首先初始化，例如通过将它们的值设置为0。例如可以结合启动设备200来执行初始化。第一微控制器203和第二微控制器205将分别读取时间信息，即计数器204(计数器206，分别地)的值。该值例如可以使用集成电路内的计算机程序(参考号201和202)来读取。时钟信号(其频率可以是诸如32kHz)用于递增(或者可选择地递减)计数器的数值，并且来自信源207的重置信号用于将计数器的数值例如重置到数值零。因为计数器204和206使用相同的时钟和重置信号，所以计数器的值在两个集成电路内都是相同的，即两个集成电路都具有相同的时间信息。由时钟信号源的频率来确定时间分辨率。根据图2的分辨率并不具有图1所示的不确定性因子d3和d1，所以定时精确度优于图1所示的实施方式。此外，所介绍的解决方案并不需要图1所示的集成电路的输入和输出引线(参考号104和105)。
图3a是根据本发明一种实施例的用于同步两个分离的集成电路的计数器的流程图，参见图2，其中计数器204分别对应于图3a中的计数器C1，而计数器206对应于图3a中的计数器C2。应当指出，本发明并不限制于如图3a至图3c所示的两个集成电路的情况；使用根据本发明的方法也可以相互同步更多数量的集成电路。
在阶段301，启动重置信号；在此之后，在阶段302，将计数器C1和C2初始化成已知的初始值，例如数值0。在阶段303，停用重置信号；在此之后，在阶段304，每个计数器C1和C2等待时钟信号脉冲的上升沿(和可选择地，下降沿)。当时钟信号的上升沿(或者可选择地，下降沿)已经抵达计数器C1和C2时，在阶段305，将计数器C1和C2的值递增(或者可选择地递减)一，此后，在阶段305中递增计数器的值之后该处理立即从阶段304开始继续。计数器C1和C2的值例如可以由诸如微控制器的处理器来读取，独立于该方法的当前阶段。因为相同的状态图应用于这两个电路，并且状态的转变仅取决于公用信号(时钟和重置信号)，所以两个计数器C1和C2将具有相同的值。
图3b是根据本发明一种实施例的用于使用作为例子的图2所示的系统从第一集成电路向第二集成电路发送任务的流程图。
在阶段310，第一微控制器203读取计数器204的值C1。在阶段311，第一微控制器203生成将在时间T＝C1+N上执行的第二微控制器205的任务，此后，在阶段312，第一微控制器203将该任务发送给第二微控制器205。所述任务包括当第二微控制器205必需执行所述任务的时刻T。
图3c是根据本发明一种实施例的用于使用图2所示的系统作为例子使用集成电路接收和执行任务的流程图。
在阶段320，第二微控制器205读取计数器206的值C2，此后，在阶段321，第二微控制器检查是否已经从第一微控制器203接收到任务。应当指出，第二微控制器205可以具有多个处于等待状态的任务，在这个例子描述了最简单的实施例。在阶段321，如果尚未从第一微控制器203接收到任务，则阶段320和321将继续直到接收到任务；此后，该处理从阶段322开始继续，其中比较计数器206的值C2和接收任务内的值T。如果不是这种情况，将读取计数器206的值C2，直到C2＝T，此后将在阶段324中执行所述任务。
图4图示根据本发明一种实施例的通信设备400，优选地蜂窝系统内的通信设备，例如GSM通信设备。通信设备400包括：装置402，例如用于将数据输入通信设备的键盘或触摸显示器；装置，用于在通信设备和诸如通信网络之间无线地发送数据，例如天线404和收发信机405；至少一个应用程序407，用于在通信设备400内执行；存储器406和第一处理器401，用于执行通信设备的功能；以及第一计数器408，用于从时钟源409接收时钟信号脉冲，并予以计数，以及从重置信号源410接收重置信号，用于初始化所述计数器408。
通信设备400还包括第二处理器411、存储器413和将由处理器411执行的至少一个其他应用程序414以及用于从时钟源409接收时钟信号脉冲并予以累计和用于从重置信号源410接收重置信号，以初始化所述计数器412的第二计数器412。
当启动通信设备400时，将重置信号从重置信号源410馈送给两个计数器408和412，将两个计数器都初始化成相同的数值。此后，将时钟信号从时钟信号源馈送给两个计数器408和412，它们通过响应于所接收时钟信号的每个上升沿或下降沿，将计数器的值递增或可选择地递减一个单位，累计所述信号内上升沿或可选择地下降沿的总数。
处理器401能够例如通过应用程序407读取计数器408的值。相应地，处理器411能够例如通过所述应用程序407或者可选择地通过应用程序414读取计数器412的值。处理器401能够为处理器411生成将在某个时刻T执行的任务。处理器401读取计数器408的值C1，为处理器411生成将在时间T＝C1+N上执行的任务，并将此任务发送给处理器411。数值C1是计数器的当前值，而N是一个数字，最好是整数。随后，处理器411接收所述任务，比较所述时间T与计数器412的值C2，并当计数器412的值等于时间T时执行所述任务。相应地，处理器411能够为处理器401生成将在某个时刻T上执行的任务。
这篇文献借助于例子介绍了本发明的实施方式和实施例。本领域的技术人员将理解本发明并不限制于上面所介绍的实施例的细节，在不偏离本发明的特征的情况下，本发明也能够以另一种形式来实现。上面介绍的实施例应当被视为说明性的，而非限制性的。因而，只利用权利要求书来限制实施和使用本发明的可能性。因而，如权利要求书所确定的用于实现本发明的各种选择包括等价的实施方式，这也属于本发明的保护范围。

Claims (17)

1.用于在至少两个集成电路之间建立公用时间信息的一种方法，其中至少一个集成电路接收脉冲信号，其特征在于，在所述至少两个集成电路中：
计算在所接收的脉冲信号内的脉冲数量，和
根据计数所述脉冲的数量，在所述集成电路之间建立公用时间信息。
2.根据权利要求1的方法，其特征在于，在所述集成电路之一内生成所述脉冲信号。
3.根据权利要求1的方法，其特征在于，在所述集成电路之外生成所述脉冲信号。
4.根据权利要求2和3的方法，其特征在于，在每个集成电路内使用计数器来计数所述脉冲信号的脉冲。
5.根据权利要求4的方法，其特征在于，该方法还包括在至少一个所述集成电路内生成重置信号。
6.根据权利要求4的方法，其特征在于，该方法还包括在所述集成电路之外生成重置信号。
7.根据权利要求5和6的方法，其特征在于，该方法还包括响应于所接收到的重置信号而将每个计数器初始化成相同的值。
8.根据权利要求7的方法，其特征在于，还通过从第一集成电路向第二集成电路发送消息来建立所述公用时间信息，所述消息包括将要执行的任务和执行所述任务的时间。
9.根据权利要求8的方法，其特征在于，通过在所述接收集成电路内的计数器的值等于在所述消息内接收到的时间的时刻，在接收所述消息的集成电路内执行所述任务，进一步建立所述公用时间信息。
10.一种集成电路(201，202)，用于在所述集成电路(201，202)和至少一个其他集成电路(201，202)之间建立公用时间信息，包括：接收装置(204，206)，用于接收脉冲信号；其特征在于，所述集成电路还包括：
计数装置(204，206)，用于计数所述脉冲信号内的脉冲个数；和
建立装置(203-206)，用于根据计数所述脉冲数量在所述集成电路和至少一个其他集成电路之间建立公用时间信息。
11.根据权利要求10的集成电路，其特征在于，所述电路还包括用于接收重置信号的装置(204，206)。
12.根据权利要求10的集成电路，其特征在于，所述电路还包括用于生成重置信号的装置(207)。
13.根据权利要求11和12的集成电路，其特征在于，所述电路还包括初始化装置(204，206)，用于响应于所接收的重置信号而初始化所述计数器的值。
14.根据权利要求13的集成电路，其特征在于，所述建立装置包括用于将消息从所述集成电路发送给至少一个其他集成电路的消息发送装置(203，205)，所述消息包括将要在所述至少一个其他电路内执行的任务和将要执行所述任务的时间。
15.根据权利要求14的集成电路，其特征在于，所述建立装置还包括任务执行装置(203，205)，用于在所述集成电路内计数器的值等于在所接收的消息内指定的时间的时刻，执行在所接收的消息内的任务。
16.一种电子设备(200)，包括至少两个集成电路(201，202)，所述至少两个集成电路包括：接收装置(204，206)，用于从同一脉冲信号源接收信号脉冲，其特征在于，该设备在所述至少两个集成电路内还包括：
计数装置(204，206)，用于计数在所述脉冲信号内的脉冲数量；和
建立装置(203-206)，用于根据计数所述脉冲的数量在所述第一集成电路和至少一个其他集成电路之间建立公用时间信息。
17.根据权利要求16的设备，其特征在于，所述设备是无线通信设备。
CNA028230264A 2001-11-20 2002-11-19 用于同步集成电路的方法和设备 Pending CN1602459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20012257 2001-11-20
FI20012257A FI113113B (fi) 2001-11-20 2001-11-20 Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100992213A Division CN101311871A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备

Publications (1)

Publication Number Publication Date
CN1602459A true CN1602459A (zh) 2005-03-30

Family

ID=8562295

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA028230264A Pending CN1602459A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备
CNA2008100992213A Pending CN101311871A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008100992213A Pending CN101311871A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备

Country Status (6)

Country Link
US (1) US7127632B2 (zh)
EP (1) EP1449051A1 (zh)
CN (2) CN1602459A (zh)
AU (1) AU2002342943A1 (zh)
FI (1) FI113113B (zh)
WO (1) WO2003044644A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684728B (zh) * 2012-09-04 2016-11-02 中国航空工业集团公司第六三一研究所 Fc网络时钟同步误差补偿方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI116439B (fi) 2004-06-04 2005-11-15 Nokia Corp Videon ja audion synkronointi
US8938628B2 (en) * 2011-03-03 2015-01-20 Acacia Communications, Inc. Staggered power-up and synchronized reset for a large ASIC or FPGA
CN103312427B (zh) * 2012-03-06 2017-07-28 马维尔国际有限公司 同步至少两套时间驱动引擎的系统和方法
CN104145514B (zh) * 2012-08-01 2018-03-13 华为技术有限公司 用于同步的方法、装置及系统
DE102016222618A1 (de) * 2016-11-17 2018-05-17 Robert Bosch Gmbh Verfahren zum Überwachen eines Zeitgebers einer integrierten Schaltung

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1305029A (zh) * 1969-11-13 1973-01-31
US4426637A (en) * 1979-02-26 1984-01-17 Multi-Elmac Company Combination encoder-decoder integrated circuit device
JPS6227813A (ja) 1985-07-29 1987-02-05 Hitachi Ltd 位相同期方式
JPS63238714A (ja) * 1986-11-26 1988-10-04 Hitachi Ltd クロック供給システム
US4750010A (en) * 1987-01-02 1988-06-07 Eastman Kodak Company Circuit for generating center pulse width modulated waveforms and non-impact printer using same
GB8705022D0 (en) 1987-03-04 1987-04-08 Lucas Elect Electron Syst Multiplex control system
US4833695A (en) 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2091962A1 (en) * 1992-03-31 1993-10-01 Mark L. Witsaman Clock synchronization system
US5394114A (en) * 1992-04-30 1995-02-28 National Semiconductor Corporation One nanosecond resolution programmable waveform generator
JP3395210B2 (ja) * 1992-06-30 2003-04-07 ソニー株式会社 同期信号検出器及び同期信号検出方法
JP2996328B2 (ja) * 1992-12-17 1999-12-27 三菱電機株式会社 半導体集積回路、およびそれを用いた半導体集積回路組合回路
FI101833B (fi) 1994-07-13 1998-08-31 Nokia Telecommunications Oy Menetelmä ja järjestelmä kaapelointiviiveen automaattiseksi kompensoim iseksi kellosignaalin jakelujärjestelmässä
US5652627A (en) * 1994-09-27 1997-07-29 Lucent Technologies Inc. System and method for reducing jitter in a packet-based transmission network
JP2771464B2 (ja) * 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路
US5486783A (en) * 1994-10-31 1996-01-23 At&T Corp. Method and apparatus for providing clock de-skewing on an integrated circuit board
US5852728A (en) * 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
US5715438A (en) * 1995-07-19 1998-02-03 International Business Machines Corporation System and method for providing time base adjustment
GB2347287B (en) 1995-09-19 2000-10-25 Fujitsu Ltd Digital phase control circuit and pll circuit
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream
DE19625195A1 (de) * 1996-06-24 1998-01-02 Siemens Ag Synchronisationsverfahren
US5905869A (en) * 1996-09-27 1999-05-18 Hewlett-Packard, Co. Time of century counter synchronization using a SCI interconnect
US5896524A (en) * 1997-02-06 1999-04-20 Digital Equipment Corporation Off-line clock synchronization for multiprocessor event traces
US5875320A (en) * 1997-03-24 1999-02-23 International Business Machines Corporation System and method for synchronizing plural processor clocks in a multiprocessor system
US6055644A (en) * 1997-05-30 2000-04-25 Hewlett-Packard Company Multi-channel architecture with channel independent clock signals
JPH11194850A (ja) 1997-09-19 1999-07-21 Lsi Logic Corp 集積回路用クロック分配ネットワークおよびクロック分配方法
US6108389A (en) * 1997-12-11 2000-08-22 Motorola, Inc. Synchronization of internal coder-decoders of multiple microprocessors
US5958060A (en) * 1998-01-02 1999-09-28 General Electric Company Method and apparatus for clock control and synchronization
US6865686B1 (en) * 1998-03-27 2005-03-08 Siemens Aktiengesellschaft Method for synchronizing a local time base on a central time base and device for implementing said method with preferred applications
DE19929337C2 (de) * 1999-06-26 2002-04-25 Alcatel Sa Verfahren zum Generieren eines Taktes für den Rückkanal eines bidirektionalen Punkt-zu-Mehrpunkt Netzwerkes
US6587694B1 (en) * 1999-09-24 2003-07-01 Agere Systems Inc. Clock synchronization between wireless devices during cradled time
US20040114609A1 (en) 2001-02-14 2004-06-17 Ian Swarbrick Interconnection system
JP3932452B2 (ja) * 2001-09-27 2007-06-20 ソニー株式会社 通信装置および方法、並びにプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684728B (zh) * 2012-09-04 2016-11-02 中国航空工业集团公司第六三一研究所 Fc网络时钟同步误差补偿方法

Also Published As

Publication number Publication date
WO2003044644A1 (en) 2003-05-30
AU2002342943A1 (en) 2003-06-10
US20030094983A1 (en) 2003-05-22
CN101311871A (zh) 2008-11-26
US7127632B2 (en) 2006-10-24
FI20012257A0 (fi) 2001-11-20
FI113113B (fi) 2004-02-27
EP1449051A1 (en) 2004-08-25
FI20012257A (fi) 2003-05-21

Similar Documents

Publication Publication Date Title
CN107003958A (zh) 带内中断时间戳
JPS5916053A (ja) パイプライン演算装置
WO2017150811A1 (en) Hardware architecture for acceleration of computer vision and imaging processing
US11036268B2 (en) System and method to reset datapath logic within a peripheral slave device having multiple, asynchronous clock domains
US5537582A (en) Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry
CN1602459A (zh) 用于同步集成电路的方法和设备
CN205451031U (zh) 一种基于fpga技术的视频处理系统
CN103197971A (zh) Windows操作系统Pentium Ⅳ架构下高精度低CPU占用率定时器的实现方法
US5729721A (en) Timebase synchronization in separate integrated circuits or separate modules
US6275549B1 (en) Methods and apparatus for synchronizing a clock
CN115102453A (zh) 一种位置控制系统及方法
US20030174655A1 (en) Apparatus & method for caching counter values in network packet traffic sampling
CN1568448A (zh) 外围总线上的数据同步
US5721889A (en) Data transfer between integrated circuit timer channels
US5701421A (en) Pin and status bus structure for an integrated circuit
US6016521A (en) Communication control device
US7620798B1 (en) Latency tolerant pipeline synchronization
US6031396A (en) Circuit for synchronizing asynchronous inputs using dual edge logic design
JPH10270558A (ja) 非同期ラッチおよび外部非同期信号のラッチ方法
US20170131755A1 (en) SYSTEM-ON-CHIP (SoC) AND METHOD FOR DYNAMICALLY OPTIMIZING POWER CONSUMPTION IN THE SoC
CN116505919B (zh) 一种脉冲信号捕获电路、微处理芯片
CN101276292B (zh) 中断合成方法和中断合成装置以及模块化主机系统
JPS61501661A (ja) 並列同期動作
US5721888A (en) Performing flexible logical operations with timer channel outputs
CN118012293A (zh) 一种多触控芯片驱动和感应同步方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned