CN1581513A - 薄膜电晶体及具有此种薄膜电晶体的画素结构 - Google Patents
薄膜电晶体及具有此种薄膜电晶体的画素结构 Download PDFInfo
- Publication number
- CN1581513A CN1581513A CN 03153390 CN03153390A CN1581513A CN 1581513 A CN1581513 A CN 1581513A CN 03153390 CN03153390 CN 03153390 CN 03153390 A CN03153390 A CN 03153390A CN 1581513 A CN1581513 A CN 1581513A
- Authority
- CN
- China
- Prior art keywords
- gate
- drain
- source electrode
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜电晶体及具有此种薄膜电晶体的画素结构,该薄膜电晶体包括至少一凹口的一闸极、一闸介电层、一源极、一汲极以及一通道层。闸极配置在一基板上,闸介电层配置在基板上,并覆盖闸极。源极配置在闸介电层上,位于凹口上方以外的区域,且源极与部分闸极重迭。汲极配置在源极所暴露出的闸介电层上,其中汲极位于凹口上方,且汲极与凹口旁的部分闸极重迭。信道层配置在闸极上方的闸介电层及源极与汲极之间。本发明借由不对称的源极与汲极设计,可使上下两金属层在有重迭失误时大幅降低电容变化,使得第一金属层(闸极)与第二金属层(源极与汲极)对准不佳时仍可大幅降低Cgd电容的变化值;另其源极/汲极设计结构也可应用于修补结构中,而可提升元件使用率。
Description
技术领域
本发明涉及一种基本电器元件领域半导体器件中的半导体元件的结构,特别是涉及一种具有不对称源极与汲极结构设计,而使得当第一金属层(闸极)与第二金属层(源极与汲极)的对准不佳时,仍可大幅降低Cgd电容的变化值,且该源极/汲极设计结构也可应用于修补结构中而可提升元件使用率的薄膜电晶体(thin film transistor,简称TFT)及具有此种薄膜电晶体的画素结构(pixel structure)。
背景技术
薄膜电晶体液晶显示器,主要是由薄膜电晶体(即晶体管,以下均称为电晶体)阵列(即数组,以下均称为阵列)基板、彩色滤光阵列基板和液晶层所构成,其中薄膜电晶体阵列基板是由多个以阵列排列的薄膜电晶体,以及与每一薄膜电晶体对应配置的一画素电极(pixel electrode)而构成数个画素结构。而上述的薄膜电晶体是包括闸极、通道层、汲极与源极,其是用来作为液晶显示单元的开关元件。而现有习知的画素结构常有重迭失误(overlap shift)的问题(请参考图1A与图1B)。
请参阅图1A、图1B所示,分别是现有习知的一种画素结构无重迭失误及有重迭失误的上视示意图。请先参阅图1A所示,是现有习知的无发生重迭失误的画素结构100的上视示意图,该画素结构100,包括一闸极102、一扫描配线104、一闸介电层(图中未示)、一通道层106、一源极108、一汲极110、一数据配线112、一保护层(图中未示)以及一画素电极114。而扫描配线104以与闸极102是电性相连且配置于一基板(图中未示)上,其中扫描配线104以与闸极102同属一第一金属层。而闸介电层是覆盖于扫描配线104以与闸极102。另外,通道层106是位于闸极102上方的闸介电层上,而源极108与汲极110是配置于闸极102两侧的闸介电层上,且源极108与汲极110部分重迭于通道层106上,其中源极108与汲极110同属一第二金属层。再者,资料配线112是位于闸介电层上,且与源极108电性相连,其中资料配线112也属于第二金属层。而前述闸极102、通道层106以及源极/汲极108/110可以构成一薄膜电晶体120。保护层则是覆盖薄膜电晶体120、扫描配线104以及数据配线112,其中保护层具有一接触窗116,暴露出汲极110。而画素电极114就是藉由接触窗116而与汲极110电性连接。
在上述画素结构中,其闸极102与汲极110间的寄生电容Cgd(a)的大小,是与闸极102与汲极110之间重迭区域的大小有关。倘若薄膜电晶体阵列中的闸极与汲极间的寄生电容发生变化的话,将会造成液晶显示器的效能受到影响。
而会造成闸极与汲极间的寄生电容改变主要的原因是来自第一金属层(闸极)与第二金属层(源极与汲极)的对准不佳,如图1B所示。相较于图1A,图1B中的第二金属层(包括数据配线112以及源极/汲极108/110)明显产生偏移,如此一来,闸极102与汲极110间的寄生电容Cgd(a’)也将会因为闸极102与汲极110之间重迭区域的大小缩减而大幅改变,进而造成产品画面有mura(画面不均匀)的缺点。
由此可见,上述现有的薄膜电晶体及薄膜电晶体的画素结构仍存在有缺陷,而亟待加以进一步改进。为了解决现有的薄膜电晶体及薄膜电晶体的画素结构的缺陷,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜电晶体及薄膜电晶体的画素结构存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,积极加以研究创新,以期创设一种新型的薄膜电晶体及具有此种薄膜电晶体的画素结构,能够改进一般现有的薄膜电晶体及薄膜电晶体的画素结构,使其更具有实用性。经过不断的研究、设计,并经反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于,克服上述现有的薄膜电晶体及薄膜电晶体的画素结构存在的缺陷,而提供一种新的薄膜电晶体及具有此种薄膜电晶体的画素结构,所要解决的主要技术问题是使其可以大幅降低画素结构的闸极与汲极间的寄生电容改变值,甚至是在重迭失误的情形下也不会使闸极与汲极间的寄生电容改变,从而更加适于实用,具有产业上的利用价值。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种薄膜电晶体,其包括:一闸极,配置于一基板上,其中该闸极具有至少一凹口;一闸介电层,配置于该基板上,并将该闸极覆盖;一源极,配置于该闸介电层上,其中该源极是位于该凹口上方以外的区域,且该源极与部分该闸极重迭;一汲极,配置于该源极所暴露出的该闸介电层上,其中该汲极是位于该凹口上方,且该汲极与该凹口旁的部分该闸极重迭;以及一信道层,配置在该闸极上方的该闸介电层以及该源极与该汲极之间。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的薄膜电晶体,其更包括一蚀刻中止层,位于该通道层以及该源极与汲极之间。
前述的薄膜电晶体,其更包括一欧姆接触层,位于该通道层以及该源极与汲极之间。
前述的薄膜电晶体,其中所述的源极与该闸极重迭。
前述的薄膜电晶体,其中所述的源极包括两个条状部分,分别相邻该汲极的两长边配置。
前述的薄膜电晶体,其中所述的闸极的该凹口的形状包括三角形、四边形或不规则形。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种画素结构,其包括:一扫描配线,配置在一基板上;一闸极,配置于该基板上且与该扫描配线电性连接,其中该闸极具有至少一凹口;一闸介电层,配置于该基板上,覆盖该扫描配线与该些闸极;一信道层,配置在该些闸极上方的该闸介电层;一源极,配置于该信道层上,其中该源极是位于该凹口上方以外的区域,且该源极与部分该闸极重迭;一汲极,配置于该源极所暴露出的该通道层上,其中该汲极是位于该凹口上方,且该汲极与该凹口旁的部分该闸极重迭;一数据配线,配置在该闸介电层上,且该数据配线是与该源极电性连接;一保护层,配置在该基板上方,覆盖住该闸极、该闸介电层、该通道层、该源极、该汲极、该扫描配线以及该数据配线;一接触窗,配置在该保护层中,且与该汲极电性接触;以及一画素电极,配置在该保护层上,且该画素电极是藉由该接触窗而与该汲极电性连接。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的画素结构,其更包括一蚀刻中止层,位于该通道层以及该源极与汲极之间。
前述的画素结构,其更包括一欧姆接触层,位于该通道层以及该源极与汲极之间。
前述的画素结构,其中所述的源极与该闸极重迭。
前述的画素结构,其中所述的源极包括两个条状部分,分别相邻该汲极的两长边配置。
前述的画素结构,其中所述的该些源极更包括延伸至该扫描配线上方的该闸介电层上。
前述的画素结构,其中所述的闸极的凹口的形状包括三角形、四边形或不规则形。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种薄膜电晶体,其包括:一扫描配线,配置在一基板上;一闸极,配置于该基板上且与该扫描配线电性连接,其中该闸极具有至少一凹口;一闸介电层,配置在该基板上,覆盖该扫描配线与该些闸极;一汲极,配置在该凹口上方的该闸介电层上,且该汲极与该凹口旁的部分该闸极以及部分该扫瞄配线重迭;以及一三叉型源极,配置在该闸介电层上,其中该三叉型源极包括:二第一凸出部,配置于该闸介电层上,其中该些第一凸出部是位于该凹口上方以外的区域,且该些第一凸出部与部分该闸极重迭;一第二凸出部,配置于该些第一凸出部之间的该扫描配线上方,其中该第二凸出部较该第一凸出部短;一连接部,连接该些第二凸出部与该第一凸出部;以及一信道层,配置在该些闸极与该汲极、该三叉型源极之间。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的薄膜电晶体,其更包括一蚀刻中止层,位于该通道层以及该汲极、该三叉型源极之间。
前述的薄膜电晶体,其更包括一欧姆接触层,位于该通道层以及该汲极、该三叉型源极之间。
前述的薄膜电晶体,其中所述的三叉型源极的该连接部是超出该扫描配线配置。
前述的薄膜电晶体,其中所述的闸极的凹口的形状包括三角形、四边形或不规则形。
前述的薄膜电晶体,其更包括一数据配线,配置在该闸介电层上,且该资料配线是与该三叉型源极电性连接。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,为了达到前述发明目的,本发明的主要技术内容如下:
本发明提出一种薄膜电晶体,包括具有至少一凹口的一闸极、一闸介电层、一源极、一汲极以及一通道层。闸极是配置在一基板上,而闸介电层则配置在基板上,并覆盖闸极。源极则是配置在闸介电层上,其中源极是位于凹口上方以外的区域,且源极与部分闸极重迭。而汲极配置在源极所暴露出的闸介电层上,其中汲极是位于凹口上方,且汲极与凹口旁的部分闸极重迭。再者,信道层是配置在闸极上方的闸介电层以及源极与汲极之间。
在一实施例中,源极可选择与闸极重迭或分成两个条状部分,其中条状部分分别相邻汲极的两长边配置。
本发明再提出一种画素结构,包括扫描配线、数据配线、闸极、闸介电层、通道层、源极、保护层、接触窗以及画素电极。其中,扫描配线是配置在一基板上,闸极也是配置于基板上且与扫描配线电性连接,其中闸极具有至少一凹口。而闸介电层是配置在基板上,覆盖扫描配线与闸极。信道层则是配置在闸极上方的闸介电层上,而源极是配置于信道层上,其中源极位于凹口上方以外的区域,且源极与部分闸极重迭。汲极则配置于源极所暴露出的通道层上,其中汲极是位于凹口上方,且汲极与凹口旁的部分闸极重迭。而数据配线则是配置在闸介电层上,且数据配线是与源极电性连接,保护层则配置在基板上方,覆盖住闸极、闸介电层、通道层、源极、汲极、扫描配线以及数据配线。而接触窗则配置在保护层中,且与汲极电性接触。另外,画素电极是配置在保护层上,且画素电极是藉由接触窗而与汲极电性连接。
在一实施例中,源极可选择与闸极重迭或分成两个条状部分,其中条状部分分别相邻汲极的两长边配置。而且,源极更可包括延伸至扫描配线上方的闸介电层上。
本发明又提出一种薄膜电晶体,包括一扫描配线、闸极、闸介电层、通道层、汲极以及三叉型源极。其中,扫描配线配置在一基板上,而闸极也是配置于基板上且与扫描配线电性连接,其中闸极具有至少一凹口。闸介电层则配置在基板上,并覆盖扫描配线与闸极,而汲极是配置在凹口上方的闸介电层上,且汲极与凹口旁的部分闸极以及部分扫瞄配线重迭。三叉型源极则是配置在闸介电层上,其中包括配置于闸介电层上方的两第一凸出部、配置于第一凸出部间的扫描配线上方之一第二凸出部以及连接前述各凸出部的一连接部,其中第一凸出部是位于凹口上方以外的区域,且第一凸出部与部分闸极重迭,而第二凸出部较第一凸出部短。此外,信道层是配置在闸极与汲极、三叉型源极之间。
上述结构中,三叉型源极的连接部可超出扫描配线配置。另外,可包括一数据配线,配置在闸介电层上,且数据配线是与三叉型源极电性连接。
由于本发明利用不对称源极与汲极设计,所以当第一金属层(闸极)与第二金属层(源极与汲极)的对准不佳时,仍可大幅降低Cgd电容的变化值降低很多。另外,本发明的源极/汲极设计结构也可应用于修补结构中。
综上所述,本发明特殊的薄膜电晶体及具有此种薄膜电晶体的画素结构,主要特点在于利用不对称源极与汲极结构设计,而使得当第一金属层(闸极)与第二金属层(源极与汲极)的对准不佳时,仍可大幅降低Cgd电容的变化值;另外本发明的源极/汲极设计结构也可应用于修补结构中,因此可以大大提升元件的使用率。其具有上述诸多的优点及实用价值,在产品研发上确属创新,在产品结构、制造方法或功能上皆有较大的改进,较现有的薄膜电晶体及薄膜电晶体的画素结构具有增进的多项功效,且在技术上有较大进步,并产生了好用及实用的效果,具有产业广泛利用价值,从而更加适于实用,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1A与图1B分别是现有习知的一种画素结构无重迭失误及有重迭失误的上视结构示意图。
图2是依照本发明一较佳实施例的画素结构的上视结构示意图。
图3A、图3B分别是图2中第III部位的薄膜电晶体无重迭失误及有重迭失误的放大上视示意图。
图4A至图4F是依照图3A中IV-IV剖面所示的薄膜电晶体的制造流程剖面示意图。
图5、图6是依照本发明各实施例的薄膜电晶体的上视结构示意图。
图7是依照本发明较佳实施例的可修补薄膜电晶体的上视结构示意图。
100、200:画素结构 102、202、502、702:闸极
104、204、504、704:扫描配线 106、206、506、706:通道层
108、208、508:源极 110、210、510、710:汲极
112、212:资料配线 114、214:画素电极
116、216:接触窗 120、220、700:薄膜电晶体(晶体管)
203、503、703:凹口 205、402、505、705:闸介电层
400:基板 404:非晶硅层
406:蚀刻终止层 408、408a、408b、408c:光阻层
410:光罩 412、414:曝光制程
416:欧姆接触层 418:第二金属层
708:三叉型源极 708a:第一凸出部
708b:第二凸出部 708c:连接部
具体实施方式
以下结合附图及较佳实施例,对依据本发明提出的薄膜电晶体及具有此种薄膜电晶体的画素结构其具体结构、特征及其功效,详细说明如后。
请参阅图2所示,是依照本发明一较佳实施例的画素结构的上视结构示意图。本发明的画素结构200,包括一扫描配线204、一闸极202、一闸介电层205、一源极208、一汲极210、一信道层206、一数据配线212、一保护层(图中未示)、一接触窗216以及一画素电极214,其中:
该扫描配线204,是配置在一基板(图中未示)上,而闸极202是配置在基板上,且与扫描配线204电性相连,其中该闸极202具有一凹口203。而且,闸极202的凹口203的形状可以是三角形(如等腰三角形、不等腰三角形、正三角形)、四边形(如矩形、正方形、梯形)或不规则形等形状,而非限定于图中所示形状。
该闸介电层205,配置在基板上,覆盖闸极202与扫描配线204。
该信道层206,是配置在闸极202上方的闸介电层205上。
该源极208,是配置在闸极202上方的通道层206上,其中源极208位于凹口203上方以外的区域,且源极208与部分闸极202重迭。
该汲极210,配置于源极208所暴露出的通道层206上,其中汲极210是位于凹口203上方,且汲极210与凹口203旁的部分闸极202重迭。
再者,上述的通道层206、源极208、汲极210以与闸极202是构成一薄膜电晶体220,而在通道层206与源极208、汲极210之间还可包括一蚀刻中止层(I stopper)。
该数据配线212,是配置在闸介电层205上,且数据配线212是与源极208电性连接,而保护层配置在基板上方,覆盖住薄膜电晶体220、扫描配线204以及数据配线212。
该接触窗216,则配置在保护层中,且与汲极210电性接触。
另外,该画素电极214,是配置在保护层上,且画素电极214是藉由接触窗216而与汲极210电性连接。
为了详细说明本发明的优点,请参阅图3A与图3B所示,分别是图2的第III部位的薄膜电晶体无重迭失误(overlap shift)及有重迭失误的放大上视示意图。
请参阅图3A与图3B所示,本发明的薄膜电晶体220部分在无重迭失误时(请见图3A所示)的闸极202与汲极210间的寄生电容Cgd(a+b)与有重迭失误时(请见图3B所示)的闸极202与汲极210间的寄生电容Cgd(a’+b’)主要是依照闸极202与汲极210重迭部位的大小来决定,而本发明的设计可大幅降低因重迭失误所造成的寄生电容,甚至是如图3A与图3B在发生重迭失误的情形下,也不会使闸极202与汲极210间的寄生电容改变。其中,信道层206是指配置在闸极202上方的点状位置。
此外,在一实施例中,可将闸极202的凹口203加大,以减少x方向的重迭变化所造成的电流变化。
以下请参阅图4A至图4F所示,是依照图3A中IV-IV剖面所示的薄膜电晶体的制造流程剖面示意图。请首先参阅图4A所示,本实施例的薄膜电晶体,是先在一基板400上同时形成包含扫描配线(请见图3A中的扫描配线204)与闸极202的第一金属层。之后,在基板400上形成一闸介电层402,并覆盖扫描配线与闸极202,再依序形成一非晶硅(α-Si)层404以及一蚀刻终止层406,其中该蚀刻终止层406的材质如氮化硅。
之后,请参阅图4B所示,在基板400上形成一光阻层408。接着,在闸极202上方利用一光罩410对光阻层408进行曝光制程412,而被曝光的区域408c即为预定形成通道层(请见图3A的通道层206)的部位。
接着,请参阅图4C所示,从基板400背面对光阻层408进行另一道曝光制程414,此时被曝光的区域408b是以第一金属层(即闸极202)作为罩幕。
然后,请参阅图4D所示,对曝光过的光阻层408进行显影,再利用显影后的光阻层408c作为蚀刻罩幕,以图案化蚀刻终止层406。
接着,请参阅图4E所示,去除剩余的光阻层,再在基底400上形成一欧姆接触层416,并覆盖非晶硅层404以及一蚀刻终止层406。随后,在欧姆接触层416上形成一第二金属层418。
之后,请参阅图4F所示,图案化第二金属层418,以形成源极208与汲极210。同时,利用与图案化第二金属层418一样的光罩蚀刻欧姆接触层416以及非晶硅层404。由于部分闸极202上方存在有蚀刻终止层406,所以蚀刻终止层406以下的非晶硅层404不会被去除,而形成通道层206。
另外,本发明的薄膜电晶体的设计尚有多种变形,如图5与图6所示。
请参阅图5与图6所示,是依照本发明各实施例的薄膜电晶体的上视示意图。如图5、图6所示,其中的扫描配线504与闸极502的配置如图4A所示。而图5与图6中的通道层506(点状标示处)皆位于闸极502上的闸介电层505上,而两者的不同在于源极508及汲极510的配置,其中图5的汲极510与凹口503旁的部分闸极502重迭,而源极508包括两个条状部分,位于凹口503上方以外的区域且分别相邻汲极510的两长边配置;图6的汲极510除了与凹口503旁的部分闸极502重迭,还重迭于部分扫描配线504,而源极508除了分别相邻汲极510的两长边配置,还延伸至扫描配线504的上方。
另外,本发明的设计还可以应用于可修补(repair)结构中(如图7所示)。
请参阅图7所示,是依照本发明的较佳实施例的薄膜电晶体的上视示意图。请参阅图7所示,本发明的薄膜电晶体700,包括一扫描配线704、闸极702、闸介电层705、通道层706、汲极710以及一三叉型源极708。各构件(element)的结构配置与前述图4C大致相同,通道层706(点状标示处)是位于闸极702上的闸介电层705上,而其中的差异在于本图的三叉型源极708包括分别配置于配置于该闸介电层705上方的两第一凸出部708a、配置于第一凸出部708a间的扫描配线704上方的一第二凸出部708b以及连接前述各凸出部708a与708b的一连接部708c,其中第一凸出部708a是位于凹口703上方以外的区域,且第一凸出部708a与部分闸极702重迭。再者,第二凸出部708b较第一凸出部708a短,且连接部708c可超出扫描配线704配置。所以,当三叉型源极708其中一凸出部708a与708b发生故障时,可切断连接部708c与故障的凸出部相接处,以完成修补的动作。
综上所述,本发明的特点在于利用不对称源极与汲极设计,以便当第一金属层(闸极)与第二金属层(源极与汲极)的对准不佳时,仍可大幅降低Cgd电容的变化值降低。另外,本发明的源极/汲极设计结构也可应用于修补结构中,因此可以提升元件的使用率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (19)
1、一种薄膜电晶体,其特征在于其包括:
一闸极,配置于一基板上,其中该闸极具有至少一凹口;
一闸介电层,配置于该基板上,并将该闸极覆盖;
一源极,配置于该闸介电层上,其中该源极是位于该凹口上方以外的区域,且该源极与部分该闸极重迭;
一汲极,配置于该源极所暴露出的该闸介电层上,其中该汲极是位于该凹口上方,且该汲极与该凹口旁的部分该闸极重迭;以及
一信道层,配置在该闸极上方的该闸介电层以及该源极与该汲极之间。
2、根据权利要求1所述的薄膜电晶体,其特征在于其更包括一蚀刻中止层,位于该通道层以及该源极与汲极之间。
3、根据权利要求1所述的薄膜电晶体,其特征在于其更包括一欧姆接触层,位于该通道层以及该源极与汲极之间。
4、根据权利要求1所述的薄膜电晶体,其特征在于其中所述的源极与该闸极重迭。
5、根据权利要求1所述的薄膜电晶体,其特征在于其中所述的源极包括两个条状部分,分别相邻该汲极的两长边配置。
6、根据权利要求1所述的薄膜电晶体,其特征在于其中所述的闸极的该凹口的形状包括三角形、四边形或不规则形。
7、一种具有薄膜电晶体的画素结构,其特征在于其包括:
一扫描配线,配置在一基板上;
一闸极,配置于该基板上且与该扫描配线电性连接,其中该闸极具有至少一凹口;
一闸介电层,配置于该基板上,覆盖该扫描配线与该些闸极;
一信道层,配置在该些闸极上方的该闸介电层上;
一源极,配置于该信道层上,其中该源极是位于该凹口上方以外的区域,且该源极与部分该闸极重达;
一汲极,配置于该源极所暴露出的该通道层上,其中该汲极是位于该凹口上方,且该汲极与该凹口旁的部分该闸极重迭;
一数据配线,配置在该闸介电层上,且该数据配线是与该源极电性连接;
一保护层,配置在该基板上方,覆盖住该闸极、该闸介电层、该通道层、该源极、该汲极、该扫描配线以及该数据配线;
一接触窗,配置在该保护层中,且与该汲极电性接触;以及
一画素电极,配置在该保护层上,且该画素电极是藉由该接触窗而与该汲极电性连接。
8、根据权利要求7所述的画素结构,其特征在于其更包括一蚀刻中止层,位于该通道层以及该源极与汲极之间。
9、根据权利要求7所述的画素结构,其特征在于其更包括一欧姆接触层,位于该通道层以及该源极与汲极之间。
10、根据权利要求7所述的画素结构,其特征在于其中所述的源极与该闸极重迭。
11、根据权利要求7所述的画素结构,其特征在于其中所述的源极包括两个条状部分,分别相邻该汲极的两长边配置。
12、根据权利要求11所述的画素结构,其特征在于其中所述的该些源极更包括延伸至该扫描配线上方的该闸介电层上。
13、根据权利要求7所述的画素结构,其特征在于其中所述的闸极的凹口的形状包括三角形、四边形或不规则形。
14、一种薄膜电晶体,其特征在于其包括:
一扫描配线,配置在一基板上;
一闸极,配置于该基板上且与该扫描配线电性连接,其中该闸极具有至少一凹口;
一闸介电层,配置在该基板上,覆盖该扫描配线与该些闸极;
一汲极,配置在该凹口上方的该闸介电层上,且该汲极与该凹口旁的部分该闸极以及部分该扫瞄配线重迭;以及
一三叉型源极,配置在该闸介电层上,其中该三叉型源极包括:
二第一凸出部,配置于该闸介电层上,其中该些第一凸出部是位于该凹口上方以外的区域,且该些第一凸出部与部分该闸极重迭;
一第二凸出部,配置于该些第一凸出部之间的该扫描配线上方,其中该第二凸出部较该第一凸出部短;
一连接部,连接该些第二凸出部与该第一凸出部;以及
一信道层,配置在该些闸极与该汲极、该三叉型源极之间。
15、根据权利要求14所述的薄膜电晶体,其特征在于其更包括一蚀刻中止层,位于该通道层以及该汲极、该三叉型源极之间。
16、根据权利要求14所述的薄膜电晶体,其特征在于其更包括一欧姆接触层,位于该通道层以及该汲极、该三叉型源极之间。
17、根据权利要求14所述的薄膜电晶体,其特征在于其中所述的三叉型源极的该连接部是超出该扫描配线配置。
18、根据权利要求14所述的薄膜电晶体,其特征在于其中所述的闸极的凹口的形状包括三角形、四边形或不规则形。
19、根据权利要求14所述的薄膜电晶体,其特征在于其更包括一数据配线,配置在该闸介电层上,且该资料配线是与该三叉型源极电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031533906A CN1331241C (zh) | 2003-08-12 | 2003-08-12 | 薄膜晶体管及具有此种薄膜晶体管的像素结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031533906A CN1331241C (zh) | 2003-08-12 | 2003-08-12 | 薄膜晶体管及具有此种薄膜晶体管的像素结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1581513A true CN1581513A (zh) | 2005-02-16 |
CN1331241C CN1331241C (zh) | 2007-08-08 |
Family
ID=34580041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031533906A Expired - Fee Related CN1331241C (zh) | 2003-08-12 | 2003-08-12 | 薄膜晶体管及具有此种薄膜晶体管的像素结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1331241C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7427777B2 (en) | 2005-10-24 | 2008-09-23 | Chunghwa Picture Tubes, Ltd. | Thin film transistor, pixel structure and repairing method thereof |
CN100444383C (zh) * | 2005-11-04 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管、像素结构及像素结构之修补方法 |
US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
CN109946896A (zh) * | 2019-04-09 | 2019-06-28 | 惠科股份有限公司 | 阵列基板、主动开关阵列基板和液晶显示装置 |
US20210026177A1 (en) * | 2018-11-05 | 2021-01-28 | HKC Corporation Limited | Array substrate, display panel, and display apparatus |
WO2021051528A1 (zh) * | 2019-09-17 | 2021-03-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
TW522570B (en) * | 2001-11-06 | 2003-03-01 | Hannstar Display Corp | Manufacturing method of thin film transistor array substrate and its structure |
-
2003
- 2003-08-12 CN CNB031533906A patent/CN1331241C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7427777B2 (en) | 2005-10-24 | 2008-09-23 | Chunghwa Picture Tubes, Ltd. | Thin film transistor, pixel structure and repairing method thereof |
CN100444383C (zh) * | 2005-11-04 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管、像素结构及像素结构之修补方法 |
US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
US20210026177A1 (en) * | 2018-11-05 | 2021-01-28 | HKC Corporation Limited | Array substrate, display panel, and display apparatus |
US11556037B2 (en) * | 2018-11-05 | 2023-01-17 | HKC Corporation Limited | Array substrate, display panel, and display apparatus |
CN109946896A (zh) * | 2019-04-09 | 2019-06-28 | 惠科股份有限公司 | 阵列基板、主动开关阵列基板和液晶显示装置 |
WO2021051528A1 (zh) * | 2019-09-17 | 2021-03-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN1331241C (zh) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
CN1716066A (zh) | 液晶显示器件及其制造方法 | |
CN1991548A (zh) | 共平面开关模式液晶显示器件的阵列基板及其制造方法 | |
CN1388405A (zh) | 用喷墨系统形成液晶层的方法 | |
CN1702531A (zh) | 液晶显示器件及其制造方法 | |
CN1797163A (zh) | 液晶显示器件及其制造方法 | |
CN1991539A (zh) | 液晶显示器件及其制造方法 | |
CN1495477A (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
CN1991556A (zh) | 用于面内切换型液晶显示器件的阵列基板及其制造方法 | |
CN1959984A (zh) | 薄膜晶体管、像素结构及像素结构之修补方法 | |
CN1847940A (zh) | 形成焊盘电极及液晶显示器件的方法 | |
CN1866083A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
CN1573453A (zh) | 显示装置及其制造方法 | |
CN1760738A (zh) | 液晶显示装置及其制造方法 | |
CN1967338A (zh) | 显示基底及其制作方法以及具有其的显示装置 | |
CN1825172A (zh) | 阵列基板及其制造方法、显示面板和液晶显示装置 | |
CN1637548A (zh) | 透射反射型液晶显示器件及其制造方法 | |
CN101030583A (zh) | 薄膜晶体管阵列及其修补方法 | |
CN1737653A (zh) | 液晶显示装置 | |
CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN1581513A (zh) | 薄膜电晶体及具有此种薄膜电晶体的画素结构 | |
CN1893088A (zh) | 薄膜晶体管阵列 | |
CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
CN1637474A (zh) | 液晶显示器件及其制造方法 | |
CN1556435A (zh) | 薄膜晶体管阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070808 Termination date: 20210812 |
|
CF01 | Termination of patent right due to non-payment of annual fee |