CN1578201A

CN1578201A - 通过ldpc解码器对低密度奇偶校验码进行编码

Info

Publication number: CN1578201A
Application number: CNA2004100552732A
Authority: CN
Inventors: 孙凤文; 李琳南; 穆斯塔法·埃勒兹
Original assignee: DirecTV Group Inc
Current assignee: Dtvg Licensing Co
Priority date: 2003-07-03
Filing date: 2004-07-02
Publication date: 2005-02-09
Anticipated expiration: 2024-07-02
Also published as: EP1494360A3; CA2472827A1; CA2472827C; CN1578201B; JP4054006B2; JP2005051756A; HK1072840A1; US7430396B2; KR20050004121A; EP1494360A2; US20080313523A1; US8326213B2; US20050003756A1; KR100634940B1

Abstract

提供一种用于支持将低密度奇偶校验(LDPC)编码信号的广播发送的方法。接收机包括配置成将LDPC信号进行解码以输出解码信号的解码器(101)。所述解码器(101)进一步配置成作为编码器操作：同样，通过所述编码器重新编码所述接收的解码信号来执行消除干扰。上述方法特别适合于卫星广播系统。

Description

通过LDPC解码器对低密度奇偶校验码进行编码

相关申请

本申请涉及并根据35 U.S.C.§119(e)2003年7月3日提交的题为“Efficient Encoding of a Family of LDPC Code Through Its Decoder”的美国临时专利申请No.60/484,988的较早申请日的权利；其全部内容在此引用作为参考。

技术领域

本发明涉及通信系统，尤其涉及编码系统。

背景技术

通信系统使用编码来确保通过噪声通信信道的可靠通信。这些通信信道展示出固定的容量，该固定的容量可根据在某一信噪比(SNR)上的每符号位数表示，由此定义理论的上限值(称为香农(Shannon)极限)。结果，编码设计的目标是达到逼近该香农极限的速率。一种逼近香农极限的编码类是低密度奇偶校验(LDPC)码。

由于存在许多弊端，传统的LDPC码还没有广泛应用。一个弊端是LDPC编码技术非常复杂。使用其生成矩阵将LDPC码进行编码需要存储一个很大的非稀疏矩阵。此外，LDPC码需要大块是有效的；因此，即使LDPC码的奇偶校验矩阵是稀疏的，存储这些矩阵也是有困难的。

从实现的观点来看，面临很多挑战。例如，存储是LDPC码尚未广泛实施的重要原因。同样，在LDPC码实现上的关键挑战是怎样实现解码器中的几个处理引擎(节点)之间的连接网络。此外，解码过程中的计算负荷，特别是校验节点操作，面临困难。

例如，在广播应用中，由于利用接收机的参差调谐量，来源于对包括LDPC解码器的接收机硬件的任何成本影响是深远的。

另一方面，在一些诸如卫星广播应用的应用中，所需发射机的数量相对较少。这导致发射机的成本比接收机高很多。

因此，需要配置一种标准的接收机来执行编码操作。这样，发射机可以享受到接收机的经济性。

发明内容

这些和其他需要由本发明提出，其中，提供一种通过使用解码器部件执行低密度奇偶校验(LDPC)编码的方法。在一个实施例中，n-K个比特根据与逻辑0值相关联的信道比特的似然比的最大值被初始化。上述方法通过共享现有的解码器硬件有利地提供编码能力，从而以最小的成本来增强接收机的功能。由于LDPC解码器可以使用并行处理引擎的多重性，该解码器可以利用这些资源来提供快速有效的编码。同样，上述方案有利地消除在该接收机中构造用于该编码器的专用硬件的需要。这在涉及数百万个接收机的部署的卫星广播应用中能提供明显的成本节省。

根据本发明实施例的一方面，披露一种用于支持低密度奇偶校验(LDPC)编码信号广播发送到多个接收机的方法。该方法包括通过其中一个包括LDPC解码器的接收机接收输入信号。该方法还包括通过该解码器对输入信号进行编码以输出编码的信号。

根据本发明实施例的另一方面，披露一种用于接收低密度奇偶校验编码信号的广播发送的设备。该设备包括通过其中一个包括LDPC解码器的接收机接收输入信号的装置。该设备还包括一个配置为对输入信号进行编码以输出编码的信号的解码器。

根据本发明实施例的又一方面，披露一个用于产生低密度奇偶校验码的解码器。该解码器包括一个被配置为将接收的LDPC编码信号进行解码的处理器。该处理器进一步配置成对编码信号进行解码用于对接收的LDPC编码信号的干扰消除。

仅仅通过示意包括预计用于实现本发明的最好模式的多个特定实施例和实现，本发明的其他方面、特征和优点从下面详细的描述中更加明显。本发明还具有其他的不同的实施例，以及它的多个细节在各种显而易见的方面可以改进，所有这些没有脱离本发明的精神和范围。所以，附图和说明书认为本质上是示意，而不是限制。

附图说明

在附图中，本发明通过举例而不是限定的方式来描述，附图中的相同附图标记指示类似单元，其中：

图1是根据本发明实施例的能够执行LDPC编码的LDPC解码器原理图；

图2是根据本发明实施例的稀疏奇偶校验矩阵图；

图3是图2所示矩阵的LDPC码的偶图(bipartite graph)；

图4是根据本发明实施例的稀疏奇偶校验矩阵的子矩阵图，其中该子矩阵包含限定于低三角区的奇偶校验值；

图5是根据本发明实施例的图1所示的用于编码数据的LDPC解码器的操作的流程图；

图6是根据本发明实施例的图1所示的用于编码数据的LDPC解码器的修改操作的流程图；以及

图7是根据本发明实施例的可以执行编码和解码LDPC码处理的计算机系统图。

具体实施方式

描述对低密度奇偶校验(LDPC)码进行有效编码的系统、方法以及软件。在下面描述中，为了解释的目的，描述大量具体细节以提供对本发明的全面理解。然而，本领域的技术人员显然知道本发明在没有这些具体细节或有等同方案的情况下可以实施。其他情况下，已知的结构和装置以框图的形式示出以避免不必要地模糊本发明。

图1是根据本发明实施例的能够执行LDPC编码的低密度奇偶校验(LDPC)解码器的原理图。通常，LDPC编码过程包括在接收机处从信息源接收输入并输出适于纠错处理的高冗余的编码数据流。举例来说，该信息源从离散的字母表X中生成k信号。LDPC码由奇偶校验矩阵指定。另一方面，对LDPC码进行编码通常需要指定生成矩阵。即使可能通过使用高斯(Gaussian)消除从奇偶校验矩阵中获得生成矩阵，但产生的矩阵不再稀疏以及存储大的生成矩阵是复杂的。

LDPC编码过程使用简单编码技术从字母Y产生信号到调制器，所述简单编码技术通过将结构加到奇偶校验矩阵上仅仅使用该奇偶校验矩阵。具体地，通过约束矩阵的某个部分为三角形，而将限定置于奇偶校验矩阵上。这种奇偶校验矩阵的构造在图4中充分描述。这种限定导致产生可忽略不计的性能损耗，因此，构成有吸引力的折衷。

正如所示出的，由解码器101支持LDPC编码处理的功能组件包括接收的向量构造模块103、解码器初始化模块105和校验节点处理模块107。该校验节点处理模块107输出到计算存储在寄存器109的先前输出之和的加法器111。这些模块103、105、107以协同操作编码新的信息或重编码接收的数据流(如同在干扰消除应用中一样)。这个过程将参考图5和图6更详细描述。

为了理解本发明提供的优点，建议仔细观察如下描述的LDPC码是怎样产生的。

图2是根据本发明实施例的稀疏奇偶校验矩阵图。LDPC码是具有稀疏奇偶校验矩阵H_(n-k)xn的长的、线性块码。通常，该块的长度n的范围从数千比特到好几万比特。例如，长度n＝8和比率为1/2的LDPC码的奇偶校验矩阵在图2中描述。相同的码用每图3中的偶图等同表示。

图3是图2所示矩阵的LDPC码的偶图。奇偶校验等式表明，对于每个校验节点，所有相邻的比特节点的总和(GF(伽罗瓦域)(2)上)等于0。如附图中所示，根据预定的关系，比特节点占了图的左边并与一个或多个校验节点反复地相关联。例如，对应校验节点m₁，下面关于比特节点的表达式存在：n₁+n₄+n₅+n₈＝0

返回到图1的实例，LDPC解码器101被认为是消息传递解码器，其中，解码器101的目的是找到比特节点的值。为了完成这个任务，比特节点和校验节点反复地互相通信。这种通信的特性在下面描述。

从校验节点到比特节点，每个校验节点基于来自其他相邻比特节点的信息，给相邻比特节点提供一个关于那个比特节点的值的估计(“看法”)。例如，在上面的例子中，如果对于m₁，n₄，n₅和n₈的总和“看似”0，那么m₁指示n₁，n₁的值肯定是0(因为n₁+n₄+n₅+n₈＝0)；否则m₁指示n₁，n₁的值肯定是1。此外，对于软判决解码，能增加可靠性量度。

从比特节点到校验节点，每个比特节点基于来自其其他相邻校验节点的反馈，传递给相邻校验节点有关其自己的值的估计。在上面例子中，n₁仅有两个相邻校验节点m₁和m₃。如果来自m₃到n₁的反馈显示n₁的值大概是0，则n₁将通知m₁，n₁自己的估计值是0。对于比特节点具有多于2个相邻校验节点的情况，在汇报那个决定给其通信的校验节点之前，该比特节点根据来自于其他相邻校验节点的反馈来执行多数表决(软判决)。上述过程一直重复直到所有的比特节点被认为是正确的(也就是，所有奇偶校验等式都满足)，或者直到达到预定的迭代的最大次数，由此宣布一个解码故障。

图4是根据本发明实施例的稀疏奇偶校验矩阵的子矩阵图，其中该子矩阵包括限定于低三角区的奇偶校验值。如前所述，LDPC编码过程通过限定奇偶校验矩阵的低三角区的值能使用一种简单的编码技术。根据本发明的实施例，强加于奇偶校验矩阵的限定为以下形式：

H_(n-k)xn＝[A_(n-k)xkB_(n-k)x(n-k)]，其中B是低三角。

任何信息块i＝(i₀，i₁，...，i_k-1)，通过使用Hc^T＝0以及递归解出奇偶位被编码成码字c＝(i₀，i₁，...，i_k-1，p₀，p₁，...，p_n-k-1)；例如

a₀₀i₀+a₀₁i₁+...+a_0，k-1i_k-1+p₀＝0解p₀

a₁₀i₀+a₁₁i₁+...+a_1，k-1i_k-1+b₁₀p₀+p₁＝0解p₁，以及同样用于p₂，p₃，...，p_n-k-1.

由于LDPC解码器101可以实现为一个高度并行系统，使用硬件来解码的合理设计的编码器在处理时间方面是十分有效的。因此，编码过程在没有影响正常解码操作的情况下可以“窃取”时钟周期。在硬件成本方面，通过有利地调节解码器硬件的编码只给解码器101增加少许或者没有额外的成本。

为了解释的目的，尽管本发明的方法可以应用到其他LDPC码，关注的焦点是LDPC码(图4描述的)的一个特定族。根据矩阵运算的形式延续代码集，奇偶位的计算表达如下：

P＝B^-1A i。

编码通过执行上面的矩阵乘法来完成。这种编码过程适用于LDPC解码器101。为了解释的目的，假设LDPC由信任的传播解码。

两种情况可以考虑：第一种情况包括使用解码器101的硬件来编码通常任何信息(图5和图6)；以及第二种情况涉及重编码被同一硬件解码的数据。原则上，第二种情况是第一种情况的特殊情况，因此，其处理正好与第一种情况相同。可选地，关注对于第二种情况处理的某些优点不同于仅将这种情况视为先前方法的具体情况。

图5是根据本发明实施例的图1所示用于编码数据的LDPC解码器的操作流程图。应当认识到，任何硬件的实现必须使用有限的精度。因此，定义如下：令分别为一个特定信道比特的似然比的最大值的POSINF和NEGINF取1或-1(分别是逻辑0或1)。第一种情况的编码算法如下。

在步骤501，解码器101，每模块103，从将被编码的k信息位构造一个“接收向量”，使得头k个接收值从k信息位映射，逻辑0映射到POSINF和逻辑1映射到NEGINF。最后n-k个接收值也被初始化为POSINF。接下来，如步骤503，通过执行解码器101的正常初始化，解码器101被模块105用该构造向量(所有边的值)初始化。

在步骤505中，对于第i个校验节点，校验节点处理引擎107计算下面：

d_{i} = g (e_{1, i}, e_{2, i}, \cdot \cdot \cdot, e_{v_{i} - 1}),

其中v_i是连接到第i个校验节点的边数。在没有失去一般性的情况下，假定e_vi是连接到对应于一个非信息位(奇偶校验位)的比特节点的边。

接下来，如步骤507，解码器101执行硬判决 d＝(d₀，...，d_n-k-1)到一个二进位向量 b＝(b₀，...，b_n-k-1)。最后的奇偶校验 P则计算如下(步骤509)：

P_{i} = Σ_{m = n}^{i} &CirclePlus; b_{m}

从上面的过程来看，观察到，利用解码器101的一个迭代的计算时间，编码过程也可以由解码器101完成。假定LDPC解码器101通常需要迭代至少数十次迭代来对大多数码进行解码的事实，执行编码的时间是用于解码一个典型LDPC帧的时间的相对小的部分。

图6是根据本发明实施例的图1所示的用于编码数据的LDPC解码器的改进操作的流程图。该改进的过程类似于图5的过程；然而，在步骤601，最后n-k个接收值被初始化为“DON’T CARE”(或空值)而不是POSNF。步骤603-609对应于步骤503-509，因此不再描述。

图7示出了根据本发明实施例可以在其上实现的计算机系统。计算机系统700包括总线701或其他用于传输信息的通信机制，和耦合到总线701用来处理信息的处理器703。计算机系统也700还包括如随机存取存储器(RAM)或其他动态存储设备的主存储器705，该存储器耦合到总线701用于存储信息和被处理器703执行的指令。在被处理器703执行的指令的执行期间主存储器705也可用来存储临时变量或其他中间信息。计算机系统700进一步包括只读存储器(ROM)707或其他耦合到总线701用来存储静态信息和用于处理器703的指令的静态存储设备。诸如磁盘或光盘的存储设备709被另外耦合到总线701中用来存储信息和指令。

计算机系统700经由总线701耦合到显示器711，如：阴极射线管(CRT)、液晶显示器、有源矩阵显示器或等离子显示器，用来向计算机用户显示信息。诸如包括字母数字键和其他键的键盘的输入设备713耦合到总线701用于传输信息和命令选择到处理器703。另一类型的用户输入设备是光标控制器715，如：鼠标、跟踪球或光标指示键，用于传输指示信息和命令选择到处理器703并用于控制显示器711上的光标移动。

根据本发明的一个实施例，响应于处理器703执行包含在主存储器705中的指令的方案，计算机系统700提供LDPC码的产生。这些指令可以从另一个诸如存储设备709的计算机可读介质中读到主存储器705中。包含在主存储器705中的指令的方案的执行导致处理器703执行在此描述的处理步骤。多处理方案中的一个或多个处理器也可用来执行包含在主存储器705中的指令。在可选实施例中，硬线电路可以用来取代软件指令或与软件指令结合来实现本发明的实施例。因此，本发明的实施例不局限于任何具体的硬件电路和软件的组合。

计算机系统700也包括耦合到总线701的通信接口717。该通信接口717提供一个与网络链路719耦合的双向数据通信，该网络链路719连接到局域网721。例如，该通信接口717可以是数字用户线(DSL)卡或调制解调器、综合业务数字网(ISDN)卡、电缆调制解调器或电话调制解调器，以提供一个到相应类型电话线的数据通信连接。作为另一个例子，通信接口717可以是局域网(LAN)卡(如：以太网^TM或异步传输模式(ATM)网络)，来提供一个到兼容LAN的数据通信连接。无线链路也可以实现。在任何这种实现中，通信接口717发送和接收电、电磁或光信号，这些信号携带表示不同类型信息的数字数据流。此外，该通信接口717可以包括外围接口设备，如：通用串行总线(USB)接口、PCMCIA(个人计算机存储卡国际联合会)接口等等。

网络链路719典型地通过一个或多个网络为其他数据设备提供数据通信。例如，网络链路719可通过局域网721提供到主机723的连接，其中局域网具有一个到网络725(如广域网(WAN)或现在通常称为“因特网”的全球分组数据通信网络)或到被服务提供者操作的数据装置的连通性。局域网721和网络725都用电、电磁或光信号来输送信息和指令。通过各种网络的信号以及在网络链路719上和通过通信接口717的信号，与计算机系统700交换数字数据，是承载信息和指令的载波的示例形式。

计算机系统700可以通过网络、网络链路719和通信接口717来发送和接收包括程序代码的消息和数据。在因特网例子中，服务器(未示出)通过网络725、局域网721和通信接口717，可以发送请求的编码，该编码属于用来执行本发明实施例的应用程序。当编码接收到时，处理器703可以执行发送的编码和/或将编码存储在存储设备709或其他非易失性存储器中用来以后执行。如此，计算机系统700可以获得载波形式的应用编码。

术语“计算机可读介质”用在这儿指的是参与提供指令给处理器703用来执行的任何介质。这种介质可以有很多形式，包括但不限于非易失介质、易失介质和传输介质。非易失介质包括：如光盘或磁盘，例如存储设备709。易失介质包括诸如主存储器705的动态存储器。传输介质包括同轴电缆、铜线和光纤、包括包含总线701的线路。传输介质也可以呈现声波、光波或电磁波的形式，例如那些在射频(RF)和红外(IR)数据通信期间产生的中磁波。计算机可读介质通常的形式包括：例如：软盘、软磁盘、硬盘、磁带、任何其他磁介质、CD-ROM、CDRW、DVD、任何其他光介质、穿孔卡、纸带、光标记片、任何其他具有孔式样的或其他光学识别的标记的物理介质、RAM、PROM、EPROM、FLASH-EPROM、任何其他存储芯片或盒、载波、或任何计算机能读的介质。

计算机可读介质的各种形式包含给处理器提供用来执行的指令。例如，用于执行本发明的至少部分的指令最初承载在远程计算机的磁盘上。在这种方案中，远程计算机将指令加载到主存储器中并通过使用调制解调器在电话线上发送指令。本地计算机系统的调制解调器接收电话线上的数据并使用红外发射机将数据转换成红外信号然后发送该红外信号到便携式计算设备上，例如：个人数字助理(PDA)和膝上电脑。便携式计算设备上的红外检测器接收红外信号承载的信息和指令并将数据放到总线上。总线将数据传输到主存储器，处理器从存储器中检索指令并执行该指令。主存储器接收到的指令在被处理器执行前或执行后随意地存储在存储设备中。

因此，本发明的各种实施例提供一种用于支持将低密度奇偶校验(LDPC)编码的信号广播发送到多个接收机的方法。接收机包括一个LDPC解码器，该解码器将LDPC信号解码以输出解码的信号以及编码输入信号。该输入信号可以是解码信号，由此所述重编码的信号用于干扰消除。上述方法有利地避免了在接收机中配置一个单独、专用的编码器。

虽然本发明结合许多实施例和实施方案进行描述，然而本发明不受这些限制，而是包括所附权利要求书范围内的各种明显的修改和等同方案。

Claims

1.一种用于支持将低密度奇偶校验(LDPC)编码信号广播发送到多个接收机的方法，所述方法包括：

利用其中一个接收机接收输入信号，所述的一个接收机包括LDPC解码器(101)；

以及

利用所述解码器(101)对所述输入信号进行编码以输出编码的信号。

2.根据权利要求1所述的方法，进一步包括：

接收LDPC编码信号；以及

所述LDPC解码器(101)对LDPC信号进行解码以输出解码的信号。

3.根据权利要求2中所述的方法，其中所述输入信号是解码的信号，以及所述编码信号用于对所述接收到的LDPC信号的干扰消除。

4.根据权利要求2中所述的方法，其中解码和编码步骤同时执行。

5.根据权利要求4中所述的方法，进一步包括：

基于解码信号的头k个信息位构造接收向量；以及

用所述接收向量初始化解码器(101)。

6.根据权利要求4所述的方法，其中所述接收向量的长度是n，以及根据与逻辑零值相关联的信道位的似然比的最大值初始化所述n-k个比特。

7.根据权利要求4所述的方法，其中所述接收向量的长度是n，以及根据与空值相关联的信道位的似然比的最大值初始化所述n-k个比特。

8.根据权利要求1所述的方法，其中通过卫星链路接收所述LDPC信号。

9.根据权利要求1所述的方法，其中所述LDPC编码信号根据信号构象调制，所述信号构象包括：8-PSK(相移键控)、16-QAM(正交调幅)、16-APSK(振幅相移键控)、32-APSK以及QPSK(正交相移键控)中的一个。

10.一种承载用于支持将低密度奇偶校验(LDPC)编码信号广播发送到多个接收机的指令的计算机可读介质，所述指令被配置成在执行时，使得一个或多个处理器执行权利要求1所述的方法。

11.一种用于接收低密度奇偶校验(LDPC)编码信号的广播发送的接收器设备，所述设备包括：

用于通过其中一个接收机接收输入信号的装置，所述一个接收机包括LDPC解码器(101)；以及

解码器(101)，配置成将所述输入信号进行编码以输出编码的信号。

12.根据权利要求11中所述的设备，进一步包括：

用于接收LDPC编码信号的设备，其中所述解码器(101)将所述LDPC信号解码以输出解码的信号。

13.根据权利要求12所述的设备，其中所述输入信号是解码的信号，以及所述编码信号用于对所述接收到的LDPC信号的干扰消除。

14.根据权利要求12所述的设备，其中所述解码器(101)同时执行所述解码和编码。

15.根据权利要求12所述的设备，其中所述解码器(101)进一步配置成基于所述解码信号的头k个信息位构造接收向量，以及用所述接收向量初始化所述解码器(101)。

16.根据权利要求15所述的设备，其中所述的接收向量长度是n，以及根据与逻辑零值相关联的信道位的似然比的最大值初始化所述n-k个比特。

17.根据权利要求15所述的设备，其中所述的接收向量长度是n，以及根据与空值相关联的信道位的似然比的最大值初始化所述n-k个比特。

18.根据权利要求11所述的设备，其中通过在卫星链路接收所述LDPC信号。

19.根据权利要求11所述的设备，其中所述LDPC编码信号根据信号构象调制，所述信号构象包括：8-PSK(相移键控)、16-QAM(正交调幅)、16-APSK(振幅相移键控)、32-APSK以及QPSK(正交相移键控)中一个。

20.一种用于生成低密度奇偶校验(LDPC)码的解码器(101)，所述解码器(101)包括：

配置成将接收到的LDPC编码信号进行解码的处理器(703)；以及

其中所述处理器(703)进一步配置成将所述解码信号进行编码，以对所述接收到的LDPC编码信号进行干扰消除。