CN1576876A - 校准测试装置测试频道之校准装置及测试系统 - Google Patents
校准测试装置测试频道之校准装置及测试系统 Download PDFInfo
- Publication number
- CN1576876A CN1576876A CN200410071689.3A CN200410071689A CN1576876A CN 1576876 A CN1576876 A CN 1576876A CN 200410071689 A CN200410071689 A CN 200410071689A CN 1576876 A CN1576876 A CN 1576876A
- Authority
- CN
- China
- Prior art keywords
- contact
- contact area
- signal
- testing channel
- calibrating installation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000009434 installation Methods 0.000 claims description 118
- 230000008878 coupling Effects 0.000 claims description 39
- 238000010168 coupling process Methods 0.000 claims description 39
- 238000005859 coupling reaction Methods 0.000 claims description 39
- 238000000926 separation method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 230000008676 import Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明关于校准装置用以校准测试装置之测试频道，使一衬底晶片上之集成组件可为了以电子信号测试而被接触连接，该校准装置具有一连接装置以及具有一第一接触区域及与该第一接触区域隔离之一第二接触区域之一平面接触载体，其可经由该连接装置被电连接，该连接装置适用于连接该第一及第二接触区域至该测试装置，该第一接触区域实质上由该第二接触区域包围，因此，当连接至该测试装置之一针卡被放置于该校准装置之该接触载体之上时，该针卡之连接至将被校准之测试频道之一接触连接针被设置于该第一接触区域之上，且实质上复数或所有该针卡之位于未被校准之测试频道之其它接触针被放置于该第二接触区域。
Description
技术领域
本发明系关于测试装置测试频道校准之校准装置，以及具有此种校准装置之测试系统。
背景技术
半导体组件在它们的制程之后必须在测试系统的协助下受到测试。为此目的，这些半导体组件，在不可见的状态下，在具有接触连接针(contact-connecting needle)之针卡(needle card)的协助下被接触连接。这些接触连接的针经由测试频道被连接至测试装置，该测试装置传送信号至被连接的集成电路并经由该测试频道接收来自集成电路之响应信号。通常，测试信号及响应信号经由一测试频道，亦即集成电路与测试装置之间之一单一线，被传输。
在测试期间，除了功能之外，时间的参考(时钟)及信号的强度也被列入考虑。因为测试频道实质上不具有相同和信号延迟及信号衰减相关之相同的电性行为，因此需要校准此测试装置。每一测试器频道被设置一延迟组件以及一放大组件，以便让被引导至测试频道上的测试信号依据变化的时间期间而被延迟，或是，如果适合的话，被加速-假设一个已经存在的延迟-或依据一预定值被放大。这可以确保测试信号以相同的相位角度出现在集成电路上，亦即，具有和一参考相对之相同的时间参考以及具有实质上相同的信号强度。为设定测试频道之每一延迟单元以及放大单元，需要校准每一测试频道。
测试频道之校准通常藉由输入一校准信号至一非接触连接测试频道并测量信号的时间轮廓(profile)以及所产生之反射的校准信号之振幅电压而被执行。
为了达到较高的正确度，使用一种点对点(point-to-point)校准，尤其是在组件阶段的测试技术中。通常使用校准自动化装置以便调整测试频道的特性。此校准自动化装置独立地察看针卡的接触连接针并将它们连接至测试的测量线。此等测试频道的信号增益及信号传播时间随后独立地被调整。
双传输线的技术现在也逐渐地被使用于晶片测试方法中，因此校准自动化装置不再被使用。集成电路所在之衬底晶片被接触连接至一针卡，其建立集成电路与测试装置之间的接触。此针卡通常被固定设置于测试装置上且难以从外部取出，因此校准自动化装置不能对针卡进行存取。
因此，在点对点校准系统中，例如双传输线系统，于测试装置中设置一个额外的电机式位置校准接点，其可被提供给该将被校准之接触接针。此校准接点连接接触针卡之接触连接针。此校准装置是较复杂的，因为需要提供一个精确的电机定位系统。此外，此位置校准接点将邻近的接触连接针留在可能干扰校准操作之未定义的电位。
发明内容
本发明之目的在提供一种测试装置用之校准装置，以该校准装置使测试装置，尤其是点对点校准之晶片测试方法用之测试装置，可以较简单且精确地被校准。
此目的藉由权利要求第1项之校准装置而达成，同时也藉由权利要求第8项之测试系统而达成。
本发明其它的有益改善于权利要求依附项中指明。
本发明之第一形式在提供一种校准测试装置之测试频道用之校准装置。此测试装置系用以接触连接一衬底晶片上之集成组件以便以电子信号对其进行测试。此校准装置具有一连接装置以及一平面接触载体，于该接触载体上设置一第一接触区域以及与该第一接触区域隔离之一第二接触区域。该第一及第二接触区域可经由该连接装置被电性地连接。此连接装置可用以连接第一及第二接触区域至该测试装置。该第一接触区域实质上被该第二接触区域包围，因此当连接至测试装置之一针卡被放置于校准装置之接触载体之上时，连接至将被校准之测试频道之针卡的接触连接针被放置在第一接触区域之上，且实质上在未被校准之测试频道上之针卡之复数或全部其它连接接触针被放置在第二接触区域上。
此校准装置使其可以被插入在晶片测试方法中之已知测试集成电路之测试装置之内，以便能够执行测试装置之测试频道之校准。
如果所有的测试频道都以此方式被校准，在集成地路的测试期间，此信号以预定的信号强度以及以共同的时间参考呈现在集成电路上。为降低其它测试频道之相邻线的干扰，剩余的测试频道之线被接触连接至第二接触区域，其同样地经由连接装置被连接至测试装置。
此外，本发明之优点由校准装置可于对应接触连接针之接触连接用之每一测试频道之校准期间被适当地定位的事实所组成。为此目的，使用在制程中所用之已知所谓的晶片取样器，其亦被用来将集成芯片接触连接于硅晶片之上。因此可以依靠现存的系统做为所有三度空间之定位及调整之用。取代「产品晶片」，只有「校准装置」被加载于载体之上，所谓的「卡盘(chuck)」，以及被对应接触连接至针卡。
较佳者，第二接触区域连接至一固定电位，较佳者为一地电位，以便使相邻测试频道之干扰为最小。在与连接装置与测试装置之间的连接相同的方式中，此校准装置具有和信号衰减及信号传播时间相关之预定的电性行为。依据测试装置中之一传输装置经由测试频道的线，校准装置，连接装置并返回测试装置之一接收装置之间之被测量的总信号衰减以及被测量的总信号传播时间，将被校准之测试频道之延迟单元以及一放大单元可相对地被调整，因此在测试期间，此测试信号以预定的时间参考出现在第一接触区域，例如，相对于一参考信号，具有一预定的信号强度。
较佳者，此连接装置被形成为具有一内部连接以及包围该内部连接之一外部连接之一同轴连接器。此内部连接系连接于第一接触区域，而外部连接系连接至第二接触区域。
此接触载体可具有一隔离层，于该隔离层上之一侧设置该第一及第二接触区域。一导电遮蔽层被设置于相对于该等接触区域之该隔离层之该侧。这构成简单及尽可能平坦之一接触载体结构，因此这校准装置可以在实质上和具有将被测试之集成电路之衬底晶片相同的方式被导入该测试装置。导电遮蔽层的提供使得将被校准之测试装置尤其具有高频测试信号，因为此校准信号在被遮蔽的形式于校准装置中通过。
做为一实施例，可以使接触载体具有一第一及一第二隔离层，于其间引导一导电层用以连接该第一接触区域至该连接组件。该第一及第二接触区域被设置于该第一隔离层之相对该导电层之该侧之表面上。一导电遮蔽层被设置于该第二隔离层相对于该导电层之表面上，该遮蔽层连接至该连接装置且较佳者系与该第二接触区域接触。在此方式中，此连接装置可早在从与测试妆置之接触连接针之接触点开始以及远至该连接装置以被遮蔽的方式被引导于该第一接触区域与该连接装置之间。为此目的，此导电遮蔽层较佳者为连接至第二接触区域。
较佳者，提供一第三接触层，其以和第一及第二接触区域隔离的方式被设置于接触载体之表面上。第三接触区域实质上设置于邻近第一接触区域之处因此相邻该将被校准频道之一测试频道被连接至该第三接触区域，当该针卡被放置于该接触载体上时，亦即，被施加一信号之另一线被引导至该将被校准之测试频道附近内。在此方式中，可以执行一测试频道之校准，而一特定信号图案或其它可能改变的信号被施加至第三接触区域。因为相邻的测试频道可能因为串音，或其它效应，而实质上互相干扰，相邻测试频道之间的耦合效应因此在设定增益及延迟的期间被列入考虑。由相邻的测试频道干扰的不同信号衰减及传播时间因此可受到补偿，即使在测试方法的项目中，依据相邻测试频道的信号而定，藉由对应变化的信号增益及信号延迟。
较佳者，连接装置被相对于接触载体侧向设置，此连接装置经由施加于载体上之导体轨迹连接至第一接触区域。
本发明之另一形式提供一种具有一测试装置以及具有一校准装置之测试系统。此测试装置具有复数测试频道，提供在相对信号方向之信号传输用之第一及第二传输线给每一测试频道。将被校准之测试频道之第一及第二传输线可经由针卡之接触连接针连接至第一接触区域。一校准线连接该测试装置至该连接装置。
具有可式插入的校准装置之测试系统使得测试系统之测试频道的独立校准之可能的。在此情况中，为了校准测试频道之前进线，施加一校准信号至该测试频道之前进线且此信号因此经由针卡以及设置于其上之接触连接针而被施加至该校准装置之第一接触区域。经由测试频道之前进线被传送之校准信号经由校准装置之连接装置以及经由校准线被回馈至测试装置。在测试装置，传播时间及信号衰减被测量且者些被用以决定传送信号至此测试频道上所用之信号延迟及信号增益。在相同的方式中，另一校准信号可经由校准线从测试装置被施加至校准装置之连接装置，并可经由第一接触区域，针卡之接触连接针以及测试频道之返回线被测试装置接收。
本发明之另一形式提供一种以一校准装置校准一测试系统之一测试频道之方法。此测试频道藉由设定经由该测试频道被传输之一测试信号用之一被决定的信号延迟以及一被决定之信号增益而被校准。第一区域电连接至该测试频道，该校准装置经由连接装置连接至测试装置。经由测试频道，通过校准装置并经由连接装置回到被连接之测试装置之来自校准装置之一校准信号之信号衰减及信号传播时间被测量，此信号延迟依据信号传播时间而被设定，而信号增益依据信号衰减而被设定。
依据本发明之方法使得正确地决定测试装置与第一接触区域之间的测试频道之信号衰减及传播时间是可能的，假设校准装置，连接装置以及连接装置与测试装置之间的信号传播时间及信号衰减为已知。独立地设定每一测试频道之信号增益及信号延迟的可能性使得执行校准是可能的，因此在每一测试频道之接触连接针在一接触区域致能一接触连接，所以可以施加具有一预定信号强度及一预定时间参考之测试信号至将被测试之集成电路。
附图说明
本发明之较佳实例将参照附图被详细说明，其中：
第1图表示具有本发明第一实施例之本发明之校准装置之平面图；
第2图表示依据第1图实施例之校准装置之剖面图，其亦表示校准装置之个别层；
第3图表示本发明第二时施例之校准装置之剖面图；
第4图表示另一实施例之校准装置；以及
第5图表示第三实施例之校准装置之剖面图，该校准装置具有复数层，每一层系以平面图表示之。
具体实施方式
第1图说明本发明第一实施例之第一校准装置20。第一校准装置20具有一导电或非导电衬底1，于其上以隔离的方式设置一第一接触区域2以及包围该第一接触区域2之一第二接触区域3。接触区域2，3较佳者系从具有最低的可能电阻系数之金属材料制成。同样位于衬底上一隔离层10被设置于接触区域与衬底1之间，因此未形成为一接触区域之第一接触区域与第二接触区域之间的接触区域形成第一接触区域2与第二接触区域3之间的隔离。
第一校准装置20具有一连接装置5，其较佳者系以相对于衬底1之同轴插拴连接的形式而被形成。第一接触区域2经由在第一校准装置之表面上行走之导体轨迹6而被连接至同轴插拴连接器之内部导体7。同轴插拴连接器7之外部导体连接至第二接触区3。
在另一实施例中，连接装置5也可具有接触接脚以便和承载第一校准装置之载体连接。也可提供不同结构之连接装置5。
第2图说明第1图实施例之第一校准装置20之剖面图。此校准装置具有复数层设置于衬底1之上。一导电的遮蔽层8被设置于衬底1之上，并且连接至同轴插拴连接器5之外部连接9。位于遮蔽层8之上的是具有穿透孔11之隔离层10，以便建立遮蔽层与隔离层上之第二接触区域3之间的电性接触。较佳者，可提供复数穿透孔11以确保第二接触区域3之上的均匀电位分布并提供具有最低的可能电阻之第二接触区域3之每一位置与同轴插拴连接器5之外部连接9之间的每一位置之接触。第一接触区域2以及接触区域2与同轴插拴连接器之内部连接7之间的连接线同样被设置在隔离层10之上。
依据本发明之第一校准装置20系用以校准测试装置之测试频道。已知的测试装置于第3图中表示。此测试装置12包括一测试图案产生器13，用以提供测试集成电路所需之测试信号。此等测试信号经由测试频道被传输至一针卡15。此针卡15具有接触连接针16，其可被放置于将受测试之集成电路之接触区域上以便和后者接触连接。
测试频道14系一种点对点连接，且具有一前进线14A以及一返回线14B。信号在前进线14A上从测试装置12传输至针卡15，而由针卡15接收之信号经由返回线14B传输至测试装置12。因为测试频道14之前进及返回线14A，14B由于其长度及/或结构具有不同的信号衰减及不同的信号传播时间，在测试装置12中提供补偿组件。
前进线14A之补偿组件在接触连接针16上，测试信号以相对彼此或相对一参考时钟信号实质相同信号强度及实质相同的时间参考呈现的方式改变由测试图案产生器提供的测试信号。为此目的，为测试装置12中的每一前进线14A提供信号放大器17及延迟组件18。测试频道14之每一返回线14B经由另一信号放大器22连接至测试评估单元以便分析由受测试之集成电路输出之被接收信号。
为校准每一测试频道之信号放大器17以及延迟单元18，在载体23上以其可由针卡15被接触连接之方式提供一校准单元20。为决定将于信号放大器17及延迟组件18上设定之个别的信号增益以及信号延迟，针卡15的每一接触连接针16以被连接至一测试频道14之接触连接针16和第一接触区域接触而针卡15之剩余或复数剩余的接触连接针接触连接第二接触区域3的方式被连续地设置在校准装置上。因此确保测试频道14，亦即连接至第二接触区域3之测试频道14之前进线14A及返回线14B，系位于固定的电位。
此固定的电位经由连接装置5由测试装置为第二接触区域3而被预先描述。经由连接装置5，校准装置20经由回馈线21被连接至测试装置12。校准装置及回馈装置21之信号衰减及信号延迟实质上已精确地为已知。
为了校准，由测试装置12提供一校准信号。此校准信号系经测试频道14之一前进线14A，经由针卡15，被指派给该测试频道14之接触连接针16，经由校准装置20之第一接触区域2以及经由回馈线21而被传输，且校准信号之信号延迟以及其衰减也同样被测量。因为已事先知道校准装置20以及回馈线21之信号衰减及信号延迟，测试装置12与相关测试频道14之接触针之间的信号衰减以及其时间延迟也可从被测量之信号延迟及被测量的信号衰减而被决定。这些随后被用以做为设定相关信号放大器17以及延迟组件18之基础。以一实施例而言，当校准信号出现时，相对的信号衰减及信号延迟也可与对应的参考值，适用的信号放大器及延迟组件18，进行比较，直到出现在接触连接针之信号具有想要的信号强度及想要的时间参考为止。
第4图说明依据本发明第二实施例之第二校准装置30。其与第一实施例之第一校准装置20实质上之不同在于二个另外的第三接触区域31被设置于相邻该第接触区域2之处，该第三接触区域实质上以隔离的方式被设置在该衬底之表面上。第三接触区域31之数目实质上如所希望者。在第三接触区域与第二接触连接装置30之一对应连接装置32之间没有连接。在测试装置12之针卡15的放置上，一测试频道14之一前进线14A连接至第一接触区域2。此测试频道14之与之相邻之一前进线14A，14B连接至第三接触区域31，因此与第三接触区域31连接之测试频道实质上与剩余的测试频道14隔离。所有剩余的复数测试频道14经由针卡15连接至另一校准装置30之第二接触区域。另一校准装置30使得依据以上所述之方法的测试频道14的校准为可能，可以在依据相邻将被测试频道之测试频道上之预定信号轮廓而定的方式中执行校准。因此，举例而言，可以依据预定的图案改变复数相邻测试频道14之电位并决定其于将被校准之测试频道14上之干扰。指派给将被测试频道14之信号放大器17以及延迟装置18随后可被指派从将被校准之测试频道14上之被测量信号传播时间及信号衰减之一平均值所产生之一信号增益及一信号延迟。在具有测试装置12之协助的集成电路测试期间，也可使个别的信号增益及个别的信号延迟适合此状态或相邻测试频道14之信号轮廓。
第5图说明依据本发明之第三校准装置40之第三实施例。在同之前实施例的方式中，一导电遮蔽层8被施加于衬底1之上，一隔离层10被设置于该遮蔽层8之上。该隔离层具有穿透孔11以便提供该遮蔽层8与施加于该隔离层10之上之一接触连接层48之间之电性连接。该接触连接层具有一导体轨迹41以便连接一接触区域42至该同轴连接装置5之内部导体7。
连接导体41以隔离的方式行进并被一地层43包围。此地层43经由穿透孔11与遮蔽层8接触。另一隔离层46被施加于接触连接层48之上。另一隔离层46具有另一穿透孔44以及一接触孔45以便产生一穿透的接触连接。另一第一及第二接触区域47，49随后被施加于另一隔离层46之上。
第一另一接触区域47经由接触孔45电连接至接触连接层48之接触区域42。第二另一接触区域49经由该另一穿透孔44导电性电连接至地区域43以及遮蔽层8。遮蔽层8连接至同轴插拴连接器5之外部连接。
在此方式中，第一接触区域47与同轴插拴连接器5之间的连接不需要经由第三校准装置40之表面行进，而是在第三校准装置40之内前进。这使得实质上所有包围将被校准之测试频道之测试频道被连接至第二接触区域，且后者因此被引导至一预定电位，以便以此方式在定义的情况下致能一校准。
Claims (9)
1.一种校准装置(20，30，40)，用以校准一测试装置(12)之一测试频道(14)，使一衬底晶片(1)上之集成组件可以为以电子信号测试而被接触连接，
该校准装置(20，30，40)，具有一连接装置以及具有一第一接触区域(2，47)及与该第一接触区域(2，47)隔离之一第二接触区域(3，49)之一平面接触载体，其可经由该连接装置(5)被电连接，
该连接装置(5)适用于连接该第一及第二接触区域(2，3，47，49)至该测试装置(12)，
该第一接触区域(2，47)实质上由该第二接触区域包围，因此，当连接至该测试装置(12)之一针卡(15)被放置于该校准装置(20，30，40)之该接触载体之上时，该针卡(15)之连接至将被校准之测试频道之一接触连接针(16)被设置于该第一接触区域(2，47)之上，且实质上复数或所有该针卡(15)之位于未被校准之测试频道(14)之其它接触针(16)被放置于该第二接触区域(3，49)。
2.如权利要求第1项之校准装置(20，30，40)，该连接装置系被形成为具有一内部连接(7)以及包围该内部连接(7)之一外部连接(9)，该内部连接(7)连接至该第一接触区域(2，47)，而该外部连接(9)连接至该第二接触区域(3，49)。
3.如权利要求第1至2项任一项之校准装置(20，30，40)，该接触载体具有一隔离层(10)，该第一及第二接触区域(2，3，47，49)被设置于其上之一侧，一导电遮蔽层(8)被设置于该隔离层(10)之与该等接触区域(2，3，47，49)相对之该侧上。
4.如权利要求第1或2项之校准装置(20，30，40)，该接触载体具有一第一及一第二隔离层(10，46)，于其间导入一接触连接层(48)用以连接该第一接触区域(47)至该连接装置(5)，该第一接触及第二接触区域(47，49)被设置于相对于该接触连接层(48)之该第一隔离层(10)之一侧之该表面上，一导电遮蔽层(8)被设置于相对该接触连接层(48)之该第二隔离层(46)之该表面上，该遮蔽层连接至该连接装置(5)。
5.如权利要求第4项之校准装置(20，30，40)，该导电遮蔽层(8)系连接于该第二接触区域(3，49)。
6.如权利要求第1至5任一项之校准装置(20，30，40)，与该第一及第二接触区域(2，3，47，49)隔离之一第三接触区域(31)被设置于实质上相邻该第一接触区域(2，47)之该接触载体上，因此当该针卡(15)被放置于该接触载体上时，与将被校准之测试频道相邻之一测试频道(14)与该第三接触区域(31)连接。
7.如权利要求第1至6项任一项之校准装置(20，30，40)，该连接装置(5)相对于该接触载体侧向设置，该连接装置(5)经由施加至该接触载体之一导体轨迹与该第一接触区域(2，47)连接。
8.一种具有如权利要求第1至7项任一项之可插入式校准装置(20，30，40)及测试装置(12)之测试系统，该测试装置(12)具有复数测试频道(14)，一第一及一第二传输线(14A，14B)用以提供在相对方向之信号传输给每一测试频道，将被校准之测试频道(14)之该第一及第二传输线(14A，14B)可经由该针卡(15)之该接触连接针(16)连接至该第一接触区域(2，47)，一校准线(21)连接该测试装置(12)至该连接装置(5)。
9.一种以权利要求第1至7项任一项之校准装置(20，30，40)校准一测试系统之一测试频道(14)之方法，该测试频道藉由设定经由该测试频道(14)被传输之一测试信号用之一信号延迟以及一信号增益而被校准，该第一区域(2，47)电连接至该测试频道(14)，该校准装置(20，30，40)经由该连接装置(5)连接至该测试装置(12)，经由该测试频道(14)，通过该校准装置(20，30，40)并经由该连接装置(5)回到该测试装置(12)之一信号之信号衰减及信号传播时间被测量，该信号延迟依据该信号传播时间而被设定，而该信号增益依据该信号衰减而被设定。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10333101.8 | 2003-07-21 | ||
| DE10333101A DE10333101B4 (de) | 2003-07-21 | 2003-07-21 | Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung, Testersystem und Verfahren zum Kalibrieren eines Testerkanals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1576876A true CN1576876A (zh) | 2005-02-09 |
| CN100533170C CN100533170C (zh) | 2009-08-26 |
Family
ID=34111626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100716893A Expired - Fee Related CN100533170C (zh) | 2003-07-21 | 2004-07-21 | 校准测试装置测试频道之校准装置及测试系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7061260B2 (zh) |
| CN (1) | CN100533170C (zh) |
| DE (1) | DE10333101B4 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103675647A (zh) * | 2013-12-10 | 2014-03-26 | 中国船舶重工集团公司第七〇九研究所 | 一种基于集成电路标准样片的校准装置及方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10330043B4 (de) * | 2003-06-30 | 2007-09-27 | Infineon Technologies Ag | System und Kalibrierverfahren |
| US7106081B2 (en) * | 2004-07-08 | 2006-09-12 | Verigy Ipco | Parallel calibration system for a test device |
| DE102004057772B3 (de) * | 2004-11-30 | 2006-05-24 | Infineon Technologies Ag | Einsetzbare Kalibriervorrichtung |
| KR100736680B1 (ko) * | 2006-08-10 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치의 캘리브레이션 방법 |
| ITMI20062497A1 (it) * | 2006-12-22 | 2008-06-23 | St Microelectronics Srl | Cartuccia di collaudo con generazione interna dei segnali di collaudo |
| US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
| US20090085598A1 (en) * | 2007-09-28 | 2009-04-02 | Qimonda Ag | Integrated circuit test system and method with test driver sharing |
| US8780959B2 (en) * | 2009-01-13 | 2014-07-15 | Intel Mobile Communications GmbH | Integrated transceiver loop back self test by amplitude modulation |
| WO2012084028A1 (en) * | 2010-12-22 | 2012-06-28 | Verigy (Singapore) Pte. Ltd. | Calibration module for a tester and tester |
| DE102012205943B4 (de) * | 2012-04-12 | 2021-07-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Anordnung zum Kalibrieren einer Messeinrichtung |
| CN104091329B (zh) * | 2014-06-25 | 2017-02-15 | 清华大学 | 一种ct图像的标定方法、装置和一种ct系统 |
| CN114325542B (zh) * | 2021-11-23 | 2023-08-22 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统直流信号校准板、校准装置及校准方法 |
| CN114264996B (zh) * | 2021-11-30 | 2024-05-03 | 上海御渡半导体科技有限公司 | 一种ate设备dc校准有效性的检测方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4815469A (en) * | 1987-10-08 | 1989-03-28 | Siemens-Pacesetter, Inc. | Implantable blood oxygen sensor and method of use |
| US5078136A (en) * | 1988-03-30 | 1992-01-07 | Nellcor Incorporated | Method and apparatus for calculating arterial oxygen saturation based plethysmographs including transients |
| US4869254A (en) * | 1988-03-30 | 1989-09-26 | Nellcor Incorporated | Method and apparatus for calculating arterial oxygen saturation |
| US6480733B1 (en) * | 1999-11-10 | 2002-11-12 | Pacesetter, Inc. | Method for monitoring heart failure |
| US6409675B1 (en) * | 1999-11-10 | 2002-06-25 | Pacesetter, Inc. | Extravascular hemodynamic monitor |
| DE10056882C2 (de) * | 2000-11-16 | 2003-06-05 | Infineon Technologies Ag | Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat |
| KR100518546B1 (ko) * | 2002-12-13 | 2005-10-04 | 삼성전자주식회사 | 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 |
| US6911814B2 (en) * | 2003-07-01 | 2005-06-28 | Formfactor, Inc. | Apparatus and method for electromechanical testing and validation of probe cards |
| US7092759B2 (en) * | 2003-07-30 | 2006-08-15 | Medtronic, Inc. | Method of optimizing cardiac resynchronization therapy using sensor signals of septal wall motion |
-
2003
- 2003-07-21 DE DE10333101A patent/DE10333101B4/de not_active Expired - Fee Related
-
2004
- 2004-07-20 US US10/894,942 patent/US7061260B2/en not_active Expired - Fee Related
- 2004-07-21 CN CNB2004100716893A patent/CN100533170C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103675647A (zh) * | 2013-12-10 | 2014-03-26 | 中国船舶重工集团公司第七〇九研究所 | 一种基于集成电路标准样片的校准装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7061260B2 (en) | 2006-06-13 |
| DE10333101A1 (de) | 2005-03-03 |
| DE10333101B4 (de) | 2008-05-21 |
| US20050046436A1 (en) | 2005-03-03 |
| CN100533170C (zh) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100533170C (zh) | 校准测试装置测试频道之校准装置及测试系统 | |
| US6930494B2 (en) | Capacitive probe assembly with flex circuit | |
| US6535006B2 (en) | Test socket and system | |
| US6911814B2 (en) | Apparatus and method for electromechanical testing and validation of probe cards | |
| US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
| EP1295139B1 (en) | Arrangement for calibrating timing of an integrated circuit wafer tester and method | |
| US7132834B2 (en) | Capacitive sensor measurement method for discrete time sampled system for in-circuit test | |
| EP0862062B1 (en) | Circuit board inspection apparatus and method | |
| US6087842A (en) | Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry | |
| EP0815460B1 (en) | Manufacturing defect analyzer with improved fault coverage | |
| EP2315043B1 (en) | Testing of electronic devices through a capacitive interface | |
| US5969530A (en) | Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal | |
| CN101484819B (zh) | 自动测试装置及与其配套使用的校准设备和校准方法 | |
| EP0361779A1 (en) | Micro-strip architecture for membrane test probe | |
| KR20020075733A (ko) | 집적 회로 테스터의 소켓 보정을 위한 방법 및 장치 | |
| KR20010085437A (ko) | 소켓 보정 방법 및 장치 | |
| CN113504454B (zh) | 一种分析仪的校准方法及芯片测试方法和系统 | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| US5903164A (en) | Active wafer level contacting system | |
| CN1352747A (zh) | 无线测试集成电路的方法和装置 | |
| US7439728B1 (en) | System and method for test socket calibration using composite waveform | |
| US20030152153A1 (en) | Signaling through electromagnetic couplers | |
| US20040183546A1 (en) | Signal detection contactor and signal correcting system | |
| US20050194961A1 (en) | On board built in test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120926 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160114 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090826 Termination date: 20160721 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |