CN1560899A - 薄膜晶体管阵列基板及其修补方法 - Google Patents

Abstract

本发明是关于一种薄膜晶体管阵列基板及其修补方法。该薄膜晶体管阵列基板，主要是由一基板、多个扫瞄配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及多对修补垫所构成。其中，扫瞄配线以及资料配线配置于基板上以区分出多个画素区域。薄膜晶体管分别位于各画素区域内，并且藉由对应的扫瞄配线与资料配线驱动。画素电极分别位于各画素区域内，以与对应的薄膜晶体管电性连接。每一对修补垫配置于扫瞄配线与资料配线的交会处的两侧，且各对修补垫是位于资料配线下方。另外，其修补方式是先将瑕疵资料配线与对应的一对待熔接修补垫相熔接，接着再形成一修补配线以将瑕疵资料配线连接。

Description

薄膜晶体管阵列基板及其修补方法

技术领域

本发明涉及一种薄膜晶体管阵列基板(TFT array substrate)及其修补方法，特别是涉及一种能够确保修补良率的薄膜晶体管阵列基板及其修补方法。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体组件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率加、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT LCD)已逐渐成为市场的主流。

一般的液晶显示器都有可能会面临点瑕疵(dot defect)或是线瑕疵(line defect)等问题。一般的点瑕疵通常指的是因画素电容中的上、下电极因粒子(particle)而异常导通，或是因为扫瞄配线与资料配线交错处因粒子而异常导通所导致的亮点或是暗点；而一般线瑕疵通常是因为扫瞄配线或是资料配线断掉所导致。当液晶显示器发生上述的点瑕疵或是线瑕疵时，若不进行针对异常导通的部分修补，将使得液晶面板的制程量率大幅下降。以下将针对现有习知技术的修补技术进行说明。

请参阅图1所示，是现有习知技术中以激光化学气相沉积方式(LaserCVD)进行修补的示意图。该现有习知的画素结构100，主要是由一扫描配线102、一信号配线104、一薄膜晶体管106以及一画素电极108所构成。其中，该薄膜晶体管106具有一闸极106a、一通道层106b以及一源极/汲极106c，且闸极106是与扫描配线102电性连接，源极/汲极106c是与信号配线104、画素电极108电性连接。

由于扫描配线102属于第一金属层M1的一部份，而信号配线104属于第二金属层M2的一部份，因此扫描配线102与信号配线104之间会以一第一介电层(闸极绝缘层)彼此电性隔绝，而在信号配线104上方亦会覆盖一第二介电层(保护层)。然而，扫描配线102与信号配线104交错的区域上常会因介电层的品质不良(如杂质、微粒等污染)而发生短路的现象，此时便必须进行修补的工作。一般常见的修补是先将短路区域两端的信号配线104沿着虚线切断，接着再以激光照射的方式在第二介电层中形成二修补开口110，并以激光化学气相沉积(laser CVD)的方式形成一修补配线112，该修补配线112可藉由修补开口110将切断的信号配线104再度连接起来，进而达到修补的目的。

请参阅图2所示，是现有习知技术在进行激光修补之后修补处的剖面图。在修补的过程中，资料配线104在形成修补开口110的同时常会被激光所损坏，由于一般的资料配线104为钼/铝/钼(Mo/Al/Mo)的多层金属结构所构成，且铝金属的熔点较钼金属的熔点低，因此资料配线104被激光破坏后铝金属层会先被气化而形成翘曲轮廓A。值得注意的是，藉由激光化学气相沉积所形成的修补配线112十分容易在此翘曲轮廓A附近产生断裂的现象，进而导致整个激光修补动作失效。

由此可见，上述现有的薄膜晶体管阵列基板及其修补方法仍存在有缺陷，而亟待加以进一步改进。为了解决现有的薄膜晶体管阵列基板及其修补方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于上述现有的薄膜晶体管阵列基板及其修补方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的薄膜晶体管阵列基板及其修补方法，能改进一般现有的薄膜晶体管阵列基板及其修补方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的薄膜晶体管阵列基板存在的缺陷，而提供一种新型结构的薄膜晶体管阵列基板，所要解决的技术问题是使其提供一种能够有效确保修补的优良率，以避免修补配线形成开路的薄膜晶体管阵列基板，从而更加适于实用，且具有产业上的利用价值。

本发明的另一目的在于，克服现有的薄膜晶体管阵列基板的修补方法存在的缺陷，而提供一种新的薄膜晶体管阵列基板的修补方法，所要解决的技术问题是使其提供一种能够有效确保修补良率，以避免修补配线形成开路的薄膜晶体管阵列基板的修补方法，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板，其包括：一基板；多数个扫瞄配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫瞄配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫瞄配线以及该些资料配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；以及多数对修补垫，每一该些对修补垫是配置于该些扫瞄配线与该些资料配线的多数个交会处其中之一的两侧，且该些对修补垫是位于该些资料配线下方。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜晶体管阵列基板，其更包括至少一修补配线，横跨该些扫瞄配线中的至少一瑕疵扫瞄配线，并藉由该些对修补垫中的至少一对待熔接修补垫来修补该些资料配线中的至少一瑕疵资料配线，其中该瑕疵资料配线包括位于该瑕疵扫瞄配线上方的一瑕疵配线以及位于该瑕疵扫瞄配线两侧的二正常配线，该些正常配线是与该对待熔接修补垫相熔接，并且藉由该修补配线相连接。

前述的薄膜晶体管阵列基板，其中所述的该些资料配线包括第一金属层/第二金属层/第三金属层的多层金属结构，且第一金属层的熔点是高于第二金属层的熔点。

前述的薄膜晶体管阵列基板，其中所述的该些资料配线包括钼/铝/钼(Mo/Al/Mo)的多层金属结构。

前述的薄膜晶体管阵列基板，其中所述的该些对修补垫与该些扫瞄配线的材质相同。

前述的薄膜晶体管阵列基板，其中所述的该些对修补垫是完全位于该些资料配线下方。

前述的薄膜晶体管阵列基板，其中所述的该些对修补垫是部分位于该些资料配线下方。

前述的薄膜晶体管阵列基板，其中所述的该些画素电极的材质包括铟锡氧化物与铟锌氧化物其中之一。

前述的薄膜晶体管阵列基板，其中所述的该些薄膜晶体管包括非晶硅薄膜晶体管以及多晶硅薄膜晶体管其中之一。

前述的薄膜晶体管阵列基板，其中所述的该些薄膜晶体管为底闸极型态薄膜晶体管以及顶电极型态薄膜晶体管其中之一。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适于对上述技术方案的薄膜晶体管阵列基板进行修补，当该些资料配线中的至少一瑕疵资料配线与将该些扫瞄配线中的至少一瑕疵扫瞄配线异常导通时，该薄膜晶体管阵列基板的修补方法包括以下步骤：在该瑕疵扫瞄配线两侧处，将该瑕疵资料配线切断成位于该瑕疵扫瞄配线上方的一瑕疵配线以及位于该瑕疵扫瞄配线两侧的二正常配线；将该瑕疵资料配线所对应到的至少一对待熔接修补垫与该些正常配线相熔接；以及形成至少一修补配线，横跨该瑕疵扫瞄配线，以将与该对待熔接修补垫相熔接的该些正常配线连接。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜晶体管阵列基板的修补方法，其中所述的瑕疵资料配线的切断方式包括激光切割。

前述的薄膜晶体管阵列基板的修补方法，其中所述的修补配线的形成方法包括激光化学气相沉积。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫瞄配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及多对修补垫所构成。其中，扫瞄配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫瞄配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接。每一对修补垫是配置于扫瞄配线与资料配线的交会处的两侧，且各对修补垫是位于资料配线下方。

在本实施例中，薄膜晶体管阵列基板例如更包括至少一修补配线，该修补配线是横跨扫瞄配线中的至少一瑕疵扫瞄配线，并藉由各对修补垫中的至少一对待熔接修补垫来修补资料配线中的至少一瑕疵资料配线。值得注意的是，该瑕疵资料配线包括位于瑕疵扫瞄配线上方的一瑕疵配线以及位于瑕疵扫瞄配线两侧的二正常配线，正常配线是与该对待熔接修补垫相熔接，并且藉由修补配线相连接。

在本实施例的薄膜晶体管阵列基板中，资料配线例如为第一金属层/第二金属层/第三金属层的多层金属结构，且第一金属层的熔点是高于第二金属层的熔点。另外，本实施例的资料配线例如为钼/铝/钼(Mo/Al/Mo)的多层金属结构或是其它多层金属结构。

在本实施例的薄膜晶体管阵列基板中，修补垫的材质例如与扫瞄配线的材质相同。修补垫例如是完全或是部分位于资料配线下方。

在本实施例的薄膜晶体管阵列基板中，画素电极的材质例如为铟锡氧化物(ITO)、铟锌氧化物(IZO)或是其它导电材质。

值得注意的是，在本实施例上述的薄膜晶体管阵列基板中，薄膜晶体管例如为底闸极型态的非晶硅薄膜晶体管、顶闸极型态的非晶硅薄膜晶体管、底闸极型态的多晶硅薄膜晶体管，或是顶闸极型态的多晶硅薄膜晶体管。

为达上述目的，本发明还提出一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当资料配线中的至少一瑕疵资料配线与将该些扫瞄配线中的至少一瑕疵扫瞄配线异常导通时，该薄膜晶体管阵列基板的修补方法包括下列步骤。首先，在瑕疵扫瞄配线两侧处，将瑕疵资料配线切断成位于瑕疵扫瞄配线上方的一瑕疵配线以及位于瑕疵扫瞄配线两侧的二正常配线。接着将瑕疵资料配线所对应到的至少一对待熔接修补垫与上述的正常配线相熔接。之后，形成至少一修补配线，横跨瑕疵扫瞄配线，以将与该对待熔接修补垫相熔接的正常配线连接。

在本实施例的薄膜晶体管阵列基板的修补方法中，瑕疵资料配线例如是藉由激光切割(laser cutting)的方式切断。另外修补配线例如是藉由激光化学气相沉积的方式形成。

经由上述可知，本发明的薄膜晶体管阵列基板，主要是由一基板、多个扫瞄配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及多对修补垫所构成。其中，扫瞄配线以及资料配线配置于基板上以区分出多个画素区域。薄膜晶体管分别位于各画素区域内，并且藉由对应的扫瞄配线与资料配线驱动。画素电极分别位于各画素区域内，以与对应的薄膜晶体管电性连接。每一对修补垫配置于扫瞄配线与资料配线的交会处的两侧，且各对修补垫是位于资料配线下方。另外，其修补方式是先将瑕疵资料配线与对应的一对待熔接修补垫相熔接，接着再形成一修补配线以将瑕疵资料配线连接。

借由上述技术方案，本发明至少具有下列优点：

由于本发明在各资料配线下方设计多对修补垫，并令每一对修补垫配置于扫瞄配线与资料配线的交会处的两侧，因此本发明在进行修补的动作时，可以先将被切断的瑕疵资料配线(正常配线)与对应到的一对待熔接修补垫相熔接，接着再形成修补配线，而可确实达成修补的目的。

本发明的正常配线与待熔接修补垫相熔接之后，二者熔接后的表面并不会有明显的翘曲轮廓产生。因此，藉由激光化学气相沉积所形成的修补配线在此修补处亦不易有断裂的现象产生。

本发明的薄膜晶体管阵列基板及其修补方法并不会有现有技术修补不完全的疑虑。此外，由于修补垫可与薄膜晶体管中的闸极一并形成，故在制造成本上并不会造成负担。

综上所述，本发明特殊的薄膜晶体管阵列基板，能够有效确保修补的优良率，以避免修补配线形成开路。本发明的新的薄膜晶体管阵列基板的修补方法，能够有效确保修补优良率，以避免修补配线形成开路。其具有上述诸多优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的薄膜晶体管阵列基板及其修补方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

本发明的具体结构及其方法由以下实施例及附图详细给出。

附图说明

图1是现有习知技术中以激光化学气相沉积方式进行修补的示意图。

图2是现有习知技术在进行激光修补之后修补处的剖面图。

图3是依照本发明一较佳实施例薄膜晶体管阵列基板的示意图。

图4是图3中的薄膜晶体管阵列基板经过激光修补之后的示意图。

图5是图4中的薄膜晶体管阵列基板沿着A-A’剖面线的剖面示意图。

图6A、图6B及图6C是依照本发明一较佳实施例不同尺寸的修补垫与资料配线的相对位置示意图。

图7是依照本发明一较佳实施例在正常配线是与待熔接修补垫相熔接之后修补处的剖面图。

图8是依照本发明一较佳实施例在进行激光修补之后修补处的剖面图。

100：画素结构                       102：扫描配线

104：信号配线                       106：薄膜晶体管

106a：闸极                          106b：通道层

106c：源极/汲极                     108：画素电极

110：修补开口                       112：修补配线

200：薄膜晶体管阵列(数组)基板       210：基板

212：画素区域                       220：扫瞄配线

220’：瑕疵扫瞄配线                 230：资料配线(数据配线)

230’：瑕疵资料配线                 232：瑕疵配线

232a：第一金属层                    232b：第二金属层

232c：第三金属层                    234、236：正常配线

240：薄膜晶体管                     250：画素电极

260：修补垫                         260’：待熔接修补垫

270：闸介电层                       280：保护层

282：开口                           285：熔接金属

290：修补配线                       A：翘曲轮廓

M1：第一金属层                      M2：第二金属层

W：资料配线的宽度                X：修补垫的尺寸

具体实施方式

以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及其修补方法其具体结构、方法、步骤、特征及其功效，详细说明如后。

请参阅图3所示，是依照本发明一较佳实施例薄膜晶体管阵列基板的示意图。本实施例的薄膜晶体管阵列基板200，主要是由一基板210(绘示于图5)、多个扫瞄配线220、多个资料配线230、多个薄膜晶体管240、多个画素电极250，以及多对修补垫260所构成，其中：

该扫瞄配线220以及资料配线230，是配置于基板210上，以将基板210区分出多个画素区域212。

该薄膜晶体管240，是分别位于各画素区域212内，并且藉由对应的扫瞄配线220以及对应的资料配线230驱动。

该画素电极250，是分别位于各画素区域212内，以与对应的薄膜晶体管240电性连接。

该每一对修补垫260，是配置于扫瞄配线220与资料配线230的交会处的两侧，且各对修补垫260是位于资料配线230下方。此外，修补垫260是与薄膜晶体管240中的闸极一并形成，故各对修补垫260的材质例如是与扫瞄配线的材质相同。

本实施例的薄膜晶体管阵列基板200中，基板210的材质例如是为玻璃、石英、塑料，或是其它透明绝缘材质。扫瞄配线220以及资料配线230的材质例如为铝、铬、钛、钨、钽、钼，或是该等材质所组成的多层结构(multi-layer structure)或合金(alloy)。薄膜晶体管240例如为底闸极型态的非晶硅薄膜晶体管(bottom gate type a-Si TFT)、顶闸极型态的非晶硅薄膜晶体管(top gate type a-Si TFT)、底闸极型态的多晶硅薄膜晶体管(bottom gate type LTPS-TFT)，或是顶闸极型态的多晶硅薄膜晶体管(top gate type LTPS-TFT)，本实施例中仅以底闸极型态的非晶硅薄膜晶体管为例进行详细的说明。

同样请参阅图3所示，本实施例中，画素电极250的材质例如为铟锡氧化物(ITO)、铟锌氧化物(IZO)等透明材料，或是具有光反射特性的导电材质(例如金属)。换言之，当画素电极250采用透明材质时，在薄膜晶体管阵列基板200与一对向基板组立之后，便形成穿透式的液晶面板；反之，当画素电极250采用金属或其它光反射材质时，在薄膜晶体管阵列基板200与一对向基板组立之后，便形成反射式的液晶面板；另外，当画素电极250的部分区域采用透明材质，而部分区域采用金属或其它光反射材质时，在薄膜晶体管阵列基板200与一对向基板组立之后，便形成半穿透半反射式的液晶面板。

请参阅图4、图5所示，图4是图3中的薄膜晶体管阵列基板经过激光修补之后的示意图，而图5是图4中的薄膜晶体管阵列基板沿着A-A’剖面线的剖面示意图。

首先请参阅图4所示，当扫瞄配线220中的一条瑕疵扫瞄配线220’与资料配线230中的一条瑕疵资料配线230’在二者的交会处发生异常导通时，资料信号便无法正确地被写入瑕疵扫瞄配线220’与瑕疵资料配线230’所控制的画素中，造成该画素显示异常。此时，通常需要对上述的显示异常的画素进行修补的动作。首先，在该瑕疵扫瞄配线220’两侧的适当位置上，将瑕疵资料配线230’切断成一条瑕疵配线232以及二条正常配线234、236。其中，瑕疵配线232是位于瑕疵扫瞄配线220’上方，而正常配线234与正常配线236是分别位于瑕疵扫瞄配线220’两侧。此外，上述的瑕疵资料配线230’例如是藉由激光切割的方式切断。

接着请同时参阅图4与图5所示，在瑕疵资料配线230’被切断成瑕疵配线232以及正常配线234、236之后，接着将瑕疵资料配线230所对应到的一对待熔接修补垫260’分别与正常配线234及正常配线236相熔接。值得注意的是，上述的待熔接修补垫260’与正常配线234、236之间例如是藉由一激光束进行熔接的动作。在熔接的过程中，该激光束会先照射于正常配线234以及正常配线236上方的保护层280，以在照射位置上形成一开口282。接着，激光束会照射于正常配线234、正常配线236、闸介电层270以及待熔接修补垫260’上，此时，闸介电层270会被烧穿，以使正常配线234以及正常配线236分别与对应的待熔接修补垫260’相熔接。更详细的说，正常配线234以及正常配线236与个别对应的待熔接修补垫260’之间可藉由熔接金属285而彼此电性连接。在本实施例中，熔接金属285是以激光束进行熔接之后所产生的，其例如是分布于开口282的至少部分侧壁上。

在上述熔接步骤之后，接着形成一横跨瑕疵扫瞄配线220’的修补配线290，以将与待熔接修补垫260’相熔接的正常配线234及正常配线236再度连接。承上所述，修补配线290例如是藉由激光化学气相沉积的方式形成。

本实施例的薄膜晶体管阵列基板200在经过上述的修补步骤之后，瑕疵资料配线230’中的正常配线234及正常配线236会与部分的待熔接修补垫260’相熔接，并且藉由修补配线290彼此电性连接。此外，瑕疵资料配线230’中与瑕疵扫瞄配线220’导通的瑕疵配线232便不会对画素的驱动造成不良的影响。

接着请参阅图5所示，在本实施例中，资料配线230例如为第一金属层232/第二金属层234/第三金属层236的多层金属结构，且第一金属层232的熔点是高于第二金属层234的熔点。其中，第一金属层232以及第三金属层236例如皆为熔点较高的钼金属，而第二金属层234例如为熔点较低的铝金属。当资料配线230为钼/铝/钼的多层金属结构时，若依照现有习知技术的薄膜晶体管阵列设计与修补方法，将会有无法有效修补的疑虑，反观本实施例，正常配线234及正常配线236是与待熔接修补垫260’相熔接，并且藉由修补配线290彼此电性连接，不会有修补配线112在该翘曲轮廓A(绘示于图2)附近产生断裂的现象，故修补良率可以大幅度的提升。

请同时参阅图6A、图6B以及图6C所示，图6A、图6B及图6C是依照本发明一较佳实施例不同尺寸的修补垫与资料配线的相对位置示意图。本实施例中，修补垫260的尺寸X例如是小于资料配线230的宽度W(如图6A所示)、等于资料配线230的宽度W(如图6B所示)，或是大于资料配线230的宽度W(如图6C所示)。此外，修补垫260的分布位置例如是完全位于资料配线230下方(如图6A所示)，或是部分位于资料配线230下方(如图6B与图6C所示)。当然，任何熟悉此项技术的人士在参阅本发明的上述揭示内容后，当可将修补垫260的形状与分布位置作适当的变化，惟其仍应属于本发明的范畴。

请参阅图7、图8所示，图7是依照本发明一较佳实施例在正常配线是与待熔接修补垫相熔接之后修补处的剖面图，图8是依照本发明一较佳实施例在进行激光修补之后修补处的剖面图。首先请参阅图7所示，正常配线是与待熔接修补垫相熔接之后，二者熔接后的表面并不会有明显的翘曲轮廓产生。因此，藉由激光化学气相沉积所形成的修补配线在此修补处亦不易有断裂的现象产生。

综上所述，本发明的薄膜晶体管阵列基板及其修补方法与现有习知技术相比较，并不会有修补不完全的疑虑。此外，由于修补垫可与薄膜晶体管中的闸极一并形成，故在制造成本上并不会造成负担。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1、一种薄膜晶体管阵列基板，其特征在于其包括：

一基板；

多数个扫瞄配线，配置于该基板上；

多数个资料配线，配置于该基板上，其中该些扫瞄配线与该些资料配线是区分出多数个画素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫瞄配线以及该些资料配线驱动；

多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；以及

多数对修补垫，每一该些对修补垫是配置于该些扫瞄配线与该些资料配线的多数个交会处其中之一的两侧，且该些对修补垫是位于该些资料配线下方。

2、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其更包括至少一修补配线，横跨该些扫瞄配线中的至少一瑕疵扫瞄配线，并藉由该些对修补垫中的至少一对待熔接修补垫来修补该些资料配线中的至少一瑕疵资料配线，其中该瑕疵资料配线包括位于该瑕疵扫瞄配线上方的一瑕疵配线以及位于该瑕疵扫瞄配线两侧的二正常配线，该些正常配线是与该对待熔接修补垫相熔接，并且藉由该修补配线相连接。

3、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些资料配线包括第一金属层/第二金属层/第三金属层的多层金属结构，且第一金属层的熔点是高于第二金属层的熔点。

4、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些资料配线包括钼/铝/钼(Mo/Al/Mo)的多层金属结构。

5、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些对修补垫与该些扫瞄配线的材质相同。

6、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些对修补垫是完全位于该些资料配线下方。

7、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些对修补垫是部分位于该些资料配线下方。

8、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些画素电极的材质包括铟锡氧化物与铟锌氧化物其中之一。

9、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些薄膜晶体管包括非晶硅薄膜晶体管以及多晶硅薄膜晶体管其中之一。

10、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些薄膜晶体管为底闸极型态薄膜晶体管以及顶电极型态薄膜晶体管其中之一。

11、一种薄膜晶体管阵列基板的修补方法，适于对权利要求1的薄膜晶体管阵列基板进行修补，其特征在于当该些资料配线中的至少一瑕疵资料配线与将该些扫瞄配线中的至少一瑕疵扫瞄配线异常导通时，该薄膜晶体管阵列基板的修补方法包括以下步骤：

在该瑕疵扫瞄配线两侧处，将该瑕疵资料配线切断成位于该瑕疵扫瞄配线上方的一瑕疵配线以及位于该瑕疵扫瞄配线两侧的二正常配线；

将该瑕疵资料配线所对应到的至少一对待熔接修补垫与该些正常配线相熔接；以及

形成至少一修补配线，横跨该瑕疵扫瞄配线，以将与该对待熔接修补垫相熔接的该些正常配线连接。

12、根据权利要求11所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的瑕疵资料配线的切断方式包括激光切割。

13、根据权利要求11所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的修补配线的形成方法包括激光化学气相沉积。

Images