CN1549972A - 智能存储器 - Google Patents

Abstract

一种智能存储器，其包括一存储阵列和一个或多个存储加强的附加功能并完全被封装在一标准的存储器封装中，其大体上与一标准的集成电路存储器具有同一配置和形式。智能存储器芯片的其中一种是一多媒体RAM(MMRAM)芯片，该芯片在一单独的集成电路芯片上设置一存储阵列和一压缩器/解压缩器(CODEC)部分，所述存储阵列部分与CODEC部分之间的连接是在单独的集成电路晶片上。该智能存储器能消除在个人通讯装置中的集成电路封装中附加特别功能的需要和大大地减少时钟频率以及减少基带芯片的能耗。

Description

智能存储器

技术领域

本发明涉及集成电路存储器芯片，更其体地说，涉及一增强的集成电路存储器芯片，其把附加的功能合并在一标准的存储器封装中。

背景技术

便携式电子装置诸如膝上型计算机、手机、个人数字助理(PDA’s)、由诸如Nintendo和Sony公司生产的手提式或便携式游戏控制台以及其他便携式的电子装置，所述的全部装置均采用标准的集成电路存储器。标准的存储器包括但不限于静态随机存储器(SRAM)、伪SRAM、动态随机存取存储器(DRAM)、闪存储器、电可擦可编程只读存储器(EEPROM)、电可编程只读存储器(EPROM)、只读存储器(ROM)等等。所述各种标准的存储器通常由许多存储器制造商诸如Samsung、Sony、Mitsubishi、NEC、Micron、Infineon、Cypress、IDT、UMC、Hyundai等等制造。由于标准的存储器是大量消耗的商品，故而有一些限定各种存储器封装的各种物理形态和电功能的工业标准，所述封装诸如小型外框封装(SOP)、薄型小型外框封装(TSOP)、缩小薄型小型外框封装(STSOP)和一球栅阵列(BGA)封装。对于管脚的封装诸如各种小型外框封装(SOP)，一工业标准包括管脚线路配置。对于BGA封装，一工业的标准包括球的直径尺寸、间距和线路图。

成功的存储器产品倾向于成为工业标准，这样对存储器是十分重要的。原始设备制造商(OEM)最好是用工业标准，该制造商是标准存储器的买主并喜欢有多个供应商供应相同的零件以致于OEM考虑到竞争价格、进度安排和其他的考量可以有多个来源。存储器制造商也赞同标准化，尤其对于那些想要获得现有供应商的客户的新近的制造商。为了与现有的供应商竞争，较新的存储器制造商一定要维持与一标准的集成电路存储器封装相同的基本配置、形式和功能或至少把制造商的产品与标准之间的差异减至最小。存储器封装的配置是一存储器集成电路封装在所有三维空间中的尺寸和存储器集成电路封装的线路配置。形式是封装种类和封装材料，例如塑料或陶瓷。采购一符合工业标准的元件将使顾客OEM制造商需要做的工作减至最小以适应采用较新的存储器制造商的集成电路。较新的存储器制造商的存储器集成电路一般具有与现有的供应商的存储器集成电路相同的记忆功能。较新的存储器集成电路常常在速度、能耗和性能方面有改进以使较新的存储集成电路比那由些现有的供应商提供的更吸引。

存储器制作的加工技术一直在改进以致于每隔几年，存储器的密度和尺寸就加倍。例如，无线通讯工业中，手机所需的存储器一般已从1MB SRAM连同8MB闪存储器增加至2/4/8MB SRAM连同16/32/64MB闪存储器。存储器封装的配置和形式已从SRAM封装和一单独的闪存储器演变成一闪/SRAM组合封装，其把SRAM和闪存储器放入同一封装模件中诸如球栅阵列(BGA)。所有BGA的闪/SRAM组合均有相类似的封装尺寸、种类、球的间距和配置，同时，如先前所述，该组合可与客户特定应用的别家制造商的产品互换。

当手机的设计从2G(第二代)进展至3G(第三代)以外，新的手机设计所需要的存储器要进一步提升。RAM设计中，SRAM正发展成伪静态的存储器，其具有一DRAM核心单元和一静态RAM I/O界面。最后，随着存储器的尺寸和密度再增加，SRAM将因成本原故而发展成为纯的DRAM。

新的无线通讯装置诸如手机、PDA、游戏控制台和其他便携式装置需要加大存储阵列尺寸。与需要加大存储阵列尺寸的同时，许多附加的功能正被加到无线通讯装置因为手机设计已从模拟至数字格式。目前，新手机的设计提供高保真度音质和设有声频信号功能，例如MP3音乐、影像和其他多媒体功能。正被加入到无线通讯装置中的其他附加功能包括在网路存取数据流、地图上实时方向与位置的全球定位系统(GPS)和无线通讯装置之间的短距离无线通讯的蓝牙装置。其他附加功能正由IC供应商引入并加入到手机与别的无线通讯装置中。

无线通讯工业在1990年代迅速发展。在1999年，全球手机销量约2亿8千万台。在2000年，全球手机销量己超越4亿台并估计在2001年时会接近5亿台。随着互联网的蓬勃发展，互联网推动的全球经济正激发和启动急速增长的移动数据内容与应用的市埸。

图1所示为一表明移动通讯系统的各种阶段的演变图表。无线电行业从最初的第一代1G与第二代2G的电话通讯发展至2.5G的数字阶段。第三代3G数字多媒体阶段提供无线多媒体装置，诸如手机和诸如Palm(掌上电脑)、palmtop(掌上型电脑)和laptop computer(膝上型电脑)的无线个人数字助理(PDA)。这些3G多媒体无线装置设有高清晰度的彩色影像显示器，其质量比得上电视机或个人电脑监视器。为了使所述多媒体无线装置所需的数据传送量减至最小，广泛地把诸如MovingPicture Expert Group-4(MPEG-4)的数据压缩与解压缩(CODEC)技术用于视听信息流动传输，以提供一些应用，诸如数字存取媒体、数字视听通讯的以内容为基的存取和其他应用。一些公司已研制出CODEC DSP芯片，其能够通过互联网和下一代移动手机传送与接收高质量的声频和视频信号。所述CODEC DSP芯片采用176×144象素的四分之一通用中间格式(QCIF)标准屏幕尺寸来以每秒钟10至15帧的一般速度在电视电话中重现图像。

一般手机装置采用一植入的控制器/处理器结合模拟到数字(A-to-D)和数字到模拟(D-to-A)的转换器去执行手机的基频IC芯片中的CODEC DSP。

除了CODEC以外，基频(BB)IC供应商也正在把一个或多个附加功能诸如全球定位系统(GPS)和蓝牙本地无线通讯功能加入供应商的基频集成电路中。为了达到所述全部功能，就需要由诸如ARM、Intel和MIP等制造商制造较佳的处理器，以便以高时钟频率运行并满足附加功能的处理要求。以高数据速率运行的目前较强的处理器能耗大，这样就迅速地耗尽电池并减少移动手机的有效操作时间。

此外，为了存储在手机中集成电路存储器中存储的数据，以便用作数据编码/解码、数据压缩/解压缩和显示，该基频芯片就一定要在每一时钟周期在印刷电路的数据总线上跟存储芯片联通，该总线处于单个基频集成电路封装和存储器集成电路封装之间。为以一足够高的数据速率有效地驱动在单个基频集成电路封装和单个存储器集成电路封装之间的印刷电路(PCB)数据总线，在每一集成电路上的集成电路输出驱动器就要为PCB数据总线提供足够电流驱动。这样就更增加能量消耗并耗尽电池。

图2所示为先有技术的多媒体无线系统10的已简化的系统结构，该系统在一般的无线通讯装置诸如手机中采用。所述系统通常包括几个分立的集成电路封装，其通过印刷电路上的一总线互相联通，以PCB总线12表示。一RF集成电路14通过一天线16传送和接收RF信号。数据信号在PCB总线12上的RF集成电路14被传入和传出。一标准存储器集成电路封装18，诸如SRAM或FLASH/SRAM组合存储器，该封装端子与系统总线12连接。一LCD显示器控制器集成电路20的端子与系统总线12连接以及在一适用的LCD显示装置21诸如一LCD文字显示屏幕上为显示文字提供信号。一基频(BB)集成电路22装有一微控制核心诸如由ARM或MIPs所提供的微控制核心。

图2所示为通常由基频集成电路22提供的一般手机中所要求的大部分附加功能。附加的功能诸如MPEG4功能，其以软连线或硬连线功能装备，所述功能则植入基频集成电路22的硬件和/或软件中。

在基频集成电路不能接纳附加的功能时，就设置一个或多个特别附加功能的集成电路封装，以24表示，例如，一GPS集成电路芯片封装提供所要的附加功能。为了提供更多特别专用的功能，要提供一组基频芯片，通常其包含一微控制器和一个或多个附加的DSP集成电路。

可以认为，手机制造商不喜欢采用基频芯片组的附加的集成电路。附加的集成电路将增大手机中印刷电路的尺寸、增加手机的重量、需要更多的库存和控制附加的集成电路以及增加额外的成本。因此，当手机行业研制成更先进型号的手机时，倾向于尽可能把许多的功能加入一单个多功能基频集成电路中和消除特别功能的集成电路或芯片组。

然而，还应当知道，手机行业趋向于把更多功能加入到单独的基频集成电路或一基频芯片组，以便增加基频集成电路或芯片组的复杂性并在基频集成电路中要求额外的信号处理能力。例如，基频芯片中采用的基本微控制器已由ARM 7至9改为ARM10至11，而时钟周期速率则由兆赫至几百兆赫。单基频集成电路或一基频芯片组的性能要求的极大提高将使基频集成电路的的尺寸、数量、复杂性和成本增加。

同时也看到，越复杂的基频集成电路就需要更多的能量。将来会要求3G和以后的设计，手机或无线装置经常要装上需要经常以非常高的时钟速率运行的基频集成电路。这将大大地增加基频集成电路的能耗并迅速地耗尽手机的电池，以及手机电池充电之间的可用时间缩短。

因此，就需要一种把附加的存储加强功能加入便携式电子装置中，诸如无线装置或手机，但不会增加封装的数量和能量耗，同时大体上与一标准存储器集成电路保持相同的配置和形式的技术方法。

发明内容

因此，本发明的目的是提供一种把移动通讯和消费类电子产品的附加的功能加入到诸如手机的无线装置中的方法。所述方法没有大大地增加能耗并提供附加的功能，同时大体上与一标准的集成电路存储器保持相同的配置和形式。

本发明提供一智能存储器，其包括一存储阵列和结合一个或多个存储加强的附加功能。所有这些均封装在一标准存储器封装中，以使一基频芯片的工作量减轻。通过使所述存储加强的附加功能与一标准的存储器封装结合，诸如一闪-SRAM组合封装，就可获得许多的优点。所述优点包括：不需要附加特别功能的集成电路封装；大大减少基频芯片所执行的功能并减少基频芯片的时钟速率和能耗。

智能存储器芯片的一种是多媒体RAM(MMRAM)芯片，其在单独的集成电路芯片上设有一存储阵列和一压缩器/解压缩器(CODEC)部分，所述存储阵列和CODEC部分之间的连接则在单独的集成电路芯片上。

智能存储器和多媒体RAM设有一单独的芯片结构，其大大地减少基频微控制器单元(MPU)所需的处理速率和能量。该智能存储器和多媒体RAM采用与传统存储器相同的具有相似或同样的管脚或球凸设计的封装配备极小或不用改动的PC电路板，例如个人通讯装置的PC电路板。特别功能，诸如MPEG4功能，在不需外部I/O缓冲器下与闪/RAM存储器内部地互相作用。本发明容许低电压和低功率的数据互动，其发生在同一的芯片上或在存储加强功能的同一封装中的芯片之间，诸如一MPEG4系统中所要求的。采用一比外部电源电压电平低的内部电源电压电平，即与其他集成电路封装外部而接所要求的电平，可达到内部特别功能。

本发明提供一智能存储器集成电路装置，其包括一存储阵列部分和一特别功能部分，后者与存储阵列部分被封装在单独的智能存储器集成电路封装中。这样的配置提供一单独的智能存储器集成电路封装，其把一标准存储阵列的所有存储功能除了由特别功能部分提供的特别功能之外，都结合到单独集成电路封装中。所述单独的智能存储器集成电路封装与传统的存储器封装大体上具有相同的类型、配置和形式，但传统的存储器封装却只有存储阵列而没有特别功能。

所述特别功能部分通过一在智能存储器集成电路封装中的共用内部总线与存储阵列部分连接。本发明尤其用于特别功能，即存储加强功能，换句话说，所述功能需要与一存储阵列有许多相互作用。因此，本发明大大地减低存储阵列部分通过外部共用总线(其具有极大的传播延迟、寄生电容、电感和电阻以及需要以较高电流的界面驱动电路驱动)与其他外部基频集成电路联通的需要。

智能存储器在一无线装置中用作代替一标准的存储器产品并也用作把特别功能部分加入到一标准的存储器封装中。所述智能存储器因此不需要附加特别功能的IC；不需要较强的基频芯片或者不需要大大地改变无线装置的硬件、软件、系统结构和一印刷电路的设计，其单独的封装设计可安装在无线装置中。

本发明的一实施例中，存储阵列部分与特别功能部分一起以单片成为一单独的集成电路芯片。该存储阵列部分和特别功能部分以相同的制造方法在一单独的集成电路上形成。另一方面，该存储阵列部分和特别功能部分以包含在同一的智能存储器封装中的单独的集成电路芯片提供。为了节能，所述特别功能部分采用一比智能存储器集成电路封装的外部电源电压电平低的内部电源电压电平操作。

一智能存储器的特别功能部分包括许多特别功能。一组特别功能包括选自由高保真度音响系统、多媒体数字信号编解码器、无线局部通讯系统、流动影像系统、无线LAN、全球定位系统和一影像显示组成的组的。许多被采用的存储器种类包括一存储阵列部分，其选自由一SRAM、一伪SRAM、DRAM、EEPROM、EPROM、闪、DRAM/闪的组合、铁电体RAM和磁化RAM组成的组。另外，可采用许多智能存储器封装的种类，诸如球栅阵列BGA封装。

智能存储器的一种类型是一多媒体RAM(MMRAM)，其在单独的集成电路芯片上设有一在单独的集成电路芯片上形成并包含在多媒体RAM封装中的存储阵列部分。一压缩器/解压缩器(CODEC)部分则整体地形成在同一的单独的集成电路芯片上并以传统的存储阵列部分包含在同一多媒体RAM封装中。所述CODEC部分以相同的制造方法形成为传统存储阵列部分以及存储阵列部分和CODEC部分之间的连接在同一的单独的集成电路芯片上。

多媒体RAM的CODEC以硬连线的逻辑电路设置在单独的集成电路芯片上。另一方面，CODEC通过数字信号处理器设置在单独的集成电路芯片上。

根据本发明的一多媒体RAM特别用于无线装置，该装置具有一基频DSP IC以及其中单独的IC芯片适宜具有与所述无线装置中的基频DSP IC的最低限度的I/O界面，这样降低了基频DSP IC的处理数据速率。

根据本发明的单片多媒体RAM的封装大体上与传统的存储阵列的封装相同。

根据本发明所提供的一种方法，该方法通过把存储阵列部分与特别功能部分一起封装在一单独的智能集成电路封装中，以增强一集成电路存储器的能力。所述方法包括把一标准存储器的所有存储器功能(由存储阵列部分提供)加入在单独的智能存储器集成电路封装中，还有加入特别功能(由特别功能部分提供)。这样的单独的智能存储器集成电路封装具有没有特别功能部分但有存储阵列部分的传统标准的存储器封装的类型、配置和形式。根据本方法所提供的单独的智能存储器集成电路适合于代替在无线装置中标准的存储器产品。该单独的智能存储器集成电路把特别功能部分加入在智能存储器集成电路封装中，不需要附加特别功能的IC、不需较强的基频芯片和不需大大地改变无线装置的硬件、软件、系统结构以及无线装置中单独封装被安装在上的印刷电路的设计。

所述方法保证通过智能存储器集成电路封装中一共用内部总线使特别功能部分与存储阵列部分连接。这样就大大地减低存储阵列部分通过外部共用总线(其具有极大的传播延迟、寄生电容、电感和电阻以及需要较高电流的界面驱动电路驱动)与外部基频集成电路联通的需要。该方法采用相同的制造方法把存储阵列部分和特别功能部分一起形成为一单独的集成电路芯片。另一方面，所述方法包括把存储阵列部分和特别功能部分形成为一单独的集成电路芯片，然后把芯片一起封装在单独的智能存储器集成电路封装中。

所述方法保证特别功能部分，以比智能存储器集成电路封装的外部电源电压电平低的一内部电源电压电平工作。该特别功能部分选自由高保真度音响系统、多媒体数字信号编解码器、无线局部通讯系统、流动影像系统、无线LAN、全球定位系统和一影像显示器组成的组。该存储阵列部分选自由SRAM、一伪SRAM、DRAM、EEPROM、EPROM、闪、DRAM/闪的组合、铁电体RAM和磁化RAM组成的组。

附图说明

结合在本说明书中并作为其一部分的附图列举出本发明的一些实施例并与其叙述一起作为说明本发明的原理。

图1所示为一表明移动通讯系统标准的各阶段的演变图表。

图2所示为一表明一先有技术的传统多媒体无线系统的传统系统的结构的方块图，其中一存储加强MPEG 4功能植入基频芯片中的硬件和软件中以及其他附加的存储加强功能植入一附加的芯片或芯片组中；

图3所示为一表明本发明的多媒体无线系统的结构的方块图，通过本发明把一附加存储加强功能诸如一MPEG 4多媒体功能植入单独的存储器芯片封装中的硬件和软件中；以及

图4所示为一根据本发明的多媒体集成电路存储器芯片的芯片结构的方块图。

具体实施例

现在详细涉及本发明的较佳实施例，附图所示为本发明的例子。虽然结合这些较佳实施例对本发明作出叙述，但应当明白，这并不打算把本发明限制在所述实施例内。相反，本发明应当包括替换物、改型及等同物，这些都可包括在由所附的权利要求书所限定的本发明的精神和范围之内。

图3所示为本发明为实施在一般诸如手机的无线通讯装置中采用的一多媒体无线系统30的一般系统的结构。对照图2的传统系统，该无线通讯系统30包括集成电路封装，其通过一系统印刷电路总线32相互联通少得多。本发明的一系统与传统的系统具有极大的差异。应当看到，本系统需要较少个别的集成电路封装和对图3中系统总线32的需求少得多，这最主要是有效地把存储加强功能重新安排在集成电路封装中。这样就能在同一芯片上或诸如MPEG4系统需要的存储加强功能的相同封装中的芯片之间产生低电压与低功率的数据相互作用。

图3所示为一系统30，其具有一印刷电路总线32，根据本发明，该总线在一简化的基频(BB)集成电路34与一智能多媒体存储器(MMRAM)集成电路36之间提供适当的信号。根据本发明设置的智能多媒体存储器MMRAM集成电路36把一存储阵列与一存储加强特别功能诸如MPEG4 CODEC结合在一单芯片或封装中。

因为多媒体存储器MMRAM集成电路36中还包含显示控制器电路，以给适当的显示装置诸如一LCD屏幕40提供信号，所以不需要单独的显示控制器集成电路。多媒体存储器MMRAM集成电路36也直接与一摄影机42而接。

由于不需把诸如MPEG4的附加存储加强功能留在基频(BB)集成电路38中，故而可简化所述基频(BB)集成电路34。根据需要，该多媒体存储器MMRAM集成电路36设有一ARM或MIP微控制器核心。

所述智能多媒体存储器MMRAM集成电路36在大体上具有与一标准集成电路存储器封装相同的覆盖区、型式和配置的一封装中具备一标准的存储器功能。另外，智能存储器的集成电路封装也同时把一个或多个存储加强功能加入到同一封装中。在多媒体存储器MMRAM集成电路36中，这些存储加强功能供给诸如MPEG4的软连线或硬连线的压缩/解压缩器(CODEC)功能。把诸如CODEC的存储加强功能放入与一存储阵列相同的芯片中比必须在单独的集成电路之间的总线上以高信号电平通讯联通的先有技术附加单独的基频芯片具有明显的优点。手机和别的无线装置采用标准的存储器处理大量的数据，其包括存储在手机中的程序代码或其他的代码。

通过把附加的存储加强功能加入一标准存储器中，例如闪-SRAM组合，就可能不要附加单独的特别功能集成电路。然后，有可能减少基频芯片执行的功能并降低基频芯片的时钟频率与能耗。

即使多媒体存储器MMRAM集成电路36提供MPEG4多媒体功能，根据本发明所述的智能存储器封装也被封装在一具有植入逻辑功能的标准的存储器封装中。无论有否芯片上的微控制器核心，该植入的逻辑功能均由硬连线逻辑或由以DSP宏单元构成的软件提供。

所述多媒体存储器MMRAM集成电路36具有许多重要的优点特征。根据本发明的多媒体存储器MMRAM集成电路36的一个重要有利的特征是该电路执行所有标准存储器封装的传统功能并采用与标准存储器相同的封装、配置和型式。这样，一多媒体存储器MMRAM集成电路36是现有手机的结构的PCB设计所采用的标准存储器封装的管脚大体上可兼容的替换物。因此，多媒体存储器MMRAM集成电路36可容易地用现有只作小小修改的基频软件和若有需要，用手机PCB上的小小变化代替一现有的标准存储器封装的特别功能。现有的手机设计可采用多媒体存储器MMRAM集成电路36，以几乎立即加入业已被结合到多媒体存储器MMRAM集成电路36中的附加功能。

加入到多媒体存储器MMRAM集成电路36芯片或封装中的附加功能不需单独的附加特别功能集成电路。此外，不需较强的基频芯片，则基频芯片不需变化。为了获得由多媒体存储器MMRAM集成电路36提供特别的功能，不需附加的芯片和较强的基频芯片。重要的还在根据本发明的多媒体存储器MMRAM集成电路36大大地缩短了开发新产品所需的时间，其中这样的产品开发一般需要几个月至超过一或两年。

根据本发明的多媒体存储器MMRAM集成电路36的另一重要有利的特征是把加强存储器的功能结在多媒体存储器MMRAM集成器电路36上，以致于减少自基频芯片所要求的工作量。

基频芯片不需用十分高的时钟频率运作来执行各种存储加强功能，则本发明可使基频芯片以多种监控模式工作。在监控模式中，基频芯片正好指定功能由多媒体存储器MMRAM集成电路36执行。所述指定功能可包括视频信号编解码功能、显示驱动器、一GPS位置功能或篮牙数据流功能等等。当指定功能由多媒体存储器MMRAM集成电路36执行之后，基频芯片就继续做其他的任务。然后，多媒体存储器MMRAM集成电路36只有当有需要和/或当多媒体存储器MMRAM集成电路36的任务完成时，才查阅基频芯片。通过把存储器加强功能分配给多媒体存储器MMRAM集成电路36，基频芯片可以相当低的时钟频率运作和减少芯片的能耗。

以单片方式把存储加强功能加在智能存储器芯片上也使多媒体存储器MMRAM集成电路36具有其本身内部的硬连线逻辑、微控制器和/或DSP功能。在对于存储加强功能不需用多媒体存储器MMRAM集成电路36外面的情况下，因为在一芯片中的联通所要求的电能比通过一外部界面在共用总线上驱动另一单独的芯片的电能少得多，所以不需要高电流输入/输出界面驱动器。由于多媒体存储器MMRAM集成电路36把数据存储、检索和解码都以内部方式做在同一芯片或封装中而不必驱动另一外部芯片如外部基频芯片，故而在多媒体存储器MMRAM集成电路36中不需有高电流I/O驱动器的。这样就大大地减少结合记忆检索和解码功能所需要的能耗。

许多集成电路的设计均采用双电源或多电源电压VCC。例如，芯片与其他芯片之间的外部I/O联通采用3V电源，而一芯片中的内部信号联通则采用1.5V的内部电源。根据本发明的一单独的单片芯片把所有存储加强功能以内部方式放入一单独的存储器芯片中。相反，传统方法是把所有新的存储加强功能加入到单独的基频芯片中。采用基频芯片或附加的芯片组的存储加强功能则在存储器片与基频芯片之间需要固定的外面。由于存储加强功能是在智能存储器集成电路芯片的内部，现有可用内部电源电压的低电压使存储加强功能工作。例如，采用1.5V的内部电压而不是3V的外部电压。由于功率换算成电压平方，结果芯片功率降低四倍。应当知道，在单独的智能存储器集成电路芯片中的一存储阵列和一存储加强功能之间内部联通信号大大地减低信号的传播延迟并可去除附加的I/O寄生电容与电阻负载。

本发明保证存储加强功能，诸如MPEG4的数据压缩/解压缩CODEC功能，结合在目前在所有无线手机装置上采用的同一的存储器集成电路芯片封装中。所述存储器包括SRAM、低功率DRAM、伪静态的RAM和闪/RAM组合的IC，其一般在球栅阵列(BGA)封装中。

CODEC由数字信号处理(DSP)技术执行或采用硬连线逻辑门。通过智能存储器集成电路芯片中采用硬连线逻辑做演算，该智能集成电路芯片从基频(BB)IC卸下或消除CODEC功能。这样将大大地降低基频IC 38的处理需求。

在硬连线逻辑中实施的CODEC功能一般可加入10至30万个门。与一般电话手机中一般的存储器所需的芯片尺寸比较，这将需要较小的硅片。一般手机电话的存储器范围由诸如SRAM的8至32MB。因此，存储加强的CODEC能结合智能存储器集成电路芯片而芯片面积不会增大很多。BGA封装中的最终智能存储器集成电路芯片还设有与采用相同的BGA管脚配置的现有的传统存储器相同的管脚配置。

对于众多的应用来说，能采用与传统存储器管脚封装相同的封装外型做到诸如手机中的多媒体功能的附加的存储加强功能的主要优点是可携带性。例如，GPRS电话中传统的存储器可被本发明的MMRAM封装代替，该封装的密度和管脚配置与手机中一般存储器封装所用的相同。对于一BGA(球栅阵列)封装中的闪/SRAM组合芯片，智能存储器集成电路封装采用与传统存储器相同的封装和相同的球间距和配置。任何附加的管脚诸如时钟或中断种类则加入到同一球/管脚配置图中。对现有的基频芯片进行修改软件可大大地增强手机功能，使其具有多媒体能力和更吸引服务供应商与最终的客户。根据本发明的一产品服务于即时的录像短片领域的业务和能够使视频通讯通过无线至其他无线装置诸如PDA、膝上型电脑、智能摄影机、手机和其他装置。正如从欧洲提供的SMS(短讯服务)和NTT DoCoMo提供的IMODE的极大成功所证明的那样，具有下载特性的录像短片和/或从互联网视像将非常流行。根据本发明的一MMRAM或智能存储器集成电路封装使SMS形式的录像短片成为可能。此外，由于录像短片同数据包有关系和由于服务供应商可按每一信息(相对于定时)收费支持这种服务，故而可从多媒体服务供应商获得强而有力的支持。

由于多媒体CODEC功能是在存储器芯片中完成而不是在一单独的基频芯片中完成，一集成的CODEC功能就可完全是便携式的和只要修改现有基频芯片IC的软体就可与多种不同的基频芯片诸如TI、Analog device、Qualcomm和Infineon等一起使用。本发明为个人通讯装置的各种装备制造商的设计之间提供轻便性。本发明提供把附加多媒体功能加入到一智能存储集成电路封装的能力而降低个人通讯装置对功率的要求，并且可以一MMRAM或一MMRAM-闪的组合再加上较少/没有修改的印刷电路板/模块代替传统的手机存储器。本发明设有一组新的特别功能存储器封装，其为新一代多媒体无线装置提供许多应用。

图4所示为根据本发明的智能多媒体集成电路存储器芯片50的体系结构的一例子。该多媒体集成电路存储器片50包括一传统存储部分52、一MPEG4特别功能部分54和一录像界面特别功能部分56。所述芯片50的封装与只有一存储阵列而没有特别功能的传统存储器的封装大体上具有相同封装的种类、配置和形式。

存储部分52包括一RAM阵列60，自一地址逻辑电路64经地址总线62向该阵列提供地址信号。地址逻辑电路64从一地址输入信号总线66接收一外部地址信号。从内部地址总线68接收内部地址信号。内部控制信号从内部地址控制总线70接收。从一RAM控制电路73经存储器控制总线72提供存储器控制信号，所述电路73经信号线74接收芯片启动信号CE、经信号线76接收允写信号WE和经信号线78接收输出启动信号OE。

存储部分52还包括一I/O逻辑电路80，该电路从RAM阵列60经内部存储器数据总线传送和接收存储数据。所述I/O逻辑电路80经数据总线90上传送和接收在MPEG4特别功能部分54之间数据信号。从MPEG4特别功能部分54经控制线92接收I/O逻辑电路80的控制信号。

所述I/O逻辑电路80经一与I/O输入接收器/输出缓冲电路连接的数据总线84传送和接收存储数据。经一数据I/O总线接收和传送外部输入和输出数据。

MPEG4的特别功能部分54包括一MPEG4数据压缩器/解压缩器CODEC电路100、一微控制器核心102和一系统控制电路104。经一控制线把时钟信号供给MPEG4数据压缩器/解压缩器CODEC电路100、一微控制器核心102和一系统控制电路104。微控制器102经控制线108把控制信号供给MPEG4 CODEC电路100。该微控制器102还经控制线110把控制信号供给系统控制电路104。MPEG4 CODEC电路100经控制线112把控制信号供给系统控制电路104。MPEG4 CODEC电路100经地址信号总线114把地址信号供给系统控制电路104。

录像界面的特别功能部分56包括一显示器驱动电路116，其经信号总线118从MPEG4 CODEC电路100接收输入信号。经一信号总线把从MPEG4 CODEC电路100来的输出显示信号供给一外部显示装置，诸如LCD显示器。

视频界面的特别功能部分56包括一摄像机界面电路122，其经总线124接收外部摄像机信号。该摄像机界面电路122经总线126把输出信号供给MPEG4 CODEC电路100。

从举例说明来看，以上业已对本发明的具体实施例作了叙述。但并不意味着所述实施例是详尽的或把本发明限定于公开的精确型式。很明显，根据上述的教导人们可能作出许多改型和变型。选择及叙述这些实施例是为了更清楚地说明本发明的原理及其实际应用，以便使本领域的技术人员能最好地利用本发明和具有多种改型的各种实施例，以便适应预期的具体应用。本发明的保护范围应当由附随的权利要求书及其等同物所限定。

Claims (31)

1.一种智能存储器集成电路的装置，其特征在于所述装置包括：

一存储阵列部分；

一特别功能部分，其与存储阵列部分被封装在一单独的智能存储器集成电路的封装中；以及其中

所述单独的智能存储器集成电路的封装把由存储阵列部分提供的所有标准存储器的存储功能与由特别部分提供的一特别功能结合在单独的集成电路封装中。

2.根据权利要求1所述的智能存储器，其特征在于所述特别功能部分通过智能存储器集成电路封装中的公用内部总线与存储阵列部分连接，因此大大地减少存储阵列部分通过外部公用总线与其他外部基频集成电路联通的需要，所述外部基频集成电路具有极大的传播延迟、寄生电容、电感和电阻且需要以较高的电流界面驱动电路驱动。

3.根据权利要求1所述的智能存储器，其特征在于所述单独的智能存储器集成电路封装具有与一只有一存储阵列而没有特别功能部分的传统存储器封装的一封装大体上同类、同配置和同型式。

4.根据权利要求1所述的智能存储器，其特征在于所述特别功能部分提供一个或多个存储加强的功能。

5.根据权利要求1所述的智能存储器，其特征在于所述智能集成电路封装适合于代替无线装置中的标准存储器产品和也适合于把特别功能部分结合一标准存储器封装，因此，不要求附加的特别功能IC、不需要有较强的基频芯片或不需要大大地变更无线装置的硬件、软件、系统的体系结构和印刷电路的设计，在无线装置中单独的封装被安装在该设计上。

6.根据权利要求1所述的智能存储器，其特征在于所述存储阵列部分和特别功能部分一起以单片形成为一单独的集成电路芯片。

7.根据权利要求6所述的智能存储器，其特征在于所述存储阵列部分和特别功能部分以相同的制造方法形成在一单独的集成电路上。

8.根据权利要求1所述的智能存储器，其特征在于所述存储阵列部分和特别功能部分均以包含在同一的智能存储器封装中的单独的集成电路芯片提供。

9.根据权利要求1所述的智能存储器，其特征在于所述特别功能部分和存储阵列部分以一内部电源电压电平工作，该电平比智能存储器集成电路封装的外部电源电压电平低。

10.根据权利要求1所述的智能存储器，其特征在于所述特别功能部分选自由高保真度声频系统、一多媒体CODEC、一短距离无线通讯系统、流动录像系统、一无线LAN、一全球定位系统和一录像系统和一录像显示器组成的组。

11.根据权利要求1所述的智能存储器，其特征在于所述存储阵列选自由一SRAM、一伪SRAM、DRAM、EEPROM、EPROM、闪、DRAM/闪的组合、一RAM/闪/ROM的组合、铁电体RAM和磁化RAM组成的组。

12.根据权利要求1所述的智能存储器，其特征在于所述智能存储器封装选自由一球栅阵列BGA封装、肩平封装(QFP)、一管脚栅阵列封装和一多芯片模块MCM封装组成的组。

13.一种智能存储器集成电路的装置，其特征在于所述装置包括：

一存储阵列部分；

一特别功能部分，其与存储阵列部分被封装在一单独的智能存储器集成电路的封装中；其中

所述单独的智能存储器集成电路的封装把由存储阵列部分提供的所有标准存储器的存储功能与由特别部分提供的一特别功能结合在单独的集成电路封装中；其中所述特别功能部分通过智能存储器集成电路封装中的公用内部总线与存储阵列部分连接；以及其中

所述单独的智能存储器集成电路封装具有与一只有一存储阵列而没有特别功能部分的传统存储器封装的一封装大体上同类、同配置和同型式。

14.一种单独的集成电路芯片上的多媒体RAM(MMRAM)，其特征在于所述的MMRAM包括：一存储阵列部分，其在单独的集成电路晶片上形成并包含在一多媒体RAM封装中；一压缩器/解压缩器(CODEC)部分，其整体地在同一单独的集成电路晶片上形成并包含在与传统的存储阵列部分相同的多媒体RAM封装中，所述CODEC部分以与存储阵列相同的制造方法在同一单独的集成电路晶片上形成；以及其中所述存储阵列部分与CODEC部分之间的连接在单独的集成电路晶片上。

15.根据权利要求14所述的多媒体RAM，其特征在于所述COODEC部分以在单独的集成电路晶片的硬连线逻辑电路提供。

16.根据权利要求14所述的多媒体RAM，其特征在于所述数据检索和数据压缩/解压缩在单独的集成电路芯片中执行且不用高电流的输入/输出界面电路。

17.根据权利要求14所述的多媒体RAM，其特征在于所述单独的集成电路晶片适合用于具有基频DSP IC的无线装置并且其中所述单独的IC晶片适合于具有最小的I/O与无线装置中的基频DSP IC面接。

18.根据权利要求14所述的多媒体RAM，其特征在于所述CODEC在单独的集成电路晶片上设有一数字信号处理器。

19.根据权利要求18所述的多媒体RAM，其特征在于所述CODEC作为一数字信号处理器在单独的集成电路芯片上设有一微控制器。

20.根据权利要求18所述的多媒体RAM，其特征在于所述单独的集成电路芯片的封装大体上与在单独的集成电路芯片上形成的传统存储阵列的封装相同。

21.根据权利要求14所述的多媒体RAM，其特征在于所述多媒体RAM封装把特别功能部分结合适合于代替无线装置中的标准存储器产品的标准存储器封装中，因此，不需附加的特别功能IC、较强的基频芯片或大大地变更无线装置的硬件、软件、系统结构和印刷电路设计，无线装置中单独的封装安装在该设计上。

22.根据权利要求14所述的多媒体RAM，其特征在于所述存储阵列部分和特别功能部分一起以单片形成为单独的集成电路芯片。

23.一种集成电路存储器能力的加强方法，所述方法包括以下步骤：

把一存储阵列部分与一特别功能部分一起封装在一单独的智能存储器集成电路的封装中；以及

把由存储阵列部分提供的一标准存储器的所有存储器功能与由特别功能部分提供的特别功能结合在单独的智能存储器集成电路封装中；其中

单独的智能存储集成电路封装适合于代替一无线装置中的标准存储产品并适合于把特别功能部分结合智能存储器集成电路封装中，不需附加的特别功能IC、不需较强的基频芯片或不需大大地变更无线装置的硬件、软件、系统结构和印刷电路设计，无线装置中单独的封装安装在该设计上。

24.根据权利要求23所述的方法，其特征在于所述的方法包括以下步骤：通过智能存储器集成电路封装中的共用内部总线把特别功能部分和存储阵列部分连接，以大大地减少存储阵列部分通过公用外部总线与外部基频集成电路联通的需要，所述总线具有极大的传播延迟、寄生电容、电感和电阻，以致必需要高电流的界面驱动电路驱动。

25.根据权利要求23所述的方法，其特征在于所述方法包括把存储阵列部分和特别功能部分封装在单独的智能存储集成电路封装中，该封装与一只有存储阵列部分而没有特别功能部分的传统标准存储器封装同类、相同配置和同一型式。

26.根据权利要求23所述的方法，其特征在于所述方法包括把存储阵列部分和特别功能部分一起形成为一单独的集成电路。

27.根据权利要求26所述的方法，其特征在于所述方法包括采用相同的制造方法把存储阵列部分和特别功能部分在一单独的电路晶小片上形成。

28.根据权利要求23所述的方法，其特征在于所述方法包括把存储阵列部分和特别功能部分形成为单独的集成电路芯片，再把该芯片一起封装在单独的智能存储器集成电路封装中。

29.根据权利要求23所述的方法，其特征在于所述方法包括以比智能存储器集成电路封装的外部电源电压电平低的内部电源电压电平工作。

30.根据权利要求23所述的方法，其特征在于所述方法包括特别功能部分选自由高保真度音响系统、多媒体数字信号编解码器、无线局部通讯系统、流动影像系统、无线LAN、全球定位系统和一影像显示器组成的组。

31.根据权利要求23所述的方法，其特征在于所述存储阵列部分选自由一SRAM、一伪SRAM、DRAM、EEPROM、EPROM、闪、DRAM/闪的组合、铁电体RAM和磁化RAM组成的组。

Images