CN1534577A

CN1534577A - 显示装置的像素驱动电路

Info

Publication number: CN1534577A
Application number: CNA031090095A
Authority: CN
Inventors: 薛玮杰
Original assignee: Toppoly Optoelectronics Corp
Current assignee: TPO Displays Corp
Priority date: 2003-04-01
Filing date: 2003-04-01
Publication date: 2004-10-06

Abstract

本发明提供一种像素驱动电路，用以驱动一显示装置上的一发光组件。此显示装置包含一第一输入端与一第二输入端。本发明的像素驱动电路包含一第一开关电路、一第二开关电路以及一存储电路。第一开关电路连接到第一输入端与第二输入端。第二开关电路连接到发光组件。存储电路分别连接到第一开关电路与第二开关电路。利用第一输入端与第二输入端的状态变化，第一开关电路使存储电路存储一电压，而同时根据电压，得到一固定电流。第二开关电路便控制此固定电流流经发光组件。

Description

显示装置的像素驱动电路

技术领域

本发明提供一种用以驱动一显示装置上的一发光组件的像素驱动电路。

背景技术

随着科技的进步，屏幕显示技术也日新月异。继发光二极管(LED)显示技术之后，市面上出现一种全新的平面显示技术。这种新技术称为有机发光二极管(organic light emitting diode，OLED)显示技术。

一般而言，有机发光二极管需要一个驱动电路来驱动。以有源发光显示技术(active matrix organic light emitting display，AMOLED)为例，驱动电路产生一电流以驱动有机发光二极管发光。而发的光可为红、绿、蓝等单色，甚至可以达到全彩的效果。另外，有机发光二极管不仅可以卷起来带着走，还完全没有视角问题，同时，寿命长达数千小时而且耗电量非常低。由于有机发光二极管有上述的优点，因此极有可能取代传统的发光二极管，成为下一代显示技术的主流。

而利用有机发光二极管制作一显示器时，每一个像素(pixel)需要一个有机发光二极管，且每一个像素需要一个驱动电路。因此，显示器中将有数以万计甚至百万计的驱动电路。因此这些驱动电路的设计便是一个很重要的问题。

公知驱动电路的方法由一扫描线(scan line)起动单一驱动电路，再由一数据线(data line)输入一电压电平。此电压电平经由此一驱动电路转换为一电流信号。此电流信号驱动有机发光二极管而使其发光。

如图1所示，以下公开公知的驱动电路实施例。于公知的实施例中，首先利用一扫描线11输入一控制信号以控制一第一晶体管101的导通或关断。接着，利用一数据线13送出信号，对电容103进行充放电以控制第二晶体管105的导通或关断。而通过有机发光二极管107的电流，即可使有机发光二极管107发光。然，并无法准确决定有机发光二极管107的发光强度。因为随着驱动的第一晶体管101与第二晶体管105本身特性的差异，例如阈值电压或是电子迁移率的变化，利用控制电容103上的电压将无法准确控制通过有机发光二极管107的电流。因此，造成有机发光二极管107的发光效率不一致，而无法维持稳定。然而，无法准确地控制有机发光二极管107的发光效率，将使得人眼所感受的色彩不同。造成色彩显示误差。

综上所述，为了改善公知驱动电路的缺点，极需要一种可准确控制发光效率，以避免色彩显示误差的像素驱动电路。

发明内容

本发明的目的在于提供一种驱动一显示装置上的一发光组件的一像素驱动电路。此显示装置包含一第一输入端与一第二输入端。本发明的像素驱动电路包含一第一开关电路、一第二开关电路、以及一存储电路。第一开关电路连接到第一输入端与第二输入端。第二开关电路连接到发光组件。存储电路分别连接到第一开关电路与第二开关电路。在此，利用第一输入端与第二输入端的状态变化，第一开关电路将使存储电路存储一电压。而根据电压，得到一固定电流。第二开关电路便控制此固定电流流经发光组件。

附图说明

关于本发明的优点与构思可以利用以下的发明详述及所附附图得到进一步的了解。

图1显示公知的像素驱动电路的一实施例示意图。

图2显示本发明的像素驱动电路的控制状态图。

图3A及B显示本发明的像素驱动电路的一第一实施例示意图。

图4A及B显示本发明的像素驱动电路的一第二实施例示意图。

图5显示本发明的像素驱动电路的一第三实施例示意图。

附图中的参照号数：

10、11第一输入线

13、20第二输入线

30第三输入线

40发光组件

31第一开关电路

33第二开关电路

35存储电路

101、411、511第一晶体管

105、413、513第二晶体管

103、351电容

353第三晶体管

331第四晶体管

具体实施方式

本发明提供一种像素驱动电路，用以驱动一显示装置上的一发光组件40。此显示装置包含一第一输入端10与一第二输入端20。发光组件40可为一有机发光二极管。然而，此仅是本发明的一种应用实施例，而不以此作为限制。而在此，第一输入端10指显示装置中利用输入高或低电压以控制一特定像素的扫描线。第二输入线20指显示装置中利用输入特定电流以控制一特定像素的数据线。

如图3A及B、图4A及B、以及图5所示，本发明的像素驱动电路包含一第一开关电路31、一第二开关电路33、以及一驱动电路35。第一开关电路31连接到一第一输入端10与一第二输入端20。第二开关电路33连接到一发光组件40。在此，第二开关电路33包含一第四晶体管331。第四晶体管331的源极或漏极连接到发光组件40，提供控制电流。存储电路35分别连接到第一开关电路31与第二开关电路33。如图所示，存储电路35包含一电容351以及一第三晶体管353。而电容351与第三晶体管353彼此并联。

为了更清楚地且详细地公开本发明的特征，以下将依序描述本发明的优选应用实施例。需注意的是，以下的实施例仅为应用本发明的特征的实施方式，并非用以作为限制。另外，以下叙述将特别指出各实施例的差异，而对于已公开的部分则不多加赘述。

第一实施例：

图3A及B显示本发明的一第一实施例。在此，第一开关电路31包含一第一晶体管411以及一第二晶体管413。第一晶体管411的栅极连接到第一输入端10。第一晶体管411的源极或漏极中的一连接到第二输入端20。第二晶体管413的栅极连接到第一输入端10。第二晶体管413的源极或漏极则连接到第一晶体管411的源极或漏极中的另一者。

如图3A所示，第四晶体管331的栅极连接到第一输入端10。然而，为了增加电路控制能力，显示装置可进一步包含一第三输入端30。如图3B所示，第四晶体管331的栅极改为连接到第三输入端30。

为了更简明地描述本发明的特征与目的，以下将参考图3B及图2的状态图来作说明。首先，于S1期间，即第一输入端10输入高电压时，此时，第一晶体管411与第二晶体管413皆呈导通(on)状态。而电容351中残留的电压将被还原为零。

接着，于S2期间，第一输入端10持续输入高电压，第二输入端20则输入一驱动电流I_data。此驱动电流I_data可由使用者依其需要设定，其值大小在此并不做任何限制。此时，第一晶体管411与第二晶体管413呈导通状态，而第三晶体管353则被此驱动电流I_data驱动。电容351便开始累积并存储电压V。在此，电压V的值大小利用驱动电流I_data利用一特定关系计算所得到。

接着，于S3期间，即第一输入端10与第二输入端20皆转为输入低电压时，第一晶体管411与第二晶体管413呈关断状态。而电容351中所存储的电压V将被保留住。此时，尚不会有任何电流流经发光组件40。

于S4期间，即第四晶体管331呈导通状态时，电容351中所存储的电压V便驱动第三晶体管353，使产生与驱动电流I_data一样大小的电流，如图3B所示的S4。而此电流将流经发光组件40以使其发光。由上述可知，利用驱动电压V与驱动电流I_data间的转换过程，本发明将可使流经发光组件40的电流大小不受任何晶体管的差异所影响。因此，本发明可避免公知的驱动电路的缺点，而准确地控制发光组件40的发光效率。

如图3A所示，第四晶体管331的栅极连接到第一输入端10。在此一实施例中，第一晶体管411与第二晶体管413以及第四晶体管331必须互为不同型的晶体管。例如，当第一晶体管411与第二晶体管413为N型晶体管时，第四晶体管331将为P型晶体管。然而，为了增加电路控制能力，如图3B所示，第四晶体管331的栅极改为连接到第三输入端30。而在此一情况下，第一晶体管411与第二晶体管413以及第四晶体管331的晶体管型态将不受限制。也就是说，第一晶体管411与第二晶体管413为N型晶体管，而第四晶体管331也可为N型晶体管。

如此，就图3B的情况而言，图2所示的S4期间即为表示当第三输入端30输入高电压，而导通第四晶体管331的期间。而就图3A来说，导通第四晶体管331的期间则应为S3期间。

另一方面，本发明亦可利用控制第三输入端30的导通时间长短来改变发光组件40的发光时间长短。藉此，本发明将可进一步控制不同色彩的发光时间以促使每个色彩的发光效率一致，避免色彩显示强度不均的情况。

第二实施例：

图4A及B显示本发明的一第二实施例。第二实施例的第一开关电路31包含一第一晶体管511以及一第二晶体管513。第二实施例的驱动电路的运作方式与第一实施例相同，在此不多加赘述。而与第一实施例不同之处在于，第二实施例的第一晶体管511与第二晶体管513分别并联连接，而第一实施例的第一晶体管411与第二晶体管413则为串联连接。

如图4A及B所示，第一晶体管511的栅极连接到第一输入端10。第一晶体管511的源极或漏极连接到第二输入端20。第二晶体管513的栅极连接到第一输入端10。第二晶体管513的源极或漏极连接到第二输入端20。

第三实施例：

图5显示本发明的第三实施例。比较图4B与图5可知，第三实施例与第二实施例的不同之处在于第二开关电路33与存储电路35之间的位置排列方式不同。然而，此改变仅为本发明的另一种实施方式，并不脱离本发明的特征。而明显为本领域技术人员可易于得到的改良。在此不多加赘述。

前述说明书中，本发明以特定具体实施例为参考来描述，然而显然各种的修正与改变都不脱离本发明的宽的构思与范围。而该对应的说明与附图用来加以说明而非限制本发明的范畴。因此，表示本发明应涵盖所有出现在本发明的附加的权利要求与其相等的修正与变化。

Claims

1.一种像素驱动电路，用以驱动一显示装置上的一发光组件，该显示装置包含一第一输入端与一第二输入端，该像素驱动电路包含：

一第一开关电路，连接到该第一输入端与该第二输入端；

一第二开关电路，连接到该发光组件；以及

一存储电路，分别连接到该第一开关电路与该第二开关电路；

其中，利用该第一输入端与该第二输入端的状态变化，该第一开关电路使该存储电路存储一电压，而根据该电压，得到一固定电流，该第二开关电路控制该固定电流流经该发光组件。

2.如权利要求1所述的像素驱动电路，其中该第一开关电路进一步包含：

一第一晶体管，该第一晶体管的栅极连接到该第一输入端，该第一晶体管的源极或漏极中之一连接到该第二输入端；以及

一第二晶体管，该第二晶体管的栅极连接到该第一输入端，该第二晶体管的源极或漏极连接到该该第一晶体管的源极或漏极中的另一者。

3.如权利要求1所述的像素驱动电路，其中该第一开关电路进一步包含：

一第一晶体管，该第一晶体管的栅极连接到该第一输入端，该第一晶体管的源极或漏极连接到该第二输入端；以及

一第二晶体管，该第二晶体管的栅极连接到该第一输入端，该第二晶体管的源极或漏极连接到该第二输入端。

4.如权利要求1所述的像素驱动电路，其中该存储电路进一步包含：

一电容；以及

一第三晶体管；

其中，该电容与该第三晶体管彼此并联。

5.如权利要求1所述的像素驱动电路，其中该第二开关电路进一步包含：

一第四晶体管，该第四晶体管的源极或漏极连接到该发光组件，供控制该电流。

6.如权利要求5所述的像素驱动电路，其中该第四晶体管的栅极连接到该第一输入端。

7.如权利要求5所述的像素驱动电路，其中该显示装置进一步包含一第三输入端，该第四晶体管的栅极连接到该第三输入端。

8.一种像素驱动电路，用以驱动一显示装置上的一发光组件，该显示装置包含一第一输入端与一第二输入端，该像素驱动电路包含：

一第一晶体管；

一第二晶体管，该第一晶体管与该第二晶体管的栅极皆连接到该第一输入端；

一第四晶体管，连接到该发光组件；

一电容；

一第三晶体管，该电容与该第三晶体管彼此并联，并分别连接到该第一晶体管与该第二晶体管以及该第四晶体管；

其中，利用该第一输入端与该第二输入端的状态变化，该第一晶体管与该第二晶体管使该电容存储一电压，而根据该电压，得到一固定电流，该第四晶体管控制该固定电流流经该发光组件。

9.如权利要求8所述的像素驱动电路，其中该第一晶体管的源极或漏极中之一连接到该第二输入端；该第二晶体管的源极或漏极连接到该第一晶体管的源极或漏极中的另一者。

10.如权利要求8所述的像素驱动电路，其中该第一晶体管与该第二晶体管的源极或漏极皆连接到该第二输入端。

11.如权利要求8所述的像素驱动电路，其中该第四晶体管的栅极连接到该第一输入端。

12.如权利要求8所述的像素驱动电路，其中该显示装置进一步包含一第三输入端，该第四晶体管的栅极连接到该第三输入端。