CN1870113A - 显示器像素电路的结构及其驱动方法 - Google Patents
显示器像素电路的结构及其驱动方法 Download PDFInfo
- Publication number
- CN1870113A CN1870113A CNA2006100942111A CN200610094211A CN1870113A CN 1870113 A CN1870113 A CN 1870113A CN A2006100942111 A CNA2006100942111 A CN A2006100942111A CN 200610094211 A CN200610094211 A CN 200610094211A CN 1870113 A CN1870113 A CN 1870113A
- Authority
- CN
- China
- Prior art keywords
- transistor
- source electrode
- voltage
- image element
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种像素电路包括：第一晶体管、耦合电容、第二晶体管以及发光元件。其中，第一晶体管用以当作一开关使用。耦合电容用以储存并传送一耦合电压至第二晶体管的栅极，用以补偿第二晶体管的开启电压的漂移。第二晶体管用以提供一驱动电流致使发光元件发光。
Description
技术领域
本发明涉及一种像素电路的结构及其驱动方法，且特别是有关于一种显示器像素电路的结构及其驱动方法。
背景技术
随着计算机性能的大幅进步以及网际网络、多媒体技术的高度发展，目前影像信息的传递大多已由模拟传输转为数字传输。为了配合现代生活模式，视频或影像装置的体积日渐趋于轻薄。虽然传统的阴极射线管(Cathode Ray Tube，CRT)显示器仍有低价位的优点，但是由于体积庞大且占据空间，并且在输出影像时具有辐射线伤眼等问题。
因此，近来所发展的平面式显示器(Flat Panel Display，FPD)，例如液晶显示器(Liquid Crystal Display，简称LCD)、有机发光二极管(Organic LightEmitting Diode，简称OLED)显示器、场发射显示器(Field Emission Display，FED)、投影显示器(Projection Display)、数字光源处理(Digital LightProcessing，DLP)显示器、单晶硅液晶(Liquid Crystal On Silicon，LCOS)显示器或是等离子体显示器(Plasma Display Panel，PDP)等平面显示器，已逐渐成为显示器产品的主流。
其中，有机发光二极管显示器又称为有机电激发光显示器(OrganicElectro-Luminescent Display，简称OELD)，其为自发光性的元件。因为OLED的特性为直流低电压驱动、高亮度、高效率、高对比值、以及轻薄，并且其发光色泽由红、绿、以及蓝三原色至白色的自由度高，因此OLED被喻为是下一世代的新型平面面板的发展重点。
OLED技术除了兼具LCD的轻薄与高分辨率，以及发光二极管(LightEmitting Diode，LED)的主动发光、响应速度快与省电冷光源等优点外，还有视角广、色彩对比效果好及成本低等多项优点。因此，OLED可广泛应用于LCD或指示看板的背光源、移动电话、数字相机、以及个人数字助理(PDA)等。
从OLED驱动方式的观点来看，可分为被动矩阵(Passive Matrix)驱动方式及主动矩阵(Active Matrix)驱动方式两大种类。被动矩阵式OLED的优点在于结构非常简单，因而成本较低，但其缺点为不适用于高分辨率画质的应用，而且在朝向大尺寸面板发展时，会产生耗电量增加、元件寿命降低、以及显示性能不佳等的问题。而主动矩阵式OLED的优点除了可应用在大尺寸的主动矩阵驱动方式的需求外，其视角广、高亮度、以及响应速度快的特性也是不可忽视的，但是其成本会比被动矩阵式OLED略高。
依照驱动方式的不同，平面显示器又可分为电压驱动型及电流驱动型两种。电压驱动型通常应用在薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)，也就是输入不同的电压至数据线，而达到不同的灰阶，以达成全彩的目的。电压驱动型的TFT-LCD具有技术成熟、稳定、以及便宜的优点。电流驱动型通常应用在OLED的显示器，也就是输入不同的电流至数据线，而达到不同的灰阶，以达成全彩的目的。但是这种电流驱动像素的方式，需要开发新的电路及IC，因此需要庞大的成本。
因此，如果以TFT-LCD的电压驱动电路来驱动OLED，将会使成本大为降低。但是，当以TFT-LCD的电压驱动电路来驱动OLED时，在长期的操作下，会使得驱动薄膜晶体管的开启电压(Threshold Voltage)发生漂移的现象，而使得开启电压逐渐上升。而薄膜晶体管在饱和区的漏极电流的公式为：Ids＝(1/2)×μn×Cox×(W/L)×(Vgs-Vth)2，其中电子移动率μn及单位面积上的栅极电容Cox为定值，Vth为薄膜晶体管的开启电压，W为薄膜晶体管的信道宽度，而L为薄膜晶体管的信道长度。由此公式可知，当开启电压上升时，会使得驱动薄膜晶体管的流经漏极与源极之间的驱动电流降低。由于驱动电流是用来驱动OLED而使OLED发光，所以当驱动电流减少时，将使OLED的亮度随之降低。
为了更清楚起见，图1绘示为公知技术有机发光二极管的像素电路。请参照图1，在像素电路100中包括驱动电路101及有机发光二极管102。而在驱动电路101中包括开关薄膜晶体管103、电容105以及驱动薄膜晶体管107。开关薄膜晶体管103的第一漏/源极耦接至数据电压(Vdata)，栅极耦接至扫描电压(Vscan)，而第二漏/源极则耦接至电容105的一端及驱动薄膜晶体管107的栅极。驱动薄膜晶体管107的第一漏/源极耦接至电容105的另一端及电源电压(VDD)，第二漏/源极耦接至有机发光二极管102的正极，而有机发光二极管102的负极则接地。其中，驱动薄膜晶体管107是用以产生驱动有机发光二极管102的驱动电流，以使有机发光二极管102发光。
从图1所揭露的像素电路100的耦接状况可知，当扫描电压设定在高电压电位时，开关薄膜晶体管103会导通；当扫描电压设定在低电压电位时，开关薄膜晶体管103会关闭。此外，要说明的是扫描电压出现一次高电位与一次低电位的时间称为一个画面(Frame)的时间，其中组成一个画面的时间，通常为1/60秒，亦即频率为60Hz。
接着，当扫描电压在高电位的期间，且数据电压亦为高电位时，会致使驱动薄膜晶体管107的栅极电压(Vg)变为正值，并且在整个画面(frame)的时间内皆会维持在正电压。值得一提的是，当驱动薄膜晶体管107长时间驱动在栅源极电压(Vgs)为正的情况下，将使得驱动薄膜晶体管107的开启电压(ThresholdVoltage)产生漂移，且为逐渐上升。这样的结果，将使驱动薄膜晶体管107的流经第一漏/源极及第二漏/源极之间的驱动电流降低，因此会使得有机发光二极管102的亮度降低，进而更造成显示面板的寿命变短。
为了解决上述所提到的问题，图2绘示为一补偿开启电压的像素电路。请参照图2，在像素电路200中，其利用反相器原理驱动的数字电路搭配一耦合电容203来用以储存并补偿开启电压，并利用发光时间来决定像素亮度。然而，以单颗薄膜晶体管201所构成的反相器特性并不理想，且显示面板的灰阶定义须额外考虑。图3绘示为另一补偿开启电压的像素电路。请参照图3，在像素电路300中，其利用4颗薄膜晶体管来达到补偿驱动薄膜晶体管的开启电压，并以数据电流(Idata)来决定显示面板的灰阶，其虽达到补偿开启电压漂移的问题，但却降低了开口率。
综上所述，若希望补偿像素电路100内的驱动薄膜晶体管107的开启电压漂移，以公知技术中通常需要加入3颗以上的薄膜晶体管，但如此即大幅降低了显示面板像素的开口率，若使用多晶硅制造工艺使开口率不受晶体管数目影响，或是以上述的反相器原理驱动来补偿起始电压则在制作成本上也较为提升。
发明内容
本发明的目的在于提供一种像素电路、一种显示器以及一种显示面板的驱动方法，可以补偿驱动薄膜晶体管的开启电压漂移，并且不会影响显示面板像素的开口率。
本发明所提供的像素电路包括：第一晶体管、耦合电容、第二晶体管以及发光元件。其中，第一晶体管的第一漏/源极耦接至电源电压(VDD)，栅极则用以接收一扫描电压。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端则耦接至第一晶体管的第二漏/源极。第二晶体管的栅极耦接至耦合电容的第二端，而第一漏/源极则耦接至电源电压。发光元件具有正极及负极，其中正极耦接至第二晶体管的第二漏/源极，而负极则是接地。
本发明亦包含一种像素电路，其包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中正极耦接至电源电压。第一晶体管的第一漏/源极耦接至发光元件的负极，而栅极用以接收扫描电压。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端则耦接至第一晶体管的第二漏/源极。第二晶体管的栅极耦接至耦合电容的第二端，第一漏/源极耦接至发光元件的负极，而第二漏/源极则是接地。
上述的第一晶体管及第二晶体管在制造工艺上可以为非晶硅、多晶硅或微晶硅制造工艺，且可以为N型薄膜晶体管，而发光元件可以为一有机发光二极管。
本发明亦包含一种像素电路，其包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中正极耦接至电源电压。第一晶体管的第一漏/源极耦接至发光元件的负极，而第二漏/源极接地。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端耦接至第一晶体管的栅极。第二晶体管的栅极用以接收扫描电压，第一漏/源极耦接耦合电容的第二端，而第二漏/源极则是接地。
本发明亦包含一种像素电路，其包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中负极接地。第一晶体管的第一漏/源极耦接至电源电压，第二漏/源极耦接发光元件的正极。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端耦接至第一晶体管的栅极。第二晶体管的栅极用以接收扫描电压，第一漏/源极耦接耦合电容的第二端，而第二漏/源极则耦接发光元件的正极。
上述的第一晶体管及第二晶体管在制程上可以为非晶硅、多晶硅或微晶硅制程，且可以为P型薄膜晶体管，而发光元件可以为一有机发光二极管。
再从另一观点来看，本发明提供一种显示器包括：栅极驱动装置、源极驱动装置、系统开关以及显示面板。其中，栅极驱动装置具有多条栅极配线，用以接收基本时序，并依序对每一栅极配线输出扫描电压。源极驱动装置具有多条源极配线，用以接收影像资料，并利用各源极配线输出数据电压。系统开关耦接至电源电压。显示面板耦接栅极驱动装置和源极驱动装置，而显示面板内具有多个像素电路，且每一像素电路分别配置于各栅极配线和各源极配线的交会处，而每一像素电路包括：第一晶体管、耦合电容、第二晶体管以及发光元件。其中，第一晶体管的第一漏/源极通过系统开关耦接至电源电压，而栅极通过各栅极配线其中之一来接收扫描电压。耦合电容具有第一端及第二端，其中第一端通过各源极配线其中之一来接收数据电压，而第二端则耦接至第一晶体管的第二漏/源极。第二晶体管的栅极耦接至耦合电容的第二端，而第一漏/源极通过系统开关耦接至电源电压。发光元件具有正极及负极，其中正极耦接至第二晶体管的第二漏/源极，而负极则是接地。
显示面板内的每一像素电路另可包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中正极通过系统开关耦接至电源电压。第一晶体管的第一漏/源极耦接至负极，而栅极通过各栅极配线其中之一来接收扫描电压。耦合电容具有第一端及第二端，其中第一端通过各源极配线其中之一来接收数据电压，而第二端则耦接至第一晶体管的第二漏/源极。第二晶体管的栅极耦接至耦合电容的第二端，第一漏/源极耦接至发光元件的负极，而第二漏/源极则是接地。
上述的第一晶体管及第二晶体管在制造工艺上可以为非晶硅、多晶硅或微晶硅制造工艺，且可以为N型薄膜晶体管，而发光元件可以为一有机发光二极管。
显示面板内的每一像素电路另可包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中正极耦接至电源电压。第一晶体管的第一漏/源极耦接至发光元件的负极，而第二漏/源极接地。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端耦接至第一晶体管的栅极。第二晶体管的栅极用以接收扫描电压，第一漏/源极耦接耦合电容的第二端，而第二漏/源极则是接地。
显示面板内的每一像素电路还可以是包括：发光元件、第一晶体管、耦合电容以及第二晶体管。其中，发光元件具有正极及负极，其中负极接地。第一晶体管的第一漏/源极耦接至电源电压，第二漏/源极耦接发光元件的正极。耦合电容具有第一端及第二端，其中第一端用以接收数据电压，而第二端耦接至第一晶体管的栅极。第二晶体管的栅极用以接收扫描电压，第一漏/源极耦接耦合电容的第二端，而第二漏/源极则耦接发光元件的正极。
上述的第一晶体管及第二晶体管在制造工艺上可以为非晶硅、多晶硅或微晶硅制造工艺，且可以为P型薄膜晶体管，而发光元件可以为一有机发光二极管。
系统开关会根据扫描电压为一低电位时，以将电源电压导通至显示面板内的所有第二晶体管的第一漏/源极。
系统开关会根据扫描电压为一低电位时，以将电源电压导通至显示面板内的所有发光元件的正极。
系统开关可以为MOS晶体管、二极管或薄膜晶体管。
显示面板在显示影像资料时，分为写入时间及显示时间。当在写入时间时，显示面板为不显示影像；而当在显示时间时，显示面板为显示影像。其中，当在写入时间时，源极驱动装置会提供资料电压给各像素电路写入，而定义耦合电容所储存的电压；当在显示时间时，源极驱动装置会提供一固定电压，以同时驱动显示面板内的各像素电路。
本发明提供一种显示面板的驱动方法，其中在显示面板内具有多个像素电路，以阵列方式排列。本发明包括当显示面板工作在写入时间时，则分别依序开启被致能的每一像素电路，并传送数据电压至各像素电路。接着，当显示面板工作在显示时间时，则传送一固定电压给所有各像素电路，以同时驱动各像素电路。
当显示面板工作在写入时间时，包括会依序传送扫描电压至每一列像素电路，以依序开启每一列像素电路，接着再传送数据电压至被开启的各像素电路；当显示面板工作在显示时间时，会接收一固定电压，依据此固定电压与各像素电路的数据电压做一电压差值比较，用以定义一显示灰阶。最后，再同时驱动显示面板内的各像素电路。
判断各像素电路处于写入时间或显示时间，乃是依据扫描电压的一电位状态来判断，当此电位状态为一高电位时，显示面板为处于写入时间；而当此电位状态为一低电位状态时，显示面板为处于该显示时间。
正因本发明的像素电路是利用耦合电容的耦合效应，由此来用以补偿第二晶体管的开启电压，进而可维持驱动发光元件的驱动电流，使发光元件的亮度不受开启电压漂移的影响。另外，在整体像素电路结构上只使用两颗薄膜晶体管与一颗耦合电容，就可达到补偿第二晶体管的开启电压，且更提升了显示面板像素的开口率，同时在制作时成本降低，又可延长显示面板的寿命。
附图说明
图1绘示为公知技术有机发光二极管的像素电路。
图2绘示为一补偿开启电压的像素电路。
图3绘示为另一补偿开启电压的像素电路。
图4绘示依照本发明的一较佳实施例的显示器。
图5绘示依照本实施例的显示面板的像素电路。
图6绘示依照本发明另一实施例的显示器的像素电路。
图7绘示依照本发明另一实施例的显示器的像素电路。
图8绘示依照本发明另一实施例的显示器的像素电路。
图9绘示依照本实施例的像素电路的时序图。
图10绘示依照本实施例的显示器的时序图。
图11绘示依照本发明的一较佳实施例的显示面板的驱动方法流程图。
图12绘示依照本实施例的写入时间流程图。
图13绘示依照本实施例的显示时间流程图。
100、200、300、407a～407i：像素电路
101：驱动电路 102：有机发光二极管
103：开关薄膜晶体管 105：电容
107：驱动薄膜晶体管 201：薄膜晶体管
203：耦合电容 400：显示器
401：栅极驱动装置 403：源极驱动装置
405：系统开关 407：显示面板
501a～501i、603a～603i、703a～703i、803a～803i：第一晶体管
503a～503i、605a～605i、705a～705i、803a～803i：耦合电容
505a～505i、607a～607i、707a～707i、807a～807i：第二晶体管
507a～507i、601a～601i、701a～701i、801a～801i：发光元件
900： 像素电路的时序图
1000： 显示器的时序图
VDD： 电源电压
Vscan：扫描电压
Vdata：数据电压
VA： 写入电压
Vc： 耦合电压
ΔV、ΔV1～ΔVn：差值电压
Vfix： 固定电压
G1～Gm：栅极配线
V1～Vn：源极配线
S1101～S1103：流程图步骤
S1201～S1203：流程图步骤
S1301～S1303：流程图步骤
具体实施方式
本发明是为了解决在公知技术中，当驱动薄膜晶体管在长时间的驱动下，会造成驱动薄膜晶体管的开启电压的漂移，进而造成驱动晶体管所产生的驱动电流降低，而为了要维持应有的驱动电流所设计的像素电路，又会因为必需使用三颗以上的晶体管，使得显示面板像素开口率降低，如此都同样地会造成显示面板的亮度降低。故本发明将提供一种像素电路、一种显示器以及一种显示面板的驱动方法来解决上述的问题。
图4绘示依照本发明的一较佳实施例的显示器。请参照图4，在本发明显示器400包括栅极驱动装置401、源极驱动装置403、系统开关405以及显示面板407。其中，栅极驱动装置401具有多条栅极配线G1～Gm，用以接收基本时序，并依序对每一栅极配线G1～Gm输出扫描电压Vscan。源极驱动装置403具有多条源极配线V1～Vn，用以接收影像资料，并利用各源极配线V1～Vn输出数据电压Vdata。系统开关405耦接至电源电压VDD。显示面板407耦接栅极驱动装置401和源极驱动装置403，而显示面板407内具有多个像素电路407a～407i，且每一像素电路407a～407i分别配置于各栅极配线G1～Gm和各源极配线V1～Vn的交会处。
图5绘示依照本实施例的显示面板的像素电路。请合并参照图4及图5，在本实施例像素电路407a包括第一晶体管501a、耦合电容503a、第二晶体管505a以及发光元件507a。其中，第一晶体管501a的第一漏/源极通过系统开关405耦接至电源电压VDD，而栅极通过各栅极配线G1～Gm其中之一来接收扫描电压Vscan。耦合电容503a具有第一端及第二端，其中第一端通过各源极配线V1～Vn其中之一来接收数据电压Vdata，而第二端则耦接至第一晶体管501a的第二漏/源极。第二晶体管505a的栅极耦接至耦合电容503的第二端，而第一漏/源极通过系统开关405耦接至电源电压VDD。发光元件507a具有正极及负极，其中正极耦接至第二晶体管505a的第二漏/源极，而负极则是接地。
在本实施例中，显示面板407的各像素电路407a～407i，其结构与像素电路407a皆相同。依据像素电路407a可推演出显式面板407内各像素电路407a～407i包括第一晶体管501a～501i、耦合电容503a～503i、第二晶体管505a～505i以及发光元件507a～507i。
图6绘示依照本发明另一实施例的显示器的像素电路。在本发明的显示面板407内的各像素电路407a～407i更包括：发光元件601a～601i、第一晶体管603a～603i、耦合电容605a～605i以及第二晶体管607a～607i。其中，发光元件601a～601i具有正极及负极，正极通过系统开关405耦接至电源电压VDD。第一晶体管603a～603i的第一漏/源极耦接至发光元件601a～601i的负极，而栅极通过各栅极配线G1～Gm其中之一来接收扫描电压Vscan。耦合电容605a～605i具有第一端及第二端，其中第一端透过各源极配线V1～Vn其中之一来接收数据电压Vdata，而第二端则耦接至第一晶体管603a～603i的第二漏/源极。第二晶体管607a～607i的栅极耦接至耦合电容605a～605i的第二端，第一漏/源极耦接至发光元件601a～601i的负极，而第二漏/源极则是接地。
在上述实施例的第一晶体管501a～501i、第一晶体管603a～603i、第二晶体管505a～505i以及第二晶体管607a～607i在制造工艺上可以为非晶硅、多晶硅或微晶硅制造工艺，且为N型薄膜晶体管，而发光元件507a～507i及发光元件601a～601i可以为有机发光二极管。
图7绘示依照本发明另一实施例的显示器的像素电路。在本发明的显示面板407内的各像素电路407a～407i更包括：发光元件701a～701i、第一晶体管703a～703i、耦合电容705a～705i以及第二晶体管707a～707i。其中，发光元件701a～701i具有正极及负极，正极通过系统开关405耦接至电源电压VDD。第一晶体管703a～703i的第一漏/源极耦接至发光元件701a～701i的负极，而第二漏/源极接地。耦合电容705a～705i具有第一端及第二端，其中第一端通过各源极配线V1～Vn其中之一来接收数据电压Vdata，而第二端耦接至第一晶体管703a～703i的栅极。第二晶体管707a～707i的栅极通过各栅极配线G1～Gm其中之一来接收扫描电压Vscan，第一漏/源极耦接耦合电容的第二端，而第二漏/源极则是接地。
图8绘示依照本发明另一实施例的显示器的像素电路。在本发明的显示面板407内的各像素电路407a～407i更包括：发光元件801a～801i、第一晶体管803a～803i、耦合电容805a～805i以及第二晶体管807a～807i。其中，发光元件801a～801i具有正极及负极，负极接地。第一晶体管803a～803i的第一漏/源极耦接至电源电压VDD，第二漏/源极耦接发光元件801a～801i的正极。耦合电容805a～805i具有第一端及第二端，其中第一端透过各源极配线V1～Vn其中之一来接收数据电压Vdata，而第二端耦接至第一晶体管803a～803i的栅极。第二晶体管807a～807i的栅极通过各栅极配线G1～Gm其中之一来接收扫描电压Vscan，第一漏/源极耦接耦合电容805a～805i的第二端，而第二漏/源极则耦接发光元件801a～801i的正极。
在本发明较佳实施例中，系统开关405可以为MOS晶体管、薄膜晶体管、二极管或任何具有开关功能的元件。
图9绘示依照本实施例的像素电路的时序图。以下将以图5所绘示的像素电路407a来说明本发明的精神，而同样地也适用于图6、图7及图8所绘示的像素电路407a。请合并参照图5及图9，在像素电路的时序图900中，当扫描电压Vscan出现一次高电位与一次低电位的时间称为一个画面(Frame)的时间，而一个画面时间分为写入时间和显示时间。接着于写入时间，且在像素电路407a的选择时间时，第一晶体管501a的栅极会接收扫描电压Vscan输出一高电位，而致使第一晶体管501a开启，同时数据电压Vdata会传送一写入电压VA，经由耦合电容503a耦合一电压Vc至第二晶体管505a的栅极，而由于第一晶体管501a被开启，所以使得第二晶体管505a的栅极及第一漏/源极彼此耦接在一起，所以可知第二晶体管505a的栅极电压Vg与第一漏/源极电压相等于此耦合电压Vc，且此时第二晶体管505a的操作特性会形同于与二极管一般。因此，当耦合电压Vc大于第二晶体管505a的开启电压(Threshold Voltage)Vth加上发光元件507a的开启电压Vs(即为像素电路407a的开启电压Vth)时，则第二晶体管505a会持续开启。
然而，在写入时间的第二晶体管505a的第一漏/源极为浮接状态(Floating)，所以在第二晶体管505a持续开启的同时，第二晶体管505a的栅极电压Vg将会下降，而一直下降到与像素电路407a的开启电压Vth相等时，第二晶体管505a才会关闭。如此，则定义了第二晶体管505a的栅极电压Vg恰好为像素电路407a的开启电压Vth，即补偿407a电路的开启电压Vth。
在本实施例中，耦合电容503a所储存的电压数值为写入电压VA减去像素电路407a的开启电压Vth，其是用以接收并储存数据电压Vdata，使驱动发光元件507a的驱动电流不受第二晶体管505a的开启电压Vth漂移的影响，并维持此驱动发光元件507a的驱动电流值。第二晶体管505a则是用以提供驱动电流给发光元件507a发光。
接着，于写入时间，且非像素电路407a的选择时间时，扫描电压Vscan会输出一低电位致使第一晶体管501a关闭。因此，第二晶体管505a的栅极电压Vg并无有效的放电路径，所以无论数据电压Vdata给予像素电路407a任何写入电压VA，皆不影响耦合电容503a所储存的电压数值。
举例来说，当耦合电容503a所储存的电压数值譬如可以为2V时，即耦合电容503a的第一端为写入电压VA(譬如可以为4V)，而第二端为第二晶体管505a的栅极电压Vg(譬如可以为2V)。于写入时间，且非像素电路407a的选择时间时，数据电压Vdata输入一写入电压VA譬如可以为10V，并且在第二晶体管505a的栅极电压Vg无有效的放电路径的情况下，其亦会提升至8V，所以耦合电容503a所储存的电压数值仍为2V。由此可知，当于写入时间，且非像素电路407a的选择时间时，并不会影响耦合电容503a所储存的电压数值。依上述所说的现象，熟悉此技艺者当可知为电容耦合效应。
当在显示时间时，第二晶体管505a的第一漏/源极会耦接至电源电压VDD，而扫描电压Vscan会输出一低电压致使第一晶体管501a关闭，此时数据电压Vdata会给予一持续的固定电压Vfix，使耦合电容503a耦合一差值电压ΔV至第二晶体管505a的栅极，并依据此差值电压ΔV使发光元件507a放射。因此，其像素电路407a的灰阶便依据此差值电压ΔV来决定。
在本实施例中，差值电压ΔV为固定电压Vfix减去写入电压VA，来用以定义像素电路407a的灰阶。
图10绘示依照本实施例的显示器的时序图。请合并参照图4、图5及图10，在显示器的时序图1000中，当扫描电压Vscan出现一次高电位与一次低电位的时间称为一个画面(Frame)的时间，而一个画面时间分为写入时间和显示时间。当在写入时间，且在显示面板407的各像素电路407a～407i的选择时间时，其各像素电路407a～407i的电路工作原理与像素电路407a皆一致，故在此并不再加以叙述。
接着，源极驱动装置403会提供数据电压V1～Vn给各像素电路407a～407i写入，而使各像素电路407a～407i内的耦合电容503a～503i分别耦合一电压数值至第二晶体管505a～505i的栅极，再经过一段时间的放电后，则耦合电容503a～503i分别储存了ΔV1～ΔVn的差值电压。其中，在放电的同时，依据各差值电压ΔV1～ΔVn的大小，发光元件507a～507i会有一小段时间的放射，但由于此时间很短，故不影响显示面板407整体的发光亮度。
此外，当在显示时间时，第二晶体管505a～505i的第一漏/源极会通过系统开关405耦接至电源电压VDD，而栅极驱动装置401会输出一低电压致使第一晶体管501a～501i关闭，此时源极驱动装置403会提供一固定电压Vfix，以同时驱动显示面板407内的各像素电路407a～407i。其中，显示面板407的各像素电路407a～407i的灰阶是依据各差值电压ΔV1～ΔVn来决定。
在本实施例中，系统开关405会根据扫描电压Vscan为一低电位时，以将电源电压VDD导通至显示面板407内的所有第二晶体管505a～505i的第一漏/源极。
在本实施例中，显示面板407在显示影像资料时，分为写入时间及显示时间。当在写入时间时，显示面板407为不显示影像；而当在显示时间时，显示面板407为显示影像。
图11绘示依照本发明的一较佳实施例的显示面板的驱动方法流程图，其中在显示面板内具有多个像素电路，以阵列方式排列。首先，本发明会如步骤S1101所述，当显示面板工作在写入时间时，则分别依序开启被致能的每一像素电路，并传送数据电压至各像素电路。接着，本发明会如步骤S1103所述，当显示面板工作在显示时间时，则传送一固定电压给所有的像素电路，以同时驱动每一像素电路。
图12绘示依照本实施例的写入时间流程图。本发明会如步骤S1201所述，依序传送扫描电压至每一列像素电路，以依序开启每一列像素电路。接着，本发明会如步骤S1203所述，传送数据电压至被开启的每一像素电路。
图13绘示依照本实施例的显示时间流程图。本发明会如步骤S1301所述，接收一固定电压。接着，本发明会如步骤S1303所述，依据此固定电压与每一像素电路的数据电压做一电压差值比较，用以定义一显示灰阶，并且同时驱动显示面板内的每一像素电路。
在本实施例的显示面板的驱动方法流程图中，判断每一像素电路处于写入时间或显示时间，乃是依据扫描电压的一电位状态来判断，当此电位状态为一高电位时，显示面板为处于写入时间；而当此电位状态为一低电位状态时，显示面板为处于该显示时间。
综上所述，本发明是提供一种像素电路、一种显示器及其驱动方法。依据本发明的精神，会有下列几点优点：
1.补偿驱动晶体管的开启电压。
2.提升显示面板像素开口率。
3.降低制成困难度。
4.提升显示面板的显示均匀度。
5.延长显示面板的寿命。
上述具体实施方式仅用以说明本发明，而非限定本发明。
Claims (53)
1.一种像素电路，其特征在于，包括：
一第一晶体管，该第一晶体管的第一漏/源极耦接至一电源电压，该第一晶体管的栅极用以接收一扫描电压；
一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的第二漏/源极；
一第二晶体管，该第二晶体管的栅极耦接至耦合电容的第二端，而该第二晶体管的第一漏/源极耦接至电源电压；以及
一发光元件，具有一正极及一负极，其中正极耦接至第二晶体管的第二漏/源极，而负极则是接地。
2.如权利要求1所述的像素电路，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
3.如权利要求1所述的像素电路，其特征在于，第一晶体管和第二晶体管包括N型薄膜晶体管。
4.如权利要求1所述的像素电路，其特征在于，发光元件为一有机发光二极管。
5.一种像素电路，其特征在于，包括：
一发光元件，具有一正极及一负极，其中正极耦接至一电源电压；
一第一晶体管，该第一晶体管的第一漏/源极耦接至所述的负极，该第一晶体管的栅极用以接收一扫描电压；
一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的第二漏/源极；以及
一第二晶体管，该第二晶体管的栅极耦接至耦合电容的第二端，该第二晶体管的第一漏/源极耦接至所述的负极，而该第二晶体管的第二漏/源极则是接地。
6.如权利要求5所述的像素电路，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
7.如权利要求5所述的像素电路，其特征在于，第一晶体管和第二晶体管包括N型薄膜晶体管。
8.如权利要求5所述的像素电路，其特征在于，发光元件为一有机发光二极管。
9.一种像素电路，其特征在于，包括：
一发光元件，具有一正极及一负极，其中正极耦接至一电源电压；
一第一晶体管，该第一晶体管的第一漏/源极耦接至所述的负极，该第一晶体管的第二漏/源极接地；
一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的栅极；以及
一第二晶体管，该第二晶体管的栅极用以接收一扫描电压，该第二晶体管的第一漏/源极耦接耦合电容的第二端，而该第二晶体管的第二漏/源极则是接地。
10.如权利要求9所述的像素电路，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
11.如权利要求9所述的像素电路，其特征在于，第一晶体管和第二晶体管包括P型薄膜晶体管。
12.如权利要求9所述的像素电路，其特征在于，发光元件为一有机发光二极管。
13.一种像素电路，其特征在于，包括：
一发光元件，具有一正极及一负极，其中负极接地；
一第一晶体管，该第一晶体管的第一漏/源极耦接至一电源电压，该第一晶体管的第二漏/源极耦接所述的正极；
一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的栅极；以及
一第二晶体管，该第二晶体管的栅极用以接收一扫描电压，该第二晶体管的第一漏/源极耦接耦合电容的第二端，而该第二晶体管的第二漏/源极则耦接所述的正极。
14.如权利要求13所述的像素电路，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
15.如权利要求13所述的像素电路，其特征在于，第一晶体管和第二晶体管包括P型薄膜晶体管。
16.如权利要求13所述的像素电路，其特征在于，发光元件为一有机发光二极管。
17.一种显示器，其特征在于，包括：
一栅极驱动装置，具有多条栅极配线，用以接收一基本时序，并依序对每一栅极配线输出一扫描电压；
一源极驱动装置，具有多条源极配线，用以接收一影像资料，并利用所述的多条源极配线输出一数据电压；
一系统开关，耦接一电源电压；以及
一显示面板，耦接栅极驱动装置和源极驱动装置，且该显示面板具有多个像素电路，而每一像素电路分别配置于各栅极配线和各源极配线的交会处，且每一像素电路包括：一第一晶体管，该第一晶体管的第一漏/源极通过系统开关耦接至一电源电压，该第一晶体管的栅极通过所述的多个栅极配线其中之一来接收扫描电压；一耦合电容，具有一第一端及一第二端，其中第一端通过所述的多条源极配线其中之一来接收数据电压，而第二端耦接至第一晶体管的第二漏/源极；一第二晶体管，该第二晶体管的栅极耦接至耦合电容的第二端，而该第二晶体管的第一漏/源极通过系统开关而耦接至电源电压；以及一发光元件，具有一正极及一负极，其中正极耦接至第二晶体管的第二漏/源极，而负极则是接地，
其中，系统开关依据扫描电压的电位状态，以决定是否将电源电压导通至显示面板内的所有的第二晶体管的第一漏/源极。
18.如权利要求17所述的显示器，其特征在于，第一晶体管和第二晶体管包括N型薄膜晶体管。
19.如权利要求17所述的显示器，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
20.如权利要求17所述的显示器，其特征在于，发光元件为一有机发光二极管。
21.如权利要求17所述的显示器，其特征在于，系统开关是根据扫描电压为一低电位时，将电源电压导通至显示面板内的所有第二晶体管的第一漏/源极端。
22.如权利要求17所述的显示器，其特征在于，显示面板在显示一影像资料时，分为一写入时间及一显示时间，当在写入时间时，该显示面板不显示影像；而当在显示时间时，该显示面板显示影像。
23.如权利要求22所述的显示器，其特征在于，当在写入时间时，源极驱动装置会提供一数据电压给所述的多个像素电路写入，而定义耦合电容所储存的电压。
24.如权利要求22所述的显示器，其特征在于，当在显示时间时，源极驱动装置提供一固定电压，以同时驱动显示面板内的所述多个像素电路。
25.一种显示器，其特征在于，包括：
一栅极驱动装置，具有多条栅极配线，用以接收一基本时序，并依序对每一栅极配线输出一扫描电压；
一源极驱动装置，具有多条源极配线，用以接收一影像资料，并利用所述的多条源极配线输出一数据电压；
一系统开关，耦接一电源电压；以及
一显示面板，耦接栅极驱动装置和源极驱动装置，且该显示面板具有多个像素电路，而每一像素电路分别配置于各栅极配线和各源极配线的交会处，且每一像素电路包括：一发光元件，具有一正极及一负极，其中正极耦接至一电源电压；一第一晶体管，该第一晶体管的第一漏/源极耦接至所述负极，该第一晶体管的栅极用以接收一扫描电压；一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的第二漏/源极；以及一第二晶体管，该第二晶体管的栅极耦接至耦合电容的第二端，该第二晶体管的第一漏/源极耦接至所述的负极，而第二晶体管的第二漏/源极则是接地。
26.如权利要求25所述的显示器，其特征在于，第一晶体管和第二晶体管包括N型薄膜晶体管。
27.如权利要求25所述的显示器，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
28.如权利要求25所述的显示器，其特征在于，发光元件为一有机发光二极管。
29.如权利要求25所述的显示器，其特征在于，系统开关是根据扫描电压为一低电位时，将电源电压导通至显示面板内的所有第二晶体管的第一漏/源极端。
30.如权利要求25所述的显示器，其特征在于，显示面板在显示一影像资料时，分为一写入时间及一显示时间，当在写入时间时，该显示面板不显示影像；而当在显示时间时，该显示面板显示影像。
31.如权利要求30所述的显示器，其特征在于，当在写入时间时，源极驱动装置会提供一数据电压给所述的多个像素电路写入，而定义耦合电容所储存的电压。
32.如权利要求30所述的显示器，其特征在于，当在显示时间时，源极驱动装置提供一固定电压，以同时驱动显示面板内的所述多个像素电路。
33.一种显示器，其特征在于，包括：
一栅极驱动装置，具有多条栅极配线，用以接收一基本时序，并依序对每一栅极配线输出一扫描电压；
一源极驱动装置，具有多条源极配线，用以接收一影像资料，并利用所述的多条源极配线输出一数据电压；
一系统开关，耦接一电源电压；以及
一显示面板，耦接栅极驱动装置和源极驱动装置，且该显示面板具有多个像素电路，而每一像素电路分别配置于各栅极配线和各源极配线的交会处，且每一像素电路包括：一发光元件，具有一正极及一负极，其中正极耦接至一电源电压；一第一晶体管，该第一晶体管的第一漏/源极耦接至所述的负极，该第一晶体管的第二漏/源极接地；一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的栅极；以及一第二晶体管，该第二晶体管的栅极用以接收一扫描电压，该第二晶体管的第一漏/源极耦接耦合电容的第二端，而第二晶体管的第二漏/源极则是接地。
34.如权利要求33所述的显示器，其特征在于，第一晶体管和第二晶体管包括P型薄膜晶体管。
35.如权利要求33所述的显示器，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
36.如权利要求33所述的显示器，其特征在于，发光元件为一有机发光二极管。
37.如权利要求33所述的显示器，其特征在于，系统开关是根据扫描电压为一低电位时，将电源电压导通至显示面板内的所有第二晶体管的第一漏/源极端。
38.如权利要求33所述的显示器，其特征在于，显示面板在显示一影像资料时，分为一写入时间及一显示时间，当在写入时间时，该显示面板不显示影像；而当在显示时间时，该显示面板显示影像。
39.如权利要求38所述的显示器，其特征在于，在写入时间时，源极驱动装置会提供一数据电压给所述的多个像素电路写入，而定义耦合电容所储存的电压。
40.如权利要求38所述的显示器，其特征在于，当在显示时间时，源极驱动装置提供一固定电压，以同时驱动显示面板内的所述的多个像素电路。
41.一种显示器，其特征在于，包括：
一栅极驱动装置，具有多条栅极配线，用以接收一基本时序，并依序对每一栅极配线输出一扫描电压；
一源极驱动装置，具有多条源极配线，用以接收一影像资料，并利用所述的多条源极配线输出一数据电压；
一系统开关，耦接一电源电压；以及
一显示面板，耦接栅极驱动装置和源极驱动装置，且该显示面板具有多个像素电路，而每一像素电路分别配置于各栅极配线和各源极配线的交会处，且每一像素电路包括：一发光元件，具有一正极及一负极，其中负极接地；一第一晶体管，该第一晶体管的第一漏/源极耦接至一电源电压，该第一晶体管的第二漏/源极耦接所述的正极；一耦合电容，具有一第一端及一第二端，其中第一端用以接收一数据电压，而第二端耦接至第一晶体管的栅极；以及一第二晶体管，该第二晶体管的栅极用以接收一扫描电压，该第二晶体管的第一漏/源极耦接耦合电容的第二端，而该第二晶体管的第二漏/源极则耦接所述正极。
42.如权利要求41所述的显示器，其特征在于，第一晶体管和第二晶体管包括P型薄膜晶体管。
43.如权利要求41所述的显示器，其特征在于，第一晶体管及第二晶体管在制造工艺上包括非晶硅、多晶硅或微晶硅制造工艺。
44.如权利要求41所述的显示器，其特征在于，发光元件为一有机发光二极管。
45.如权利要求41所述的显示器，其特征在于，系统开关包括MOS晶体管、二极管或薄膜晶体管。
46.如权利要求41所述的显示器，其特征在于，系统开关是根据扫描电压为一低电位时，将电源电压导通至显示面板内的所有第二晶体管的第一漏/源极端。
47.如权利要求41所述的显示器，其特征在于，显示面板在显示一影像资料时，分为一写入时间及一显示时间，当在写入时间时，该显示面板不显示影像；而当在显示时间时，该显示面板显示影像。
48.如权利要求47所述的显示器，其特征在于，当在写入时间时，源极驱动装置会提供一数据电压给所述的多个像素电路写入，而定义耦合电容所储存的电压。
49.如权利要求47所述的显示器，其特征在于，当在显示时间时，源极驱动装置提供一固定电压，以同时驱动显示面板内的所述多个像素电路。
50.一种显示面板的驱动方法，其中该显示面板具有多个像素电路，以阵列方式排列，其特征在于，该驱动方法包括下列步骤：
当显示面板工作在一写入时间时，则分别依序开启被致能的每一像素电路，并传送一数据电压至各像素电路；以及
当显示面板工作在一显示时间时，则传送一固定电压给所有像素电路，以同时驱动所述的多个像素电路。
51.如权利要求50所述的显示面板的驱动方法，其特征在于，在写入时间时，包括下列步骤：
依序传送扫描电压至每一列像素电路，以依序开启每一列像素电路；以及
传送数据电压至被开启的各像素电路。
52.如权利要求50所述的显示面板的驱动方法，其特征在于，在显示时间时，包括下列步骤：
接收固定电压；以及
依据固定电压与各像素电路的数据电压做一电压差值比较，用以定义一显示灰阶，并同时驱动显示面板内的各像素电路。
53.如权利要求50所述的显示面板的驱动的方法，其特征在于，判断所述的多个像素电路的写入时间或显示时间，是依据扫描电压的一电位状态来判断，当电位状态为一高电位时，显示面板是处于写入时间；而当电位状态为一低电位状态时，显示面板是处于显示时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100942111A CN1870113A (zh) | 2006-06-27 | 2006-06-27 | 显示器像素电路的结构及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100942111A CN1870113A (zh) | 2006-06-27 | 2006-06-27 | 显示器像素电路的结构及其驱动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1870113A true CN1870113A (zh) | 2006-11-29 |
Family
ID=37443762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100942111A Pending CN1870113A (zh) | 2006-06-27 | 2006-06-27 | 显示器像素电路的结构及其驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1870113A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102915699A (zh) * | 2011-08-04 | 2013-02-06 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN103000131A (zh) * | 2012-12-05 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板及显示装置 |
| CN103021325A (zh) * | 2011-09-27 | 2013-04-03 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN104409041A (zh) * | 2014-12-02 | 2015-03-11 | 昆山工研院新型平板显示技术中心有限公司 | 有源有机发光显示器及其驱动电路 |
| CN105225637A (zh) * | 2014-06-18 | 2016-01-06 | 上海和辉光电有限公司 | 一种像素补偿电路 |
| CN113066424A (zh) * | 2019-12-31 | 2021-07-02 | 财团法人工业技术研究院 | 具备栅极驱动器的像素阵列及矩阵式传感器阵列 |
| US11341907B2 (en) | 2016-06-02 | 2022-05-24 | Changchun Flexible Display Technology Co., Ltd. | OLED drive circuit and manufacturing method thereof, and display device |
-
2006
- 2006-06-27 CN CNA2006100942111A patent/CN1870113A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102915699A (zh) * | 2011-08-04 | 2013-02-06 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN102915699B (zh) * | 2011-08-04 | 2015-11-25 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN103021325A (zh) * | 2011-09-27 | 2013-04-03 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN103021325B (zh) * | 2011-09-27 | 2015-11-25 | 昆山维信诺显示技术有限公司 | 有源oled照明装置 |
| CN103000131A (zh) * | 2012-12-05 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板及显示装置 |
| CN105225637A (zh) * | 2014-06-18 | 2016-01-06 | 上海和辉光电有限公司 | 一种像素补偿电路 |
| CN105225637B (zh) * | 2014-06-18 | 2018-01-26 | 上海和辉光电有限公司 | 一种像素补偿电路 |
| CN104409041A (zh) * | 2014-12-02 | 2015-03-11 | 昆山工研院新型平板显示技术中心有限公司 | 有源有机发光显示器及其驱动电路 |
| US11341907B2 (en) | 2016-06-02 | 2022-05-24 | Changchun Flexible Display Technology Co., Ltd. | OLED drive circuit and manufacturing method thereof, and display device |
| CN113066424A (zh) * | 2019-12-31 | 2021-07-02 | 财团法人工业技术研究院 | 具备栅极驱动器的像素阵列及矩阵式传感器阵列 |
| CN113066424B (zh) * | 2019-12-31 | 2022-07-26 | 财团法人工业技术研究院 | 具备栅极驱动器的像素阵列及矩阵式传感器阵列 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836264B2 (en) | Driving circuit of display | |
| WO2017080379A1 (zh) | 像素补偿电路及其驱动方法、阵列基板以及显示装置 | |
| CN101075410A (zh) | 影像显示系统和驱动显示组件的方法 | |
| US20070290973A1 (en) | Structure of pixel circuit for display and driving method thereof | |
| WO2016165529A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| WO2016123855A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN1744180A (zh) | 有源矩阵型有机发光二极管器件的驱动电路及其方法 | |
| CN1417765A (zh) | 电致发光板的驱动设备和方法 | |
| CN1428752A (zh) | 间歇发光显示设备 | |
| CN104933993A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| WO2015085699A1 (zh) | Oled像素电路及驱动方法、显示装置 | |
| CN105206221A (zh) | 像素驱动电路、驱动方法、阵列基板及显示装置 | |
| CN1716367A (zh) | 发光显示器及其驱动方法 | |
| CN1700287A (zh) | 发光装置的驱动装置和方法，带驱动装置的显示板和装置 | |
| WO2015062298A1 (zh) | Oled像素电路及其驱动方法和显示装置 | |
| CN1917015A (zh) | 有机发光显示器 | |
| CN1776794A (zh) | 有机发光二极管的驱动装置及驱动方法 | |
| CN1617206A (zh) | 显示装置及其驱动方法 | |
| CN101055360A (zh) | 显示器件以及其驱动方法 | |
| CN1479270A (zh) | 有机电致发光设备及其驱动方法和装置 | |
| CN1617205A (zh) | 显示装置及其驱动方法 | |
| JP2012242838A (ja) | 画素ユニット回路及びｏｌｅｄ表示装置 | |
| CN1909045A (zh) | 像素的临界电压补偿系统及方法 | |
| CN1729499A (zh) | 显示装置及其驱动方法 | |
| CN1892773A (zh) | 发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: Hsinchu City, Taiwan, China Applicant after: AU Optronics Corporation Address before: China Taiwan Taoyuan County Applicant before: Guanghui Electronic Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |