CN1532059A - 喷墨印表头的辨识电路及方法 - Google Patents

Abstract

一种喷墨印表头的辨识电路及方法，可适用于辨识一喷墨印表头的形式。首先需提供一重置信号、至少一时脉信号，当辨识电路接收到重置信号时，则重置一计数值，而当辨识电路接收到相对应的一时脉信号时，则进位所计数的计数值，并依据所需代表喷墨印表头的形式的辨识码及所计数的计数值，来程式化一逻辑电路，使喷墨印表头可依序输出所需的辨识码。

Description

喷墨印表头的辨识电路及方法

技术领域

本发明是关于一种喷墨印表头(ink jet print head)，且特别是有关于一种喷墨印表头的辨识电路及方法。

背景技术

随著科技的进步，各种电脑周边产品也日益地多样化。就以喷墨印表机为例，为迎合使用者在不同环境下的各种列印需求，于是发展出各式各样的喷墨印表机，而每一喷墨印表机又有相对应的多种喷墨印表头，例如具有黑色卡匣或彩色卡匣的喷墨印表头、以及具有不同喷孔数的喷墨印表头等等。

为了辨识各种不同形式的喷墨印表头，在制造时，均会赋于每一喷墨印表头一对应于其型号或序号的辨识码(Identification Code)，以便当不同形式的喷墨印表头装置于喷墨印表机上时，喷墨印表机得以辨识，而以不同的控制程式，来控制不同型号或序号的喷墨印表头。

如上所述，由于喷墨印表头的种类繁多，而为提供喷墨印表机辨识装置于其上的不同形式的喷墨印表头，在喷墨印表头中，均会储存有对应于其型号或序号的辨识码。因此，每一喷墨印表头中，也会包含有一辨识电路(Identification Circuit)，以供喷墨印表机来读取储存于喷墨印表头中的辨识码，以进行辨识。而喷墨印表头的辨识电路只在喷墨印表头刚安装至喷墨印表机时或开始列印动作前使用，一旦喷墨印表头被辨识后，便不再需要使用辨识电路。因此，喷墨印表头的辨识电路通常会借用控制印表头阵列(Print Head Array)电路的位址线，来读取储存于喷墨印表头中的辨识码。

请参考图1，其系显示一种喷墨印表机辨识系统方块示意图。图中显示，此喷墨印表机辨识系统100包括经由位址线131与温度感测输出线132连接的印表机电路(Printer Electronics)110及印表头电路(Print HeadElectronics)120。其中，印表机电路110包括控制器(Controller)111及驱动电路(Driving Circuit)112，而印表头电路120则包括印表头阵列(Print Head Array)121、辨识电路122及温度感测电路123。

列印时，控制器111会将列印资料传送至驱动电路112，并经由驱动电路112驱动位址线131，以控制印表头阵列121而列印出所需图样。温度感测电路123用以感测印表头的温度，并经由温度感测输出线132传送至控制器111。而辨识电路122则连接部分的位址线131，以供控制器111发出读取内存辨识码的控制信号，并将内存的辨识码经由温度感测输出线132输出。

现有有几种不同的辨识电路122作法，如图2所示为揭露于美国专利第5363134号的一种辨识电路图。图中显示，此辨识电路200系使用复数个可程式化的熔丝链(Fuse)F1至F13配合复数个电晶体Q1至Q13来完成。每一熔丝链F1至F13分别对应连接至电晶体Q1至Q13的闸极，以控制电晶体Q1至Q13的导通与否。而对应于使用此辨识电路200的喷墨印表头的形式的辨识码，则经由程式化熔丝链F1至F13来储存，其中每一熔丝链F1至F13的熔断与否，分别代表辨识码的一位元资料。

当印表机欲读取辨识码时，会经由位址线131送出高准位的读取控制信号，此处假设经由A13送出高准位的读取控制信号，则当熔丝链F13并未熔断时，电晶体Q13将被导通，因此温度感测输出线132将被拉至低准位，而读取0的辨识码。反之，当熔丝链F13在程式化时已被熔断，则电晶体Q13将不导通，温度感测输出线132将因图1中的印表机电路110的拉升电阻(图中图中未绘示)而拉升至高准位，因此而可读取1的辨识码，其他位元的辨识码则可依序如上述的方式来读取。

然而此种辨识电路200的每一位址线，只能对应读取一位元的辨识码，以致可储存的辨识码的位元数将受限于位址线的数量，而难以扩充。

如图3所示为揭露于美国专利第5,940,095号的另一种辨识电路图。此辨识电路300主要系运用复数个一位元移位暂存器(one-bit shiftregister)320a、320b、320c及320d，来达成并入串出的辨识电路(parallelin，serial out identification circuit)的目的。也就是说，当图1中的印表机电路110经由位址线325传送载入控制信号Load时，内存的辨识码将并行载入复数个一位元移位暂存器320a、320b、320c及320d中，而后当分别经由位址线326及327，依序接收一第一时脉信号Clk1及一第二时脉信号Clk2时，储存于一位元移位暂存器320d中的位元资料会经由输出线328而移出，储存于一位元移位暂存器320c中的位元资料则移入一位元移位暂存器320d中，储存于一位元移位暂存器320b中的位元资料则移入一位元移位暂存器320c中，而储存于一位元移位暂存器320a中的位元资料则移入一位元移位暂存器320b中。

在印表机电路110经由位址线325传送载入控制信号Load，并分别经由位址线326及327，依序传送所需的第一时脉信号Clk1及第二时脉信号Clk2后，则内存于复数个一位元移位暂存器320a、320b、320c及320d中的辨识码，将依序串列地输出。因此，此种采用并入串出的辨识电路300将仅需如325、326与327等位址线，即可依需求来扩充辨识码的位元数，而不受位址线数量的限制。

然而，同样不受位址线数量的限制，即可依需求来扩充辨识码的位元数的辨识电路，并不仅限于上述的并入串出的辨识电路才可达成。

发明内容

本发明提供一种喷墨印表头的辨识电路及方法，其可依需求来扩充辨识码的位元数，而不受位址线数量的限制。

为达上述及其他目的，本发明提供一种喷墨印表头的辨识电路，可适用于具有一重置信号线、至少一时脉信号线及一辨识码信号线的喷墨印表机，用以辨识所安装的喷墨印表头的形式。此辨识电路包括：计数器(counter)、逻辑单元及程式化单元。

其中，计数器连接重置信号线、至少一时脉信号线，用以当自重置信号线接收重置信号时，重置计数器，且当自该至少一时脉信号线接收相对应一时脉信号时，进位计数器的计数值，以自计数器的复数个输出端输出。

逻辑单元具有复数个输入端及一输出端，其输出端连接辨识码信号线，以便输出代表喷墨印表头的形式的辨识码。而程式化单元则耦接计数器的输出端和逻辑单元的输入端，用以依据欲储存的辨识码，来分别程式化每一计数器的输出端和逻辑单元的输入端的对应连接。

所述喷墨印表头的辨识电路，当重置计数器后，计数器会依照1、2、4、8、16..等的顺序，来计数其计数值。

所述喷墨印表头的辨识电路，其逻辑单元系为一或逻辑闸，而或逻辑闸亦可包括一致能控制端，以接收时脉信号线的时脉信号的控制。

所述喷墨印表头的辨识电路，其程式化单元系于制作喷墨印表头的辨识电路时，以光罩规划(Mask Programmed)的方式来程式化，以储存所需的辨识码。

所述喷墨印表头的辨识电路，其程式化单元则以熔丝链(Fuse)的方式，来提供可程式化的程式化单元，以储存所需的辨识码。

本发明另提供一种喷墨印表头的辨识电路，可适用于具有一重置信号线、至少一时脉信号线及一辨识码信号线的喷墨印表机，用以辨识所安装的喷墨印表头的形式。此辨识电路包括：计数器、复数个切换开关及程式化单元。

其中，计数器连接重置信号线和至少一时脉信号线，用以当自重置信号线接收一重置信号时，重置计数器，且当自该至少一时脉信号线接收相对应一时脉信号时，进位计数器的计数值，以自计数器的复数个输出端输出。

复数个切换开关的每一个具有一输入端、一输出端及一控制端，所有切换开关的输出端均连接辨识码信号线，以输出代表喷墨印表头的形式的辨识码，而每一切换开关的控制端则分别对应连接至计数器的输出端，以接受计数器的输出端的控制。

所述喷墨印表头的辨识电路，程式化单元则耦接上述切换开关的输入端，用以依据欲储存的辨识码，来程式化切换开关的输入端的输入值。

所述喷墨印表头的辨识电路，其重置计数器后，计数器会依照1、2、4、8、16..等的顺序，来计数其计数值。

所述喷墨印表头的辨识电路，其系使用NMOS电晶体或CMOS电晶体来作为切换开关。

所述喷墨印表头的辨识电路，其程式化单元系于制作喷墨印表头的辨识电路时，以光罩规划的方式来程式化，以储存所需的辨识码。

所述喷墨印表头的辨识电路，其程式化单元则以熔丝链的方式，来提供可程式化的程式化单元，以储存所需的辨识码。

依据本发明的精神，本发明提供一种喷墨印表头的辨识方法，其可适用于辨识一喷墨印表头的形式，而包括下列步骤：首先提供一重置信号、至少一时脉信号。当接收到重置信号时，则重置一计数值。当接收到该至少一时脉信号时，进位所计数的计数值，并依据所需代表喷墨印表头的形式的辨识码及上述计数值，来程式化一逻辑电路，使喷墨印表头可依序输出所需的辨识码。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，特以较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1系显示一种喷墨印表机辨识系统方块示意图；

图2系显示揭露于美国专利第5363134号的一种辨识电路图；

图3系显示揭露于美国专利第5,940,095号的另一种辨识电路图；

图4系显示根据本发明第一实施例的一种喷墨印表头的辨识电路图；

图5系显示根据本发明第一及二实施例的一种喷墨印表头的辨识电路操作时序图；以及

图6系显示根据本发明第二实施例的一种喷墨印表头的辨识电路图。

具体实施方式

请参考图4所示，其为根据本发明第一实施例的一种喷墨印表头的辨识电路。图中显示，此辨识电路400包括：计数器(counter)410、例如是或逻辑闸组成的或逻辑单元430及例如是熔丝链(Fuse)组成的程式化单元420。图中的程式化单元420虽然是以熔丝链来说明，但熟习此技术的人应该知道，如于制作喷墨印表头的辨识电路400时，以光罩规划的方式来事先程式化其程式化单元420，或其他方式等亦为可行的另一种作法。

如图4所示，本实施例的一种喷墨印表头的辨识电路400，依然只需运用喷墨印表机(图中图中未绘示)的3条位址线，来作为传输重置信号Reset的重置信号线401、传输第一时脉信号Clk1的第一时脉信号线402及传输第二时脉信号Clk2的第二时脉信号线403，以执行辨识所安装的喷墨印表头的形式的功能。因此，可依辨识码的需求来扩充其位元数，而不会受到位址线数量的限制。

其中，计数器410连接重置信号线401、第一时脉信号线402及第二时脉信号线403。在此一实施例中，因辨识码所需的位元数为8位元，故使用一具有8个输出端b0～b7的8位元计数器，以配合所需的辨识码位元数。每一输出端b0～b7分别经由程式化单元420的一熔丝链连接至或逻辑单元430的一输入端，而或逻辑单元430的每一输入端，亦分别经由程式化单元420的一熔丝链连接至接地端，以便经由程式化来储存所需的辨识码。此外，组成或逻辑单元430的或逻辑闸亦可另包括一致能控制端EN，以便接收来自第二时脉信号线403的第二时脉信号Clk2的控制。

假设所欲储存的辨识码为11101000，则应熔断图中的F10、F11、F12、F3、F14、F5、F6及F7等熔丝链，而保留图中的F0、F1、F2、F13、F4、F15、F16及F17等熔丝链，以将程式化单元420程式化而储存所需的辨识码，其操作原理的说明请一并参考图5的操作时序图。

当计数器410自重置信号线401接收重置信号Reset时，计数器410的计数值将被重置为0。而当计数器410依序自第一时脉信号线402及第二时脉信号线403接收一第一时脉信号Clk1及一第二时脉信号Clk2时，计数器410将依照一定顺序，例如1、2、4、8、16等的顺序，来计数其计数值。也就是说，当计数器410的计数值被重置为0后，计数器410的输出端b0～b7，将于依序自第一时脉信号线402及第二时脉信号线403接收一第一时脉信号Clk1及一第二时脉信号Clk2时，依序轮流设定为高准位的1，其操作时序如图5的b0～b7所示。

当计数器410的输出端b0为1，且输出端b1～b7为0时，因熔丝链F0于程式化时被保留，以致或逻辑单元430的输出端将输出1的辨识码ID。而当计数器410的输出端b1为1，且输出端b0及b2～b7为0时，因熔丝链F1于程式化时被保留，故或逻辑单元430的输出端将输出1的辨识码ID。同样地，当计数器410的输出端b2为1，且输出端b0～b1及b3～b7为0时，因熔丝链F2于程式化时被保留，故或逻辑单元430的输出端亦将输出1的辨识码ID。当计数器410的输出端b3为1，且输出端b0～b2及b4～b7为0时，因熔丝链F3于程式化时已被熔断，而熔丝链F13则被保留，故或逻辑单元430的输出端将输出0的辨识码ID。依此类推则或逻辑单元430的输出端将依序输出11101000的辨识码ID，也就是代表所安装的喷墨印表头的辨识码，其操作时序可参考图5的ID所示。

请参考图6，其为根据本发明第二实施例的一种喷墨印表头的辨识电路。图中显示，此辨识电路600包括：计数器(counter)610、例如是熔丝链(Fuse)组成的程式化单元620及复数个NMOS电晶体所形成的切换开关630、631、632、633、634、635、636及637。图中的程式化单元620虽然是以熔丝链来说明，然熟习此技术的人应该知道，如于制作喷墨印表头的辨识电路600时，以光罩规划的方式来事先程式化其程式化单元620，或其他方式等亦为可行的另一种作法。

如图6所示，本实施例的一种喷墨印表头的辨识电路600，同样只需运用喷墨印表机(图中未绘示)的3条位址线，来作为传输重置信号Reset的重置信号线601、传输第一时脉信号Clk1的第一时脉信号线602及传输第二时脉信号Clk2的第二时脉信号线603，以执行辨识所安装的喷墨印表头的形式的功能。因此，亦可依辨识码的需求来扩充其位元数，而不会受到位址线数量的限制。

其中，计数器610连接重置信号线601、第一时脉信号线602及第二时脉信号线603。在此一实施例中，因辨识码所需的位元数为8位元，故使用一具有8个输出端b0～b7的8位元计数器，以配合所需的辨识码位元数。每一输出端b0～b7分别对应连接至切换开关630、631、632、633、634、635、636及637的闸极端，以分别控制切换开关630、631、632、633、634、635、636及637的导通与否，而切换开关630、631、632、633、634、635、636及637的一源/汲极端分别经由程式化单元620的熔丝链连接至电源端或接地端，以便经由程式化来输入所需的辨识码，另切换开关630、631、632、633、634、635、636及637的一源/汲极端则一起连接至辨识码信号线605，以输出辨识码。

假设所欲储存的辨识码为11101000，则应熔断图中的F10、F11、F12、F3、F14、F5、F6及F7等熔丝链，而保留图中的F0、F1、F2、F13、F4、F15、F16及F17等熔丝链，以将程式化单元620程式化而储存所需的辨识码，其操作原理的说明同样请合并参考图5的操作时序图。

当计数器610自重置信号线601接收重置信号Reset时，计数器610的计数值将被重置为0。而当计数器610依序自第一时脉信号线602及第二时脉信号线603接收一第一时脉信号Clk1及一第二时脉信号Clk2时，计数器610将依照一定顺序，例如1、2、4、8、16..等的顺序，来计数其计数值。也就是说，当计数器610的计数值被重置为0后，计数器610的输出端b0～b7，将于依序自第一时脉信号线602及第二时脉信号线603接收一第一时脉信号Clk1及一第二时脉信号Clk2时，依序轮流设定为高准位的1，其操作时序如图5的b0～b7所示。

当计数器610的输出端b0为1时，将导通切换开关630，且因熔丝链F0于程式化时被保留，于是将输出1的辨识码ID。而当计数器610的输出端b1为1时，将导通切换开关631，且因熔丝链F1于程式化时被保留，故会输出1的辨识码ID。同样地，当计数器610的输出端b2为1时，将导通切换开关632，且因熔丝链F2于程式化时被保留，故亦输出1的辨识码ID。当计数器610的输出端b3为1时，将导通切换开关633，且因熔丝链F3于程式化时已被熔断，而熔丝链F13则被保留，故将输出0的辨识码ID。依此类推则辨识码信号线605将依序出现11101000的辨识码ID，也就是代表所安装的喷墨印表头的辨识码，其操作时序请参考图5的ID所示。

熟习此技术的人应该知道，上述实施例仅为本发明的其中的特定实施态样，例如图4中的430亦可以其他逻辑单元(例如NAND逻辑单元)或解码器可以轻易取代的，不限于使用或逻辑单元；同样的，本发明所用的时序信号线不限于二条，只要一条时序信号线即可达成本发明的功能和目的；另外，图6631-637的切换开关不限于使用NMOS电晶体，亦可使用CMOS来作为切换开关。

依据上述实施例的精神，可归纳一种喷墨印表头的辨识方法，其可适用于辨识一喷墨印表头的形式，而包括下列步骤：首先提供一重置信号和至少一时脉信号。当接收到重置信号时，则重置一计数值。当接收到相对应的一时脉信号时，进位所计数的计数值，并依据所需代表喷墨印表头的形式的辨识码及上述计数值，来程式化一逻辑电路，使喷墨印表头可依序输出所需的辨识码。

其中当计数值被重置为0后，且依序接收到第一时脉信号及第二时脉信号时，将依照一定顺序，例如1、2、4、8、16..等的顺序，来计数其计数值。而其中的逻辑电路可为一逻辑闸或复数个NMOS或CMOS电晶体。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术的人，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定。

Claims (15)

1.一种喷墨印表头的辨识电路，适用于具有一重置信号线、至少一时脉信号线及一辨识码信号线的喷墨印表机，来辨识一喷墨印表头的形式，其特征在于，包括：

一计数器，耦接该重置信号线、该至少一时脉信号线，用以当自该重置信号线接收一重置信号时，重置该计数器，且当自该至少一时脉信号线接收相对应一时脉信号时，进位该计数器的计数值，以自该计数器的复数个输出端输出；

一逻辑单元，具有复数个输入端及一输出端，该逻辑单元的输出端耦接该辨识码信号线，以输出代表该喷墨印表头的形式的一辨识码；以及

一程式化单元，耦接该计数器的输出端及该逻辑单元的输入端，用以依据欲储存的该辨识码，来分别程式化每一该计数器的输出端及该逻辑单元的输入端的对应连接。

2.如权利要求1所述的喷墨印表头的辨识电路，其特征在于，其中在重置该计数器后，系依照1、2、4、8、16..等的顺序，来计数该计数器的计数值。

3.如权利要求1所述的喷墨印表头的辨识电路，其特征在于，其中该逻辑单元系为一或逻辑闸、NAND逻辑单元或解码器。

4.如权利要求1所述的喷墨印表头的辨识电路，其特征在于，其中该逻辑单元并具有一致能控制端，该致能控制端耦接收一时脉信号线。

5.如权利要求1所述的喷墨印表头的辨识电路，其特征在于，其中系于制作该喷墨印表头的辨识电路时，以光罩规划方式将该程式化单元程式化，来储存该辨识码。

6.如权利要求1所述的喷墨印表头的辨识电路，其特征在于，其中系以熔丝链的方式，来提供可程式化的该程式化单元，以储存该辨识码。

7.一种喷墨印表头的辨识电路，适用于具有一重置信号线、至少一时脉信号线及一辨识码信号线的喷墨印表机，来辨识一喷墨印表头的形式，其特征在于，包括：

一计数器，耦接该重置信号线、该至少一时脉信号线，用以当自该重置信号线接收一重置信号时，重置该计数器，且当自该至少一时脉信号线接收相对应一时脉信号时，进位该计数器的计数值，以自该计数器的复数个输出端输出；

复数个切换开关，每一该些切换开关具有一输入端、一输出端及一控制端，所有该些切换开关的输出端耦接该辨识码信号线，以输出代表该喷墨印表头的形式的一辨识码，而每一该些切换开关的控制端则分别对应连接至该计数器的输出端；以及

一程式化单元，耦接该些切换开关的输入端，用以依据欲储存的该辨识码，来程式化该些切换开关的输入端的输入值。

8.如权利要求7所述的喷墨印表头的辨识电路，其特征在于，其中在重置该计数器后，系依照1、2、4、8、16..等的顺序，来计数该计数器的计数值。

9.如权利要求7所述的喷墨印表头的辨识电路，其特征在于，其中该些切换开关系为NMOS电晶体或CMOS电晶体。

10.如权利要求7所述的喷墨印表头的辨识电路，其特征在于，其中系于制作该喷墨印表头的辨识电路时，以光罩规划方式将该程式化单元程式化，来储存该辨识码。

11.如权利要求7所述的喷墨印表头的辨识电路，其特征在于，其中系以熔丝链的方式，来提供可程式化的该程式化单元，以储存该辨识码。

12.一种喷墨印表头的辨识方法，适用于辨识一喷墨印表头的形式，其特征在于，包括下列步骤：

提供一重置信号及至少一时脉信号；

当接收该重置信号时，重置一计数值；

当接收该至少一时脉信号时，进位该计数值；

依据所需代表该喷墨印表头的形式的一辨识码及该计数值，来程式化一逻辑电路，使该喷墨印表头依序输出该辨识码。

13.如权利要求12所述的喷墨印表头的辨识方法，其特征在于，其中在重置该计数值后，系依照1、2、4、8、16..等的顺序，来计数该计数值。

14.如权利要求12所述的喷墨印表头的辨识方法，其特征在于，其中该逻辑电路为一或逻辑闸、NAND逻辑闸或解码器。

15.如权利要求12所述的喷墨印表头的辨识方法，其特征在于，其中该逻辑电路为复数个NMOS电晶体或CMOS电晶体。

Images