CN1522499A - 位似然性计算方法和解调装置 - Google Patents
位似然性计算方法和解调装置 Download PDFInfo
- Publication number
- CN1522499A CN1522499A CNA038005212A CN03800521A CN1522499A CN 1522499 A CN1522499 A CN 1522499A CN A038005212 A CNA038005212 A CN A038005212A CN 03800521 A CN03800521 A CN 03800521A CN 1522499 A CN1522499 A CN 1522499A
- Authority
- CN
- China
- Prior art keywords
- path
- likelihood
- code element
- survival path
- viterbi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03312—Arrangements specific to the provision of output signals
- H04L25/03318—Provision of soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
维特比计算单元(106),在每种状态中通过将转移度量加到从度量选择单元(105)输出的路径度量上和选择最小相加结果的路径来执行维特比计算,以及提取最小路径度量的存活路径和第二最小路径度量的第二路径。似然性计算单元(107)将存活路径的每位与对应于第二路径的位进行比较,并设置不同值的位的似然性低于相同值的位的似然性。似然性计算单元,根据剩余路径和第二路径之间的关系和使用调制信号的映射规则,来计算构成剩余路径的每个码元的每位的似然性。这样当通过使用维特比均衡执行解调以便增强误差校正能力时,能够计算具有高精度的维特比似然性。
Description
技术领域
本发明涉及一种位似然性计算方法和解调装置,该装置为构成码元的每一位(bit)计算似然性。
背景技术
在未审查的日本专利公开号NO.HEI 5-14213中,对PSK调制的信号的解调过程中的传统的位似然性计算方法之一进行了描述。在该方法中,从解调的相位空间中的坐标信息来计算与原点的相位差分量和距离误差分量,以及使用这些分量来计算位似然性。
然而,当用诸如MLSE的维特比均衡(Viterbi equalization)来解调多值调制的信号时,输出基于码元的传输信号串,而信号不作为能够被映射在相位空间的位来输出,该方法妨碍使用上述方法来计算位似然性。
发明内容
本发明的目的在于,当用维特比均衡执行解调以改善误差校正能力时,提供一种位似然性计算方法和能够计算高精度的位似然性的解调装置。
该目的可通过基于存活路径(surviving path)和第二路径间的关系,计算构成存活路径的码元的每位的似然性,以及使用调制信号的映射规则来达到。
附图说明
图1示出了根据本发明的实施例的解调装置的结构的方框图;
图2是对由3位组成1码元的传输信号串执行维特比均衡时的网格图;
图3是对第三示例进行说明的网格图;
图4是8PSK信号格局。
具体实施方式
在下文中,将参考附图描述本发明的实施例。
(第1实施例)
首先,对考虑要求约束条件的仅一个单位时间(例如,1码元时间)延迟信号的维特比均衡进行解释。在实现维特比均衡中,经常提供前置滤波器(prefilter)来阻止由定时抖动等引起的恶化。此处,当根据MMSE(最小平均序列评估器,Minimum Mean Sequence Estimator)标准来确定维特比均衡的前置滤波器抽头(tap)和复制品抽头(replica tap)时,所有的抽头变为“0”。为避免这点,将对应于复制品抽头的先前信号的抽头固定为1,来作为约束条件。当使用这样的维特比均衡时,本发明涉及到位似然性计算方法。
在下文中,将参考附图详细描述本发明的实施例。
图1示出了根据本发明的实施例的解调装置的结构的方框图。
前置滤波器101根据滤波器的范围和主信号的位置来吸取诸如定时抖动的同步频移。培训部分102使用调制信号和来自减法部分104的相减结果,产生/更新对应于的前置滤波器101和复制品产生部分103的抽头系数,该减法部分104将在后面给予说明。所产生/更新的抽头系数被输出到前置滤波器101和复制品产生部分103。
根据由培训部分102产生/更新的抽头系数,复制品产生部分103产生复制品信号,并将该复制品信号输出到减法部分104。该减法部分104从所接收的已经通过前置滤波器101的信号中减去由复制品产生部分103所产生的复制品信号,并向培训部分102和维特比计算部分106输出相减结果。
度量选择部分105基于构成码元的位的数量,确定集中在1状态的路径的数量,并为每种状态向维特比计算部分106输出路径度量。
所述维特比计算部分106通过将转移度量(branch metric)加到从所述度量选择部分105输出的所述路径度量上和选择对应于最小的相加结果的路径来执行维特比计算,确定具有最小路径度量的存活路径和具有第二最小路径度量的第二路径,以及向似然性计算部分107输出存活路径的码元串和第二路径的码元串。
似然性计算部分107基于存活路径和第二路径之间的关系、并且进一步使用调制信号的映射规则为构成存活路径的每个码元的每位计算似然性,并且该似然性计算部分107向S/P转换部分108输出存活路径的码元串和所计算的似然性。
所述S/P转换部分108基于构成码元的位的数量,来对存活路径的码元串进行串/并行转换,并且向执行诸如前向纠错的后处理的组件(未示出)输出已解调的信号。
然后,由似然性计算部分107实现的位似然性计算方法将用特定的示例来解释。
(1)第一示例是这样一种方法:其将存活路径的每位与第二路径的对应位进行比较,并且为具有不同值的位所设置的似然性低于为具有相同值的位所设置的似然性。
图2是对由3位组成1码元的传输信号串执行维特比均衡时的网格图。在图2中,路径201表示存活路径和路径202表示第二路径。而且,当时间(N-1)转换到时间N时,码元由(3N,3N+1,3N+2)来表示(N:自然数)。
例如,在图2中,当从时间(k-1)向时间k的转换发生时,存活路径的码元是(0,0,0)和第二路径的码元是(0,1,0)。所以,当存活路径的每位与第二路径的对应位进行比较时,只有位(3k+1)是不同的。所以,设置该位的似然性比其他位(3k和3k+2)的似然性低(例如,0.5倍)。
(2)第二示例是这样一种方法:计算在存活路径的码元与第二路径的对应码元之间不同值的位的数量,并且为包括在具有较多如此位的码元中的位设置较低的似然性。
例如,当对其1码元由3位组成的传输信号串执行维特比均衡时,假设在时间k时存活路径的码元是(0,0,0)。然后,当在时间k时第二路径的码元也是(0,0,0)时,在时间k时三位(3k,3k+1,3k+2)的似然性被设置到“1.0””。而且,当在时间k时第二路径的码元按1位,正如,例如,(1,0,0)而互不相同时,将在时间k时三位(3k,3k+1,3k+2)的似然性设置到“0.5”。而且,当在时间K时第二路径的码元按2位,正如,例如,(1,1,0)而互不相同时,将在时间k时三位(3k,3k+1,3k+2)的似然性设置到“0.3”。而且,当在时间k时第二路径的码元是(1,1,1)且所有的位是不相同时,在时间k时三位(3k,3k+1,3k+2)的似然性被设置到“0.2”。
(3)第三示例是这样一种方法:基于在存活路径的转移度量和在同一时间转换到第二路径的状态的转移度量之间的差来设置似然性。
图3是对第三示例进行说明的网格图。图3示出这样一种情况,在存活路径301的时间k-1、k和k+1时的,各个状态是(0,0,0),并且假设对应于从时间k-1的状态(0,0,0)转换到时间k的每种状态的转移度量是如下列所示:
转换(0,0,0)的转移度量是“0.2”
转换(1,0,0)的转移度量是“0.7”
转换(0,1,0)的转移度量是“0.1”
转换(1,1,0)的转移度量是“0.5”
转换(0,0,1)的转移度量是“0.3”
转换(1,0,1)的转移度量是“0.8”
转换(0,1,1)的转移度量是“0.3”
转换(1,1,1)的转移度量是“0.6”
在这种情况中,在各个转换目的地的状态中,对应于存活路径的状态(0,0,0)的转移度量差具有下列值。
转换(1,0,0)的转移度量差是“0.5”
转换(0,1,0)的转移度量差是“0.1”
转换(1,1,0)的转移度量差是“0.3”
转换(0,0,1)的转移度量差是“0.1”
转换(1,0,1)的转移度量差是“0.6”
转换(0,1,1)的转移度量差是“0.1”
转换(1,1,1)的转移度量差是“0.4”
然后,例如,在上述图3的情况中,在时间k时的第二路径的状态是(0,1,0),因此,在时间k时的三位(3k,3k+1,3k+2)的似然性被设置为“0.1”。
(4)第四示例是这样一种方法,其为与在映射中已经确定是最大可能的码元具有较短距离的码元设置较低的似然性。这是由于在信号格局中的距离越短,出错的可能性越高。
例如,在图4中的8PSK信号格局中,当存活路径的码元是(0,0,0)时,如果码元以产生错误决定的似然性的顺序被分组,所述码元顺序为:
(0,0,1)和(0,1,0)>(1,0,1)和(0,1,1)>(1,0,0)
和(1,1,1)>(1,1,0)
在这种情况中,为离确定的码元较短的距离的码元设置较低的似然性,例如:码元(0,0,1)和(0,1,0)的似然性设置为“0.2”,码元(1,0,1)和(0,1,1)的似然性设置为“0.4”,码元(1,0,0)和(1,1,1)的似然性设置为“0.6”,以及码元(1,1,0)的似然性设置为“0.8”等等。
然后,例如,在上述图2的情况中,由于在时间k的第二路径的状态是(0,1,0),在时间k的三位(3k,3k+1,3k+2)的似然性被设置到“0.2”。
因此,基于存活路径和第二路径之间的关系和使用已调制信号的映射规则,能够计算每位的似然性,所述位构成存活路径的码元。
而且,也能够通过适当地结合上述的第一示例到第四示例来计算位似然性。在这种情况中,还能够计算具有高精度的位似然性,以及改善误差校正能力。
还能够与其他方法结合,例如为在映射中具有较高抗错(errorresistance)的位设置较高似然性的方法。这种为在映射中具有较高误差抵制的位设置较高似然性的方法被详细地在日本专利申请2001-053189中所公开。
以上所述的实施例描述了作为第二路径的具有第二最小路径度量的路径,但是本发明不限于此,并且也可应用到被认为是第二路径而不同于存活路径的任何路径的情况。
以上所描述的实施例也说明了这样一种情况,为用于有效的补偿波形失真的均衡处理计算软确定输出值,但是本发明不限于此,并且也可应用到用标准二进制码实现的误差校正。
正如从上述说明中所显而易见的,本发明能够计算构成存活路径的码元的每位的似然性,所以能够改善误差校正能力。
本申请是基于2002年3月12日申请的日本专利申请号No.2002-067091,在此全文引用作为参考。
产业应用
本发明最好应用到在接收端执行均衡处理的通信终端设备和基站设备上。
Claims (10)
1.一种位似然性计算方法,包括步骤:
计算具有最小路径度量的存活路径和不同于通过维特比均衡的所述存活路径的第二路径;和
基于所述存活路径和所述第二路径之间的关系,计算构成所述存活路径的每个码元的每位的似然性。
2.如权利要求1所述的位似然性计算方法,其中,将所述存活路径的每位与第二路径的对应位相比较,并且为具有不同值的位所设置的似然性低于为具有相同值的位所设置的似然性。
3.如权利要求1所述的位似然性计算方法,其中,计算在所述存活路径的码元和所述第二路径的对应码元之间具有不同值的位的数量,以及为包括在具有较多如此位的码元中的位设置较低的似然性。
4.如权利要求1所述的位似然性计算方法,其中,基于所述存活路径的转移度量和在同一时间转换到第二路径的状态的转移度量之间的差,来设置似然性。
5.如权利要求1所述的位似然性计算方法,其中,通过使用已调制信号的映射规则,来计算构成所述存活路径的每个码元的每位的似然性。
6.如权利要求5所述的位似然性计算方法,其中,为包括在码元中的位设置较低的似然性,该码元与在映射中已经确定是最大可能的码元有较短的距离。
7.如权利要求5所述的位似然性计算方法,其中为在映射中具有较高抗错的位设置较高的似然性。
8.一种解调装置,包括:
维特比计算部分,用于执行维特比计算以确定具有最小路径度量的存活路径和不同于所述存活路径的第二路径;和
似然性计算部分,用于基于所述存活路径和所述第二路径之间的关系,计算构成所述存活路径的每个码元的每位的似然性。
9.一种通信终端装置,包括:
维特比计算部分,用于执行维特比计算以确定具有最小路径度量的存活路径和不同于所述存活路径的第二路径;和
似然性计算部分,用于基于所述存活路径和所述第二路径之间的关系,计算构成所述存活路径的每个码元的每位的似然性。
10.一种基站装置,包括:
维特比计算部分,用于执行维特比计算以确定具有最小路径度量的存活路径和不同于所述存活路径的第二路径;和
似然性计算部分,用于基于所述存活路径和所述第二路径之间的关系,计算构成所述存活路径的每个码元的每位的似然性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP67091/2002 | 2002-03-12 | ||
JP2002067091A JP2003273751A (ja) | 2002-03-12 | 2002-03-12 | ビット尤度算出方法及び復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1522499A true CN1522499A (zh) | 2004-08-18 |
Family
ID=27800270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038005212A Pending CN1522499A (zh) | 2002-03-12 | 2003-03-10 | 位似然性计算方法和解调装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040151258A1 (zh) |
JP (1) | JP2003273751A (zh) |
CN (1) | CN1522499A (zh) |
AU (1) | AU2003211861A1 (zh) |
WO (1) | WO2003077426A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1929468B (zh) * | 2005-09-09 | 2012-03-21 | 冲电气工业株式会社 | 似然校正器和似然校正方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024034003A1 (ja) * | 2022-08-09 | 2024-02-15 | 日本電信電話株式会社 | 軟判定装置、軟判定方法及びプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2710696B2 (ja) * | 1990-12-19 | 1998-02-10 | 沖電気工業株式会社 | 軟判定ビタビ復号方法 |
JP3237864B2 (ja) * | 1991-06-17 | 2001-12-10 | 沖電気工業株式会社 | 軟判定ビタビ復号方法 |
JPH06284018A (ja) * | 1993-03-25 | 1994-10-07 | Matsushita Electric Ind Co Ltd | ビタビ復号方法および誤り訂正復号化装置 |
US5757855A (en) * | 1995-11-29 | 1998-05-26 | David Sarnoff Research Center, Inc. | Data detection for partial response channels |
US5838697A (en) * | 1995-12-15 | 1998-11-17 | Oki Electric Industry Co., Ltd. | Bit error counting method and counting technical field |
JPH09232973A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
JP3926499B2 (ja) * | 1999-01-22 | 2007-06-06 | 株式会社日立国際電気 | 畳み込み符号軟判定復号方式の受信装置 |
JP2000252840A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | 誤り訂正復号器 |
JP2002198826A (ja) * | 2000-12-22 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 軟判定復号装置及び軟判定復号方法 |
JP3643348B2 (ja) * | 2001-02-27 | 2005-04-27 | 松下電器産業株式会社 | 復号装置および復号方法 |
JP2002314436A (ja) * | 2001-04-11 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 軟判定復号装置及び軟判定復号方法 |
-
2002
- 2002-03-12 JP JP2002067091A patent/JP2003273751A/ja active Pending
-
2003
- 2003-03-10 US US10/479,366 patent/US20040151258A1/en not_active Abandoned
- 2003-03-10 WO PCT/JP2003/002769 patent/WO2003077426A1/ja not_active Application Discontinuation
- 2003-03-10 CN CNA038005212A patent/CN1522499A/zh active Pending
- 2003-03-10 AU AU2003211861A patent/AU2003211861A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1929468B (zh) * | 2005-09-09 | 2012-03-21 | 冲电气工业株式会社 | 似然校正器和似然校正方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040151258A1 (en) | 2004-08-05 |
WO2003077426A1 (fr) | 2003-09-18 |
AU2003211861A1 (en) | 2003-09-22 |
JP2003273751A (ja) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1140059C (zh) | 迭代解映射 | |
CN1196275C (zh) | 迭代地改善信道估计的方法和设备 | |
EP0206770B1 (en) | Coded modulation system with a simplified decoder capable of reducing the effects of channel distortion | |
JP3549520B2 (ja) | ハイブリッドarq再送方法およびそのための受信機 | |
JP3898449B2 (ja) | 系列推定方法及び系列推定装置 | |
US8385450B2 (en) | Metrics calculations utilizing pre-stored values | |
CN101119177B (zh) | 一种相干通信机用的比特-符号信号处理方法 | |
CN1251426C (zh) | 无线通信用接收装置 | |
US20050010853A1 (en) | Multilevel channel coding in ADSL | |
WO2016043509A1 (ko) | 이진 직렬 연결된 부호를 사용하는 시스템에서 복호 방법 및 장치 | |
CN1278975A (zh) | 自适应最大似然序列检测的系统和方法 | |
CN1777256A (zh) | 增强残留边带维特比解码器 | |
JP3527508B2 (ja) | フレーム・マッピングを用いてゼロ・パディング・コンステレーション切り替えを利用するための装置および方法 | |
JP3699344B2 (ja) | 復号器 | |
CN114070464A (zh) | 通过使用多级编码传输数据的装置和方法以及通信系统 | |
US20030018941A1 (en) | Method and apparatus for demodulation | |
CN1522499A (zh) | 位似然性计算方法和解调装置 | |
CN1179662A (zh) | 模式匹配装置 | |
US7191387B1 (en) | Method and apparatus for forward error correction | |
CN1367972A (zh) | 为无线接收机中的信道解码产生可靠性信息的方法和相应的接收机 | |
CN1738229A (zh) | TD-SCDMA系统中的Woven卷积码纠错编、译码器 | |
US7020223B2 (en) | Viterbi decoder and method using sequential two-way add-compare-select operations | |
CN1148006C (zh) | 一种特博码软输入软输出解码方法以及解码器 | |
CN112564859A (zh) | 一种软比特量化方法、装置、终端及存储介质 | |
CN114337910A (zh) | 数据发送、接收方法、终端、系统、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |