CN1502126A - 半导体晶片中决定区域边缘之结构及方法 - Google Patents

Abstract

一种电子式地决定半导体晶片内之阱边缘位置之方法，该阱系位于一隔离层之下，该方法包括，于该晶片内形成该阱及该隔离层之前形成复数导电条带，其将于该隔离层下方通过并于该隔离层下方延伸不同距离，以便包括将伸入被定位之一边缘之条带，以便与其形成低电阻连接，以及未到达将被定位之边缘之条带。从形成低电阻之最小伸入条带，可决定阱边缘之位置。

Description

半导体晶片中决定区域边缘之结构及方法

技术领域

本发明系关于使用于集成电路，尤其是关于决定用以形成集成电路之半导体晶片内之形成于相反导电型态区域内之一导电型态之阱(well)之边缘的制造技术。

背景技术

许多今日的集成电路具有一导电型态的半导体本体(基板)以及形成于其中之相反导电型态之区域(阱)。通常，这些阱系藉由使用控制、屏蔽已由光学微影形成图案之扩散或植入处理而被形成。通常这些阱是在1与10微米之间的宽度水平延伸的区域。以大约正负10纳米的精确度决定此种阱的边缘是很重要的。然而，光学微影处理遭受流程的变化，使其难以高精确度建立所欲之被形成之阱的边缘，特别是当此种边缘系位于隔离层之下。尤其是，精确地确定将用以定位将被形成之阱的边缘的光阻罩幕边缘的位置是困难的。这些对阱边缘位于何处之知识的不确定性可能导致某些电路组件将被放置于接近阱内边缘之大尺寸集成电路制程中的复杂度。

精确地决定阱边缘位置的过程是复杂的，当在边缘需要被定位的阶段，阱边缘可能仅有100纳米宽并且被造成无效率探测之一隔离层所覆盖，同时边缘决定需要以无破坏的方式完成。此外，阱边缘被埋入隔离层之下也造成光学探测技术的负担。

发明内容

本发明提供一种比习知技术不麻烦的新方法。尤其是，本发明可更快速地自动提供晶片芯片之所有阱的边缘信息。

广泛而言，本发明提供一种技术，用以电子式地指出半导体本体内一隔离层下方之铅直p-n结之边缘之位置。

基本上，其包括一开始在一导电型态之半导体本体之一区域表面上提供复数相反导电型态并设计为在将被形成之上方隔离层下方延伸至不同的程度之导电条带，且该至少一导电条带伸越该将被定位之该后续将被形成之结(junction)边缘。当该等条带被适当地偏压(biased)时，伸越该结边缘之条带由在此种条带内流动之一较高之电流所识别。由此可识别在边缘上延伸之条带。

尤其是，本发明包括，决定在晶片之表面区域将形成阱的位置，该阱的边缘将被决定，包含一串导电条带之一覆盖的图案。每一导电条带被当成一固定的探测使用以决定其中端之埋入端之表面区域之导电性。每一条带较好是连接至易于存取之一分离的导电焊点(pad)以及用以交互连接适合的焊点对之多任务电路。在一特定阱区域藉由后续施加一电压并测量此种条带之不同对之间所产生的电流而探测边缘的位置。多种覆盖的条带图案对于探测阱之单一边缘或一对边缘是有利的。

以第一装置型态而言，本发明系一半导体装置。该半导体装置包括一半导体本体，其具有一上表面并为第一导电型态且包括该上表面之一部份上之一隔离层，一第二相反导电型态之半导体区域邻近该半导体本体用以形成与该半导体本体之一pn结，其位于该隔离层之下，以及复数分离的导电条带。该复数分离的导电条带的每一者具有第一及第二端，该第一端位于该半导体本体之上表面而该第二端埋入于该隔离层之下，且该至少一导电条带之第二端与该半导体区域形成低电阻接触，且至少一者未能形成一低电阻接触。

以一第二装置型态而言，本发明系一种半导体装置，包括一硅晶片，一隔离层以及复数导电条带。该硅晶片包括一部份，其包含至少一个与其周围区域相反之导电型态之刻划阱以便与其形成一铅直的pn结。此隔离层位于该pn结之上。该复数导电条带从该部份之上方延伸，并具有部份地位于该隔离层下方之埋入端以便于该周围区域内形成个别的导电路径，并朝向pn结的铅直边缘，至少一导电条带穿过该结并而形成阱的导电路径，而至少一条带不到达结。连接至该阱之至少一其它导电连接以一穿透的条带形成经过该刻划阱之导电路径。

以一第一方法型态而言，本发明系一种探测形成于相反导电形态之半导体本体内之半导体阱之方法，该阱之边缘在一隔离层下方。该方法包括步骤：于半导体区域及隔离层被形成之前，于半导体本体内形成复数分离的导电条带，每一条带包括位于该半导体本体之上表面上之第一端以及埋于将被形成隔离层之该上表面之一部份之下之第二端，该至少一导电条带具有一第二端伸越过该边缘且至少一第二端来到达该边缘；形成一隔离层于该半导体本体之该上表面之一部份之上并覆盖该等条带之端部；于该半导体本体内形成相反导电型态之一半导体阱，该阱系用以形成隔离层下方之边缘且该边缘之位置将被决定，该半导体阱包括该导电条带之一些但小于全部之埋入之第二端；以及决定那些条带包含与该半导体阱形成低电阻连接之埋入第二端。

从一第二方法形式而言，本发明系一种决定半导体晶片内边缘之方法，该边缘系属于与其周围区域之导电型态不同之一阱，且其位于覆盖该阱之边缘之一隔离层之上，该方法包括于形成隔离层或该阱之前，于该表面上形成分离的导电条带之罩盖图案，该等条带于将被形成之该隔离层之下延伸以提供半导体晶片内之个别导电路径，其中至少一条带足以延伸至穿过将被形成之阱的边缘，以便于该阱被形成之后提供与该阱之低电阻连接。

从第三形式而言，本发明系一种决定半导体晶片中二相对边缘之位置的方法，该二边缘系为与周围区域之导电型态相反并位于一隔离层下方之阱的边缘，藉由在形成该阱之前于该晶片之表面形成导电条带之罩盖图案，该等条带于将被形成之该隔离层之下延伸并包括一第一及一第二集合，其中第一集合之至少一条带于该相对边缘之第一者穿入该阱以形成与该阱之低电阻连接，以及该第二集合之至少一条带至少于该相对边缘之另一者穿入该阱以形成与该阱之低电阻连接。

本发明将从以下配合所附图式之描述而较为人所了解。

附图说明

图1表示一硅晶片之一部份之上部视图，该晶片包括一阱以及一覆盖隔离层以及依据本发明用以决定在该隔离层下方之阱之铅直边缘之位置之例示的导电条带的覆盖图案；以及

图2、3、4表示一硅晶片之一部份之上视图，其包括此一阱以及依据本发明用以决定在该隔离层下方之阱之铅直边缘之位置之例示的导电条带的覆盖图案。

具体实施方式

在与本发明相关之集成电路装置种类之制造中，通常以大的单晶晶片开始，其一般直径为8英，系为相当高电阻的硅。最终，此晶片将被切割成大数量的芯片，每一芯片将包括一或更多集成电路。通常大部份的制程将在晶片尺寸上完成以维持低制造成本。光学微影技术系用以定义芯片区域以及每一芯片内的集成电路图案。通常在每一芯片部份内将包括浅隔离沟槽或被填充氧化物的区域化的隔离区域(LOCOS)以协助定义每一芯片部内之主动区域。通常在每一芯片区域内将被形成不同导电型态的阱，该阱边缘系位于氧化物区域之下，且该等边缘需要被定位以便维持芯片制程之严格控制。这些阱边缘位置通常由形成罩幕之光阻层的边缘所固定，该罩幕系用于形成阱时的区域化，通常藉由离子植入。然而，通常在抗蚀边缘的精确位置中存在不确定性。该不确定性造成阱边缘之位置的不确定性，而本发明之主要角色是解决此不确定性，藉由提供电子式地界定浅隔离沟槽下方之阱(半导体区域)的边缘的位置。

因此，依据本发明，在形成浅沟槽之后，但在浅沟槽被填入隔离物之前，一导电条带的覆盖图案被形成于一表面区域上，于该区域设置其边缘位置需被精确定位之一阱，且该阱系延伸埋入于一隔离沟槽下方。这些条带之导电型态较有益地是与将于其中形成该阱之该晶片部份之导电型态相反，因此它们可以有效地被当成此部份内的个别导电路径。此等条带的埋入端在沟槽下方延伸不同的距离，以便延伸短及长位置至穿过后续将被形成阱的铅直边缘。因为此种阱一般与条带的导电型态相同，任何穿入阱内的条带将有效地与阱形成的低电阻连接。然而，未延伸至阱的条带没有形成与阱的低电阻连接。

藉由施加适当的电压偏压至该等条带，可以识别贯穿其位置将被决定之阱边缘之条带。由这些条带，可以决定此等条带中谁的埋入端最为对应阱之一边缘的位置。

可以使用不同的条带图案，且此选择系依据想要的精确度以及将被决定位置之阱边缘预计形状。

通常条带的的间隔越紧密，条带的宽度越窄，且相邻条带在沟槽范围内的差异越小，边缘的位置及形状可被更精确地决定。通常宽度为0.1至1.0微米且具有0.1至1.0微米间隔的条带，以及0.05至0.4微米沟槽范围之差异对代表目前技术状态之装置而言应是适当的。后续的发展需要更接近的间隔，更窄的宽度以及更小的差异。

现在参照图一，其中表示依据本发明之半导体结构(装置)10之一部份之上视图。半导体结构10包括一半导体晶片(本体)12，通常是第一导电型态，亦即p型，之大晶硅，其包括相反导电型态，即n型，之一沟槽形状的阱(区域)14。阱14的铅直边缘14A及14B定义将被定位之pn结的位置。晶片14具有隔离表面20(以虚线表示)，通常是硅氧化物，覆盖该晶片之一部份并位于该阱14之上。通常，层20将是一隔离沟槽的填充而阱14边缘14A，14B系位于此层20之下。在本发明第一实施例中包含指定用以定义阱14之位置的边缘14A及14B。为说明之目的，如以上所述，阱14为n型导电性而半导本体12为p型导电性。图中亦表示覆盖的导电条带，其包括第一对集合21A，21B；22A，22B；23A，23B；A41，24B；且25A，25B全部邻近边缘14A但导电条带21A，21B伸入阱14内。导电条带的覆盖也包括第二对集合31A，31B；32A，32B；33A，33B；34A，34B。条带的第二对集合全部邻近边缘14B，但导电条带31A，31B伸入阱14内。如图所示，每一对的二条带实质上接近相邻阱边缘至相同的程度。每一导电条带具有第一及第二端，仅有第二端在隔离层20下方延伸。该等条带的每个第一端最好是连接至一较大的焊点50以容易存取。如所示，编号逐渐变高的条带的第二端较紧密接近边缘，而条带22A，228，与32A，32B实际上伸入阱12之内。如所示，条带对21A，21B及条带对31A，31B分别具有最短的罩盖。

现在应该很明显，如果识别该条带的埋入端形成对阱14的低电阻连接，进入阱14之内的最短距离的此种埋入端的位置实际上将是阱14之对应边缘的位置。在所示之实施例中，这些将是边缘14A的条带22A，22B。在所示之例中，埋入端22A，22B之位置实质上也将是边缘14A的位置。同样地，条带32A，32B的埋入端的位置也实质上是边缘14B的位置。

可以了解的是，如果只有边缘14A的位置将被决定，仅于第一条带对集合之间施加一电压是足够的。同样的，为定出阱14之边缘14B的位置，可以仅使用条带对的第二集合。或者是，藉由先依次结合第一集合之每一条带与已知伸入阱内之第二集合之一条带来决定延伸至阱内之最短条带第一集合之条带的位置，以识别边缘14A的位置也是可行的。

定义阱14之铅直阱之二边缘14A，14B之位置将被决定，如第一实施例中，可在一对条带之间建立偏压，包括来自每一集合的一对，以识别接触阱14之最短范围的条带对。在所示之实施例中，这些将包括任何不包括21A，21B及31A，31B之任何对。其埋入端伸入一阱边缘之条带的识别可藉由在不同条带对之间施加一电压而完成，以识别一对，于该对之间一施加的电压将提供一明显的电流，并从此种对中选择。

可以了解的是，多种设计可被用以施加适当的偏压至不同的条带对，并侦测与该不同条带对相关的电流，以识别提供明显电流的对。为使所需设计的复杂度为最小，可以设计一适合的开关用以依序施加电压至不同的被选择条带对。尤其是，此开关可以是数字形式，其中使用数字脉波以选择特定的条带对。在简化图式的利益下，表示了开关S1，电流仪A，以及一电压源V的串连组合。电压源V之第一输出端耦合至电流仪I之第一端，而电流仪之一第二端耦合至开关S1之一第一端。电流仪I可以是具有设置在跨越二端点之一电压计之一电阻。开关S1之第二端耦合至导电条带21A或有选择地耦合至以虚线表示之探测焊点51A。电压源之第二端耦合至导电条带21B或有选择地耦合至探测焊点51B。探测焊点51A及51B以及每一条带22A-25B及31A-35B之每一分离探测  点可被用以协助轻易地探测，因为此等探测焊点之间可具有比条带之间大的距离。使开关S1关闭(图一表示相反的位置)，如果二条带与阱14接触，则建立从电压源V经过电流仪I及开关S1之电流路径因此造成电流流动。在条带21A，21B的情况中，没有经过阱14的电子路径被建立，因为这些条带不接触阱14。经过阱14的电子路径将被建立，如果电压源V被放置在跨越这些条带且开关S1关闭。对条带32A及32B而言也是相同情况。

现在参照图二，其表示依据本发明另一实施例之半导体结构100之一部份之上视图。图二的结构100类似图一的结构10。实质上相同之结构10及结构100具有相同的参考标号。类似图一结构10之对应组件之结构100之组件具有被加上100的相同标号。结构10与100实质上不同的地方在于每一导电条带121A-125B，以及131A-135B长度增加，如所示。在此以及后续图三及四所示之实施例中，供应电压V，电流仪I以及开关S1被耦合于导电条带对之间，其包括来自阱12之每一相反侧边(边缘14A及14B)之一。

现在参照图三，其表示依据本发明另一实施例之半导体结构1000之一部份之上视图。图三的结构1000极类似图二的结构100。实质上相同之结构100及结构1000具有相同的参考标号。类似图二结构100之对应组件之结构1000之组件具有被加上100的相同标号。结构1000与100之间实质上的不同是结构1000的导电条带231A-235B的长度在上方从最长开始然后下降。电压源V，电流仪I及开关S1(未示于图三)再次被连接至由来自阱12之每一侧14A及14B之一条带所组成之一导电条带对。

现在参照图四，其表示依据本发明另一实施例之半导体结构10000之一部份之上视图。图四的结构10000极类似图二的结构100。结构10000及实质上相同的结构100之组件具有被加上200的相同标号。结构10000与100之间的实质差异是一个大的单一导电条带取代阱14右边上的复数条带对，且此条带30伸入阱14之内。此设计因此仅适合界定阱12的边缘14A。电压源V，电流仪I及开关S1(未示于图四)再次被连接至由来自阱12之每一侧14A及14B之一条带所组成之一导电条带对。

如前所述，如果仅有阱12的边缘14A将被定位，图一所示之罩盖得图案也是适合的。

此种情况发生在，例如，当形成包含仅定位离子植入用之形成上方隔离层之隔离沟槽上之光阻罩幕之一单一边缘之阱的时候。于此种情况中，仅有需要被决定位置之一阱边缘于该隔离层下方延伸。

此外，在二不同阱之单一边缘位于一共同隔离沟槽之下的情况中，二不同边缘之每一者的位置可以方才讨论的方式被独立决定。

预期在许多用以形成芯片内之阱用之罩幕的刻划情况中，以下方式是有益的，亦即在晶片的每一芯片部份内包括与周围区域形成p-n结之具有一铅直边缘之至少一阱，以及在此种刻划用芯片部份内包含复数形成个别导电路径之复数导电条带，该等条带至少一者将不到达阱，而至少一者伸入阱的铅直边缘，因此阱边缘可被决定。

从前述可了解本发明的基本原理可应用于多种不同情况，因此所描述的特定实施例应该仅被视为说明之用，因此多种其它实施例可在不脱离本发明原理的情况下由本技艺的人士加以设计。

Claims (20)

1.一种半导体装置，包括：

一半导体本体，具有一上表面且为一第一导电型态，并包括该上表面一部份之一隔离层；

第二相反导电形态之一半导体区域邻近该半导体本体，用以形成与该半导体本体之一p-n结，该p-n结系位于该隔离层下方；以及

复数分离的导电条带，每一条带具有第一及第二端，该第一端位于该半导体本体之该上表面，而该第二端埋入该隔离层之下，且该至少一导电条带之该第二端与该半导体区域形成低电阻接触，而至少一条带未形成一低电阻接触。

2.如权利要求1所述的半导体装置，其中该导电条带系该第二导电型态之掺杂的半导体材料。

3.如权利要求2所述的半导体装置，其中至少二该导电条带与该半导体区域形成低电阻接触。

4.一种半导体装置，包括：

一硅晶片，包括一部份，该部份包括导电型态与其周围区域相反之至少一刻划阱，以便与其形成一铅直p-n结；

一隔离层位于该p-n结上；

复数导电条带从该部份之该上表面延伸，并具有部份位于该隔离层下方之埋入端，以形成该周围区域内之个别导电路径，并朝向该p-n结之该铅直边缘，其中至少一导电条带穿入该结以形成至该阱之一导电路径，且至少一导电条带未到达该结；以及

至该阱之至少一其它导电连接，以便一穿入条带形成经由该刻划阱之一导电路径。

5.一种决定具一导电性之半导体阱之边缘位置之方法，该阱系形成于相反导电性之一半导体本体内，该边缘位于一隔离层下方，该方法包括步骤：

于该半导体区域及该隔离层被形成之前，于该半导体本体内形成复数个别导电条带，每一条带包括位于该半导体本体之该上表面之一第一端以及埋入将形成该隔离层之该上表面之一部份下方之一第二端，其中至少一导电条带具有一第二端伸越该边缘，以及至少一第二端未到达该边缘；

于该半导体本体之该上表面之一部份上形成一隔离层并覆盖该等条带之该第二端；

该半导体本体内形成相反导电型态之一半导体阱以形成位于该隔离层下方之该边缘，该阱之边将被决定位置，该半导体阱仅包括一些，但非全部，该导电条带之埋入的第二端；以及

决定那一条带包括与该半导体阱形成低电阻连接之埋入的第二端。

6.如权利要求5所述的方法，其中该不同条带之长度不同，因此不同的条带在隔离层之下朝向该边缘延伸不同的距离，并从该等条带识别穿入该半导体阱内之最小距离并与该阱形成低电阻连接之条带。

7.如权利要求6所述的方法，其中该等条带系掺杂的半导体材料。

8.一种决定半导体晶片内之阱边缘之方法，该阱之导电性与其周围区域不同且该阱系位于覆盖该阱边缘之一隔离层之下，该方法包括：于形成该隔离层或该阱之前，于该表面上形成于该将被形成之隔离层之下延伸之互相分离之导电条带之罩盖图案，以便提供半导体晶片内之个别的导电路径，其中至少一条带足以伸入该将被形成之阱之边缘，以便于该阱被形成之后提供至该阱之低电阻连接。

9.如权利要求8所述的方法，其中该罩盖图案之至少一对条带伸入该阱内，藉此施加于该对条带之二条带之间之电压提供一可测量之电流，且此种条带之埋入端之位置被用以决定该边缘之位置。

10.如权利要求9所述的方法，其中该二条带伸入该阱之相同边缘。

11.如权利要求10所述的方法，其中该二条带伸入该阱之相对边缘。

12.如权利要求8所述的方法，其中该罩盖图案之少于该全部条带之条带伸入该阱。

13.如权利要求9所述的方法，其中该罩盖图案之少于该全部条带之条带伸入该阱。

14.如权利要求8所述的方法，其中一电压偏压被施至该罩盖图案之条带以决定那一条带伸入该阱之边缘。

15.如权利要求14所述的方法，其中伸入该阱之范围最小之条带被用以决定该阱之位置。

16.如权利要求15所述的方法，其中伸入该阱之相对边缘之范围最小之复数条带被用以决定二相对边缘之位置。

17.一种决定半导体晶片内之二相对边缘位置之方法，该二相对边缘系属于一阱，且该阱之导电性与其周围区域之导电性相反并阱位于一隔离层之下，藉由于该阱之形成之前，于该晶片之表面上形成一导电条带之罩盖图案，该等条带于将被形成之该隔离层下延伸，其包括一第一集合及一第二集合，其中该第一集合之至少一条带于该第一相对边缘伸入该阱以形成至该阱之一低电阻连接，以及该第二集合之至少一条带于另一该相对边缘伸入该阱以形成一低电阻连接。

18.如权利要求17所述的方法，其中一电压偏压依序被施加至包含该二集合之每一对条带之间，用以决定于其间之电流足以藉由该阱之每一边缘建立穿入之条带对。

19.如权利要求18所述的方法，其中每一集合包括在边缘穿入之条带以及于该边缘未穿入之条带。

20.如权利要求18所述的方法，其中来自该第一及第二集合之伸入该阱最小范围之条带被用以决定该阱之该相对边缘之位置。

Images