CN1482675A - 在塑胶基板用来接收积体电路晶片的晶片衬垫 - Google Patents
在塑胶基板用来接收积体电路晶片的晶片衬垫 Download PDFInfo
- Publication number
- CN1482675A CN1482675A CNA021416958A CN02141695A CN1482675A CN 1482675 A CN1482675 A CN 1482675A CN A021416958 A CNA021416958 A CN A021416958A CN 02141695 A CN02141695 A CN 02141695A CN 1482675 A CN1482675 A CN 1482675A
- Authority
- CN
- China
- Prior art keywords
- plastic substrate
- wafer
- integrated circuit
- receiving
- liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种在塑胶基板用来接收积体电路晶片的晶片衬垫，包括多数个连通孔穿过塑胶基板；铜薄膜粘附于塑胶基板的既定位置与连通孔的侧壁；多数个开口穿过铜薄膜以露出塑胶基板的上表面；焊料阻层形成于铜薄膜与填入多数个连通孔及多数个开口；及含金环形成于铜薄膜的周边部；其最外部的开口和/或连通孔及含金环的距离大约介于1－20米位(mil)之间。通过缩短所述金属金环与最外部的连通孔和/或开口的距离，改善封装物的铜薄膜或是焊料阻层从塑胶基板脱层的功效。
Description
技术领域
本发明是有关于塑胶球栅阵列封装(plastic ball gridarray(PBGA)Packages)技术，特别是有关于一种在塑胶基板上用来接收积体电路晶片(interated circuits；ICs)的晶片衬垫(die paddle)，以提高可靠度与封装品质。
背景技术
积体电路(IC)封装物被用于连接电性连接IC晶片于印刷电路板或是其它的主结构上。每个晶片的周边设置了若干个输入/输出(I/O)端子。当晶片装设于封装物之后，I/O端子利用，例如导线接合(wire bond)的方式被电性地连接于形成在封装物的接合垫(bonding pad)上。所述封装物包含导线以电性连接在外部接触区(external contacts)，例如接脚(pin)、引线(lead)、或是焊接凸块(solder bumps)。当此封装物装设于印刷电路板(printed circuit board；PCB)时，电子讯号经由这些外部接触区，在晶片与印刷电路板之间传送。
标准的PBGA封装物包括具有晶片衬垫的塑胶基板与装设于所述晶片衬垫的积体电路晶片。所述PBGA更包括内部手指(inner finger)与外部手指outer finger)，其形成于所述塑胶基板上。
图1是根据传统技术含有晶片衬垫16的塑胶基板10的俯视图。所述晶片衬垫16包括铜薄膜12与金属金环(Auring)14，所述金属金环14是设置于所述铜薄膜12的外周围。
图2是根据传统技术在塑胶基板10的晶片衬垫16的俯视图。以阵列方式形成的连通孔18穿过所述塑胶基板10，开口20穿过所述铜薄膜12，并且交错地插入所述连通孔18阵列。最外部的连通孔18与金属金环14的距离do大约介于30-50米位(mil)之间，所述1米位(mil)相当于25.4微米(μm)。然后焊料阻层(图未显示)被形成于所述铜薄膜12的上方，用来填入连通孔18与所述开口20，以致于铜薄膜12能够容易地固接于所述塑胶基板。
根据所述传统技术，最外部的连通孔18或是最外的开口20与金属金环14的距离没有特别限制。因此，铜薄膜12或是焊料阻层很容易从塑胶基板10脱离，而产生所谓的脱层现象(delamination)，而严重地影响封装品质以及可靠度。因此，有需要持续改善基板与封装物的设计，而降低脱层现象的可能性。
发明内容
本发明的目的是提供一种在塑胶基板用来接收积体电路晶片的晶片衬垫，通过缩短所述金属金环与最外部的连通孔和/或开口的距离，达到改善封装物的铜薄膜或是焊料阻层从塑胶基板脱层的目的。
本发明的目的是这样实现的：一种在塑胶基板用来接收积体电路晶片的晶片衬垫，包括：多数个连通孔穿过所述塑胶基板；铜薄膜粘附于所述塑胶基板的既定位置与所述连通孔的恻壁；多数个开口穿过所述铜薄膜以露出所述塑胶基板的上表面；焊料阻层形成于所述铜薄膜与填入所述多数个连通孔及所述多数个开口；及含金环形成于所述铜薄膜的周边部；其中最外部的所述开口和/或连通孔以及所述含金环的距离大的介于1-5米位(mil)之间。
再者，所述在塑胶基板用来接收积体电路晶片的晶片衬垫之中，所述最外部的开口和/或连通孔以及所述含金环的距离最好介于2-5米位(mil)之间。
所述在塑胶基板用来接收积体电路晶片的晶片衬垫，更包括一镍环介于所述含金环与所述铜薄膜之间。
所述在塑胶基板用来接收积体电路晶片的晶片衬垫之中，焊料阻层是环氧树脂层。所述塑胶基板亦是由环氧树脂构成。
所述在塑胶基板用来接收积体电路晶片的晶片衬垫，其中所述铜薄膜最好为方形。
所述在塑胶基板用来接收积体电路晶片的晶片衬垫，其中所述连通孔和/或开口是以阵列方式设置，并且互相交错而配置。
所述在塑胶基板用来接收积体电路晶片的晶片衬垫，其中所述铜薄膜最好粘附在所述塑胶基板的中央部。
下面结合较佳实施例和附图进一步说明。
附图说明
图1是传统技术含有晶片衬垫的塑胶基板的俯视图。
图2是传统技术在塑胶基板的晶片衬垫的俯视图。
图3是本发明实施例1在塑胶基板的晶片衬垫的俯视图。
图4是本发明实施例2在塑胶基板的晶片衬垫的剖面示意图。
图5是本发明实施例2在塑胶基板的晶片衬垫的俯视图。
图6是本发明实施例2在塑胶基板的晶片衬垫的剖面示意图。
具体实施方式
实施例1
参阅图3-图4所示，本发明形成于塑胶基板110的方形晶片衬垫100，用来接收积体电路晶片。所述塑胶基板110是塑胶球栅阵列(PBGA)基扳，并且例如由环氧树脂(epoxy resin)构成。
所述晶片衬垫100包括以阵列方式设置(array arrangement)的多数个连通孔160，所述多数个连通孔160穿过所述塑胶基板110，所述晶片衬垫100亦包括铜薄膜120，其粘附于所述塑胶基板110以及所述多数个连通孔160的侧壁160a，用来电性导通接地层以及电源层。再者，所述铜薄膜120被形成于所述塑胶基板110以定义出晶片衬垫的区域。在本实施例中，电子讯号可以经由形成于连通孔160的铜薄膜120、金属导线19以及形成于焊料阻层240的导电插栓170，从积体电路晶片传送至焊球200。
所述晶片衬垫100更包括多数个开口180，穿过所述铜薄膜120以露出所述塑胶基板110的上表面，并且也包括焊料阻层220，其覆盖于所述铜薄膜120的表面，并填入所述多数个连通孔160以及开口180之中。所述焊料阻层220、240是由环氧树脂构成，用以提升焊料阻层220或铜薄膜120与塑胶基板110之间的粘着力。
含金环140被环绕而设置于铜薄膜120的外周围，并且包括金属镍(Ni)环140b以及金属金(Au)环140a构成。
在本实施例之中，最外围的多数个连通孔160以及含金环140的距离d1被设置成介于1-20mil之间，尤其以2-5mil更佳。由于所有的最外部多数个连通孔160被设置成紧邻含金环140，因此，可以消除传统技术产生的脱层问题。
实施例2
参阅图5-图6所示，本发明形成于塑胶基板310的方形晶片衬垫300，用来接收积体电路晶片。所述塑胶基板310是塑胶球栅阵列(PBGA)基板，并且例如由环氧树脂(epoxy resin)构成。
所述晶片衬垫300包括以阵列方式设置的多数个连通孔360，所述多数个连通孔360穿过所述塑胶基板310，所述晶片衬垫300亦包括铜薄膜320，其粘附于所述塑胶基板310以及所述多数个连通孔360的侧壁360a，用来电性导通接地层(ground layer)以及电源层(power layer)。
所述铜薄膜320被形成于所述塑胶基板310之中央部，以定义出晶片衬垫的区域。在本实施例中，电子讯号可以经由形成于连通孔360的铜薄膜320、金属导线390、与形成于焊料阻层440的导电插栓370，从积体电路晶片传送至焊球400。
所述晶片衬垫300更包括多数个开口380，穿过所述铜薄膜320以露出所述塑胶基板310的上表面，并且更包括焊料阻层420覆盖于所述铜薄膜320的表面，其填入所述多数个连通孔360以及开口380之中。所述焊料阻层420、440是由环氧树脂构成，用来提升焊料阻层420或铜薄膜320与塑胶基板310之间的粘着力，含金环340被环绕而设置于铜薄膜320的外周围，并且包括金属镍(Ni)环340b以及金属金(Au)环340a构成。
在本实施例中，最外围的开口380以及含金环340的距离d2被设置成介于1-20mil之间，尤其以2-5mil更佳。
由于所有的最外部开口380被设置成紧邻含金环340，因此，可以消除传统技术产生的脱层问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所作更动与润饰，都属于本发明的保护范围之内。
Claims (10)
1、一种在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：它包括多数个连通孔穿过塑胶基板；铜薄膜粘附于所述塑胶基板的既定位置与所述连通孔的侧壁；多数个开口穿过所述铜薄膜，以露出所述塑胶基板的上表面；焊料阻层形成于所述铜薄膜与填入所述多数个连通孔以及所述多数个开口；含金环形成于所述铜薄膜的周边部；其中最外部的所述开口及所述含金环的距离介于1-20米位之间。
2、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述最外部的开口以及含金环的距离介于2-5米位之间。
3、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：还包括金属镍环介于所述含金环与所述铜薄膜之间。
4、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述焊料阻层是环氧树脂层。
5、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述塑胶基板是由环氧树脂构成。
6、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述铜薄膜是方形。
7、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述最外部的连通孔与含金环的距离介于1-20米位之间。
8、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述最外部的连通孔与含金环的距离介于2-5米位之间。
9、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述连通孔是以阵列方式设置。
10、根据权利要求1所述的在塑胶基板用来接收积体电路晶片的晶片衬垫，其特征是：所述开口是以阵列方式设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02141695 CN1269210C (zh) | 2002-09-13 | 2002-09-13 | 在塑胶基板用来接收集成电路晶片的晶片衬垫 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02141695 CN1269210C (zh) | 2002-09-13 | 2002-09-13 | 在塑胶基板用来接收集成电路晶片的晶片衬垫 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1482675A true CN1482675A (zh) | 2004-03-17 |
| CN1269210C CN1269210C (zh) | 2006-08-09 |
Family
ID=34147826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02141695 Expired - Fee Related CN1269210C (zh) | 2002-09-13 | 2002-09-13 | 在塑胶基板用来接收集成电路晶片的晶片衬垫 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1269210C (zh) |
-
2002
- 2002-09-13 CN CN 02141695 patent/CN1269210C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1269210C (zh) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166495B2 (en) | Method of fabricating a multi-die semiconductor package assembly | |
| US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
| US6977439B2 (en) | Semiconductor chip stack structure | |
| US6365963B1 (en) | Stacked-chip semiconductor device | |
| US6531337B1 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
| US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
| US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US20020158318A1 (en) | Multi-chip module | |
| WO2005104211A2 (en) | Land grid array packaged device and method of forming same | |
| US7202554B1 (en) | Semiconductor package and its manufacturing method | |
| KR20100056247A (ko) | 접착층을 구비하는 반도체 패키지 | |
| US7638862B2 (en) | Die attach paddle for mounting integrated circuit die | |
| KR20050021905A (ko) | 반도체 장치용 패키지 | |
| CN101118901B (zh) | 堆叠式芯片封装结构及其制程 | |
| CN1269210C (zh) | 在塑胶基板用来接收集成电路晶片的晶片衬垫 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| US6882037B2 (en) | Die paddle for receiving an integrated circuit die in a plastic substrate | |
| KR100650769B1 (ko) | 적층형 패키지 | |
| US7781898B2 (en) | IC package reducing wiring layers on substrate and its chip carrier | |
| JP2001085604A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| KR20070039731A (ko) | 적층 패키지 | |
| KR20080020133A (ko) | 다이 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060809 Termination date: 20091013 |