CN1481151A - 用于抑制图像失真的图像传感器 - Google Patents

用于抑制图像失真的图像传感器 Download PDF

Info

Publication number
CN1481151A
CN1481151A CNA031498116A CN03149811A CN1481151A CN 1481151 A CN1481151 A CN 1481151A CN A031498116 A CNA031498116 A CN A031498116A CN 03149811 A CN03149811 A CN 03149811A CN 1481151 A CN1481151 A CN 1481151A
Authority
CN
China
Prior art keywords
vertical
imageing sensor
vertical scanning
period
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031498116A
Other languages
English (en)
Other versions
CN1209903C (zh
Inventor
���Խ���
船越纯
山本克义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1481151A publication Critical patent/CN1481151A/zh
Application granted granted Critical
Publication of CN1209903C publication Critical patent/CN1209903C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

用于抑制图像失真的图像传感器。本发明公开了一种图像传感器，该图像传感器具有：像素阵列，其中具有光电转换元件的像素以矩阵形式排列；多个行选择线，排列在行方向；多个列线，排列在列方向；采样保持电路，设置在每个所述列线上；垂直扫描电路，用于产生垂直扫描信号，以顺序地选择多个行选择线；以及水平扫描电路，用于产生水平扫描信号，以顺序地选择采样保持电路的输出。在将图像传感器控制到第一帧周期时，垂直扫描电路在第一垂直扫描周期内顺序地选择并扫描多个行选择线，并且即使在将图像传感器控制到比第一帧周期长的第二帧周期时，仍在第一垂直扫描周期内顺序地选择并扫描多个行选择线。

Description

用于抑制图像失真的图像传感器
技术领域
本发明涉及采用光电转换元件的图像传感器，更具体地说，本发明涉及抑制输出图像的失真的图像传感器。
背景技术
诸如CMOS传感器的图像传感器具有作为像素的光电转换元件，它将预定积分周期期间输入的光的强度转换为电信号、进行图像处理并输出图像信号。在驱动行选择线时，由为每列设置的采样保持电路保持与行选择线相连的像素的光电转换信号，利用水平扫描脉冲顺序地输出被保持的这些检测信号。此外，还利用垂直扫描脉冲顺序地驱动行选择线，而且，在扫描了所有行选择线时，完成一帧图像的像素信号的输出。
例如，第2002-218324号日本未审查专利公报对这种CMOS图像传感器进行了披露。
由于通过扫描多个行选择线，顺序地输出光电转换过程产生的、并在每个像素上积分的光电转换信号，所以即使在同一帧图像中，积分周期仍在图像的上部与下部之间发生偏移。例如，在一个帧周期为1/30秒时，在1/30秒内扫描所有行选择线，而且在图像的上部与下部之间产生最高1/30秒的积分周期偏移。此外，对于暗图像，必须通过延长积分周期来加亮输出图像，因此，在这种情况下，以这样的方式进行控制，即，使一个帧周期大于1/15秒或1/7.5秒，而图像上部和下部的积分周期相应地偏移1/15秒或1/7.5秒。
积分周期的偏移取决于同一图像帧的垂直位置，在图像以高速在例如左、右方向移动时，它导致输出图像失真，因为输出图像上部与下部之间具有位置偏移。
发明内容
因为上述原因，本发明的目的是提供一种抑制输出图像失真的图像传感器。
为了实现上述目的，本发明的一个方面是一种图像传感器，它具有各像素以矩阵方式排列的像素阵列，各像素具有光电转换元件。该图像传感器包括：多个行选择线，排列在行方向；多个列线，排列在列方向；采样保持电路，设置在每个列线上；垂直扫描电路，用于产生垂直扫描信号，以顺序地选择多个行选择线；以及水平扫描电路，用于产生水平扫描信号，以顺序地选择采样保持电路的输出，其中在将图像传感器控制到第一帧周期时，垂直扫描电路在第一垂直扫描周期内顺序地选择并扫描多个行选择线，而即使在将图像传感器控制到比第一帧周期长的第二帧周期时，仍在第一垂直扫描周期内顺序地选择并扫描多个行选择线。
根据本发明的上述方面，例如，在要捕获的图像较暗时，即使将帧周期控制到比第一帧周期长的第二帧周期，以提高像素内的积分周期，垂直扫描速度仍与第一帧周期时的速度相同，因此不增加在图像的上部与下部之间的积分周期偏移，而且可以抑制输出图像的失真。
附图说明
图1是示出根据本实施例的CMOS图像传感器的像素阵列配置的示意图；
图2是示出采样保持电路的实施例的示意图；
图3是示出采样保持电路的操作的信号波形图；
图4是示出根据本实施例的图像传感器的色彩处理器的配置的示意图；
图5是示出根据本实施例的垂直扫描与水平扫描之间关系的示意图；
图6是示出根据本实施例的垂直扫描和水平扫描的控制电路的示意图；
图7是示出图4的改进例的示意图；以及
图8是示出行缓冲器60的输入定时和输出定时的示意图。
具体实施方式
现在，将参考附图说明本发明的实施例。然而，本发明的保护范围并不局限于以下说明的实施例，而是包括权利要求及其等效物所述的发明。
图1是示出根据本实施例的CMOS图像传感器的像素阵列配置的示意图。像素阵列10包括：分别以行方向排列的多个复位电源线VR、行选择线SLCT0-3以及复位控制线RST0-3；以列方向排列的多个列线CL1-4；以及排列在行选择线、复位控制线以及列线之间的交叉位置的像素PX00-33。在每个像素中设置光电转换电路，每个光电转换电路包括：复位晶体管M1；光电二极管PD，作为光电转换元件；源极跟随器晶体管M2，用于放大光电二极管的阴极电位；以及选择晶体管M3，用于响应行选择线SLCT的驱动，将源极跟随器晶体管M2的源极与列线CL连接在一起，如像素PX03所示。
垂直扫描移位寄存器12和复位控制电路11对以行方向排列的行选择线SLCT0-3和复位控制线RST0-3的驱动过程进行控制。换句话说，垂直扫描移位寄存器12是用于产生垂直扫描信号Vscan的垂直扫描电路，通过响应垂直扫描时钟VCLK串行传送数据VDATA“1”，它产生用于选择每行的垂直扫描信号Vscan。响应于垂直扫描信号，顺序地驱动行选择线SLCT0-3。
将以列方向排列的每个列线CL1-4分别连接到采样保持电路14。如下所述，采样保持电路14对每个像素通过列线CL提供的光电转换信号进行放大，消除随复位操作产生的复位噪声，并输出像素信号。
通过由水平扫描移位寄存器16产生的水平扫描信号Hscan选择的列选择晶体管CS0-3，将采样保持电路14输出的像素信号输出到公共输出总线OBUS，并利用与输出总线相连的放大器AMP对其进行放大。将放大器AMP的输出提供到以下说明的色彩处理器。
图2是示出采样保持电路的实施例的示意图，图3是示出采样保持电路的操作的信号波形图。图2示出一个像素PX的电路以及通过列线(未示出)连接到像素PX的采样保持电路14。采样保持电路14包括：第一开关SW1、第二开关SW2、第一采样保持电容器C1、第二采样保持电容器C2、基准电压VREF以及第一和第二放大器AMP1和AMP2，它是用于消除该像素的光电转换电路的复位噪声的相关双采样电路。电流源I1设置在像素PX与采样保持电路14之间。
参考图3说明像素PX以及采样保持电路14的操作。图3示出与行选择线SLCT和复位控制线RST相关联的像素内的光电二极管D1的阴极电压VPD的电压变化。首先，在复位周期T1，将复位控制线RST驱动到H电平，复位晶体管M1接通，并将光电二极管PD的阴极电位VPD设置为复位电平VR。在复位控制线RST变为L电平而复位晶体管M1断开时，利用光电二极管PD根据输入光的光强产生的电流，逐渐降低阴极电位VPD。这就是积分周期T2。然而，在断开复位晶体管M1时，产生复位噪声Vn。该复位噪声Vn是根据像素而分散的电压。
预定积分周期T2期满后，将行选择线SLCT驱动到H电平，以便接通像素的选择晶体管M3，而且，在此状态下，临时接通开关SW1和SW2，然后，通过选择晶体管M3和列线(未示出)，根据阴极电位VPD产生的、源极跟随器晶体管M2输出的驱动电流对电容器C1进行再充电。通过这样做，节点VC1变为电位VR-(Vs+Vn)，它是复位噪声电压Vn与在积分周期期间下降的电位Vs之和，即(Vs+Vn)与复位电压VR的差值。还通过第一放大器AMP1，将节点VC1的电位传送到第二电容器C2。
此时，第二开关SW2还处于接通(ON)状态，而且如果第一放大器AMP1的放大系数为1，则还将第二电容器C2充电到与第一电容器相同的电压状态。在此状态下，将电平VR-(Vs+Vn)与基准电压VREF之间的差电压施加到第一和第二电容器C1和C2。
积分周期T2结束后，将复位脉冲再提供到复位控制线RST，然后，接通复位晶体管M1。通过这样做，将阴极电位VPD再充电到复位电平VR。然后，在复位噪声读取周期T4期满后，临时接通第一开关SW1。此时，使第二开关SW2保持断开(OFF)状态。同样，在此复位噪声读取周期T4中，如同在积分周期T2，利用光电二极管根据接收的光强产生的电流，降低阴极电位VPD的电平，但是，将复位噪声读取周期T4设置得比积分周期T2短。然而，根据输入光的亮度级，将积分周期T2控制到最佳周期，因此不能总是对周期T2和T4做简单比较。
在此复位噪声读取周期T4期间，接通开关SW1，而第一电容器C1的节点VC1变为电平VR-Vn，它是把复位电压VR降低复位噪声Vn所得到的电平。通过第一放大器AMP1，将该电位VR-Vn传送到第二电容器C2的端子。此时，第二开关SW2处于OFF状态，因此，第二电容器C2的节点VC2处于开放状态(open status)。因此，在第二电容器C2的节点VC2发生了在积分周期T2结束时节点VC1的电位VR-(Vs+Vn)与复位噪声读取周期T4结束时节点VC1的电位VR-Vn之间的差电压Vs的波动，并且在节点VC2产生电压VREF+Vs，它是第一次采样时的基准电压VREF与差电压Vs之和。已经从该电压VREF+Vs内消除了复位噪声Vn。
通过将第二放大器AMP2的基准电位设置为VREF，第二放大器AMP2对根据接收的光强积分的检测电压Vs进行放大，并通过利用水平扫描移位寄存器16产生的水平扫描信号顺序地控制接通(ON)的列门CS，将放大结果输出到输出总线OBUS。然后，利用设置在输出总线OBUS上的公共放大器AMP放大该输出，并将该输出作为像素信号提供到后续级中的A/D转换电路。
垂直扫描电路12包括移位寄存器，它通过移位在扫描周期开始时提供的垂直数据VDATA的“1”，与垂直时钟VCLK同步地产生垂直扫描信号Vscan。因此，以产生垂直扫描信号的定时，对行选择线SLCT0-3的扫描驱动进行控制。同样，水平扫描电路16也包括移位寄存器，它通过移位在扫描周期开始时提供的水平数据HDATA的“1”，与像素时钟PCLK同步地产生水平扫描信号Hscan。利用这些水平扫描信号，顺序地选择列门CS1-4。因此，以产生该水平扫描信号的定时，对水平方向上的扫描驱动进行控制。
图3所示的将行选择信号SLCT控制到H电平的周期是该行的扫描周期。因此，在将行的行选择信号SLCT控制到H电平时，通过采样保持电路14、列门CS、公共总线Obus以及放大器AMP，将该行上的各像素输出的光电转换信号作为像素信号输出。在该输出结束时，将下一行的行选择信号SLCT控制到H电平，并进行类似的像素信号输出操作。换句话说，对像素阵列的各行顺序地进行图3所示的行扫描操作。
图4是示出根据本实施例的图像传感器的色彩处理器(图像处理器)的配置的示意图。通过输出总线OBUS、放大器AMP以及A/D转换电路ADC，将像素阵列10中检测的光电转换信号作为像素信号Pin提供到色彩处理器20。在将RGB滤色器设置在像素阵列10上时，像素信号Pin变成具有每个RGB色彩的信号。
色彩处理器20包括定时产生电路22，根据用于驱动像素阵列10的水平同步信号Hsync、垂直同步信号Vsync以及像素时钟PCLK，定时产生电路22产生各种定时信号。此外，色彩处理器20进一步包括：灵敏度校正电路24，用于校正取决于像素信号Pin的色彩的灵敏度的特性；色彩内插处理电路28，通过根据周围像素的像素信号进行内插操作，确定为每个像素检测的色彩之外的色彩的灰度值(gradation value)；色彩调节电路32，用于调节色调(例如，蓝色的蓝色明暗度)；以及伽玛变换电路34，用于使输出数据与用于输出图像的设备，例如LCD和CRT的设备特性(伽玛特性)匹配。最后，用于将图像信号的格式变换为适于该显示设备的格式的格式变换电路38将像素信号变换为数字分量，例如NTSC、YUV以及YCbCr，然后输出图像数据。
为了校正取决于色彩灵敏度的特性，灵敏度校正电路24参考对应于每个色彩创建的灵敏度校正表26，并进行校正操作。对于每个像素，色彩内插处理电路28产生RGB像素信号。例如，在设置在像素阵列10内的滤色器的结构是Bayer阵列时，对于对应于红(R)的像素，不能接收绿(G)和蓝(B)的像素信号。因此，色彩内插处理电路28内插周围像素的信号，使得可以为红(R)滤色器的像素产生绿(G)和蓝(B)像素信号。为此，将周围像素的像素信号临时记录到内插存储器30。此外，色彩内插处理电路28对临时记录到内插存储器30的周围像素的像素信号进行内插操作。在伽玛表36中，存储用于将输出数据变换为诸如CRT和LCD的图像输出设备的伽玛特性的变换表。格式变换表40是用于将输出数据变换为诸如NTSC和YUV的显示信号格式的表。
图5是示出根据本实施例的垂直扫描与水平扫描之间关系的示意图。在图5A、5C、5D和5F中示出要被垂直扫描的行选择线的驱动操作，横轴表示时间，而纵轴表示行选择线SLCT1-480的扫描位置。在图5中，图5B和5H示出要被水平扫描的列门CS1-640的扫描位置。这是一个在像素阵列10具有480行、640列时的例子。
图5A和5B示出第一帧周期F1期间的垂直扫描和水平扫描。在图5A所示的垂直扫描中，与垂直时钟VCLK同步，垂直扫描移位寄存器12将垂直数据VDATA＝1从第一行传送到第480行，以顺序地产生垂直扫描信号，与此同时，在帧周期F1内，顺序地驱动行选择线SLCT1-480。此外，在驱动每个行选择线时，与像素时钟PCLK同步，水平扫描移位寄存器16将水平数据HDATA＝1从第一列传送到第640列，以顺序地产生水平扫描信号，与此同时，在帧周期F1的1/480秒内，顺序地选择列门CS1-640。因此，在这种情况下，在最大时，积分周期IG1与第一帧周期F1相同。第一行与第480行的积分周期的差值成为第一帧周期F1。
图5C示出在将图像传感器控制到为第一帧周期F1的双倍长度的第二帧周期F2时的传统垂直扫描。在输入图像较暗时，控制设置在输出总线OBUS上的放大器AMP的增益使其提高，以提高要输出的像素信号的电平，但是，如果该电平不够高，即使将该增益设置为最大，仍必须将积分周期控制到更长。在这种情况下，通常提高时钟的分频比(dividing ratio)，以降低垂直扫描移位寄存器12和水平扫描移位寄存器16的扫描时钟的速度。在图5中的(C)所示的例子中，将分频比增加到其两倍，以使扫描时钟VCLK和PCLK的周期翻倍。
在这种情况下，对于垂直扫描，与垂直时钟VCLK同步，垂直扫描移位寄存器12将垂直数据VDATA＝1从第一行传送到第480行，以在第二帧周期F2内，顺序地产生垂直扫描信号，与此同时，在第二帧周期F2内，顺序地驱动行选择线SLCT1-480。因此，在最大时，积分周期IG2变成第二帧周期F2，而且，即使对暗输入图像，仍可以保证足够像素信号电平。
然而，将垂直扫描速度降低到1/2会导致在第一行的积分周期IG2-1与第480行的积分周期IG2-2之间发生等于第二帧周期的时间偏移量。因为这样长的时间偏移，所以在输入图像在左、右方向移动时，图像捕获目标位置在图像的上部与下部之间显著变化。这样会导致输出图像失真。
图5D和5E示出根据本实施例的垂直扫描和水平扫描。在本实施例中，即使帧周期被控制到第二帧周期F2，仍控制垂直扫描周期以保留在第一帧周期F1内。换句话说，控制垂直扫描移位寄存器12，以便在第二帧周期F2的第一个半周期内完成垂直扫描。在第二帧周期的后面的半个周期内，垂直扫描移位寄存器12停止工作，而且不驱动任何行选择线。在进行垂直扫描时，重复执行水平扫描移位寄存器16的水平扫描操作。换句话说，在垂直扫描期间，在每个行扫描周期内，从第一列门CG1到第640列门CG640进行水平扫描。
这样，通过把执行垂直扫描的周期维持在第一帧周期F1内而不是在第二帧周期F2内，将第一行的积分周期IG2-1与第480行的积分周期IG2-2之间的时间偏移控制到第一帧周期F1内，这与图5A所示的情况相同。因此，抑制了输出图像的失真。
图5F示出本实施例中的垂直扫描。在此例中，控制帧周期以使其甚至更长，即，将帧周期控制到第三帧周期F3，第三帧周期F3是第二帧周期F2长度的两倍。在这种情况下，在帧周期F3的第一个1/4周期内进行垂直扫描。而在剩余的3/4周期内，垂直扫描移位寄存器的移位操作停止。尽管在该图中未示出，但是，如同图5E一样，在垂直扫描期间，在选择每行时，顺序地进行水平扫描。
在这种情况下，在最大时，至多可以将积分周期IG3扩大到第三帧周期F3，但是，可以将第一行的积分周期IG3-1与第480行的积分周期IG3-2之间的时间偏移抑制到与第一帧周期F1的情况相同。因此，可以抑制输出图像的失真。
图6是示出根据本实施例的垂直扫描和水平扫描的控制电路的示意图。利用分频器56，内部时钟CLKi以预定分频比产生像素时钟PCLK。该像素时钟PCLK用作水平扫描移位寄存器16的同步时钟，而且还将它提供到水平计数器58。水平计数器58是用于计数1至640的计数器，并且在计数值为“1”时，输出水平数据HDATA0＝1。此外，在每次计数到640时，水平计数器58还输出垂直时钟VCLK。该垂直时钟VCLK用作垂直扫描移位寄存器12的控制时钟，而且还将它提供到垂直计数器60，垂直计数器60对垂直时钟VCLK进行计数，并在计数值为“1”时，输出垂直数据VDATA＝1。将垂直计数器60的最大计数值设计为可以支持可控的最大帧周期的值，但是，在正常计数操作中，垂直计数器60进行计数，直到响应于垂直计数复位信号VCRST被复位。
自动增益控制电路50控制与输出总线OBUS相连的放大器AMP的增益Kgain。在一个帧周期内，自动增益控制电路50累加放大器AMP输出的像素信号电平的数字值，并根据该像素信号电平的累加值，控制放大器AMP的增益Kgain。换句话说，在图像暗而且图像信号电平通常低时，自动增益控制电路50控制增益Kgain升高，以使输出图像变得更亮。然而，如果即使将增益Kgain控制到最大值，仍不能获得足够高的像素信号电平，则AGC电路50将帧周期设置信号S50提供到寄存器操作部分52，并进行控制以把帧周期加倍。响应于帧周期设置信号S50，寄存器操作部分52把计数器寄存器54的寄存器值加倍。换句话说，使在计数器寄存器54内设置的最大垂直扫描计数值VCMAX加倍。例如，将该最大计数值VCMAX设置为480×2＝960。
比较电路62将最大垂直扫描计数值VCMAX与垂直计数器60的计数值VCOUNT进行比较，并在这两个值匹配时，输出垂直计数复位信号VCRST。响应于此，复位垂直计数器60，垂直计数值变成“1”，并输出垂直数据VDATA＝1。
在垂直计数值VCOUNT变成1时，垂直计数器60输出垂直数据信号VDATA＝1，而在垂直计数值VCOUNT变成480时，垂直计数器60输出计数信号V480＝1。此外，响应于垂直数据VDATA＝1，水平数据使能电路66启动使能信号S66，而且响应于计数信号V480＝1，水平数据使能电路66关闭水平扫描使能信号S66。
每次在计数值变成“1”时，水平计数器58输出水平数据信号HDATA0＝1，而仅在门电路64使水平数据使能信号S66处于使能状态时，输出水平数据信号HDATA＝1。
现在，将说明在图5A和5B所示情况下，图6所示控制电路的操作。在这种情况下，将控制电路控制到最短的第一帧周期F1，从而将计数器寄存器54设定为480。在计数值为“1”时，水平计数器58输出水平数据HDATA＝1，与此同时，在计数值为“1”时，垂直计数器60输出垂直数据VDATA＝1。通过这样做，与像素时钟PCLK同步，水平扫描寄存器16顺序地移位水平扫描信号。在水平计数器58每次计数到640时，输出垂直计数器60计数的垂直时钟VCLK。在垂直计数值VCOUNT达到计数器寄存器54的设定值480时，复位垂直计数器。换句话说，在图5(A)和(B)所示情况下，在第一帧周期F1期间，与垂直时钟VCLK同步，顺序地进行垂直扫描，而在每次垂直扫描期间，与像素时钟PCLK同步，顺序地进行水平扫描。
现在，将说明图5D和5E所示情况下的控制电路的操作。在这种情况下，将图像传感器控制到其长度为第一帧周期F1的两倍的第二帧周期F2，从而将计数器寄存器54设定为480×2＝960。此外，在垂直计数器60为计数值1至480时，水平计数器58输出的水平数据HDATA0通过门电路64，并被提供到水平扫描移位寄存器16作为水平数据HDATA。通过这样做，在垂直计数器60为计数值1至480时，在每次垂直扫描期间，水平扫描移位寄存器16输出水平扫描信号。然而，如果垂直计数器60的计数值超过计数值480，则禁止使能信号S66，因此，门电路64禁止输出水平数据HDATA＝1。因此，在垂直计数器的计数值为481至960时，不输出水平数据信号HDATA＝1，而且，水平扫描移位寄存器16不输出水平扫描信号。
在垂直计数器60的计数值为“1”时，在输出垂直数据信号VDATA＝1后，不输出数据信号VDATA＝1，直到垂直计数值变成960，因此，垂直扫描移位寄存器12仅在第二帧周期F2的第一个半周期内产生垂直扫描信号，而在后面的半个周期内，不输出任何垂直扫描信号。
在图5F所示情况下，将计数器寄存器54设定为480×4＝1960，这样，仅在第三帧周期F3的第一个1/4周期内产生垂直扫描信号和水平扫描信号，而在剩余周期内，既不产生垂直扫描信号，又不产生水平扫描信号。
[水平扫描的改进例]
现在，将说明在图5A所示控制情况下和图5C所示控制情况下水平扫描操作的改进例。图7是示出图4的改进例的示意图。在图7所示的例子中，可以存储一行像素信号Pin的行缓冲器60设置在A/D转换电路ADC与色彩处理器20之间，A/D转换电路ADC设置在像素阵列的输出级。在列门CS1-640被接通时，将一行64个像素的像素信号输入到该行缓冲器60。与输出时钟OCLK同步，将存储在行缓冲器60的一行像素信号输出到色彩处理器20。
图8是示出行缓冲器60的输入定时和输出定时的示意图。图8(E)示出在图8A至8D所示的垂直扫描期间的垂直扫描定时以及对行缓冲器60进行输入/输出的定时。
图8A和8B是在如图5A所示将图像传感器控制到第一帧周期F1时的输入定时和输出定时。在这种情况下，在与像素时钟PCLK同步产生的水平扫描信号相同的定时，将像素信号输入到行缓冲器60，并在同样的定时输出像素信号。换句话说，输出时钟OCLK的周期与像素时钟PCLK的周期相同。
图8C和8D是在如图5C所示将图像传感器控制到第二帧周期F2时的输入定时和输出定时。在这种情况下，如在现有技术中所述，降低垂直扫描时钟VCLK的速度，并使每行的扫描周期加倍。还是在这种情况下，如图8C所示，在每行扫描周期的第一个半周期内产生水平扫描信号，并将一行的640像素信号输入到行缓冲器60。然而，将输出时钟OCLK控制到像素时钟PCLK的1/2速度，并以二倍长度的周期输出640个像素信号。通过这样做，以同样速度保持用于控制水平扫描移位寄存器的移位操作的像素时钟PCLK。然而，将像素信号输出到色彩处理器20时的速度降低1/2。
根据本发明，降低了图像传感器积分时间的偏移，而且抑制了输出图像的失真，因此提高了图像质量。

Claims (9)

1.一种用于捕获图像的图像传感器，该图像传感器包括：
像素阵列，其中具有光电转换元件的像素以矩阵形式排列；
多个行选择线，排列在所述像素阵列的行方向；
多个列线，排列在所述像素阵列的列方向；
采样保持电路，设置在每个所述列线上；
垂直扫描电路，用于产生垂直扫描信号，以顺序地选择所述多个行选择线；以及
水平扫描电路，用于产生水平扫描信号，以顺序地选择所述采样保持电路的输出，
其中在将所述图像传感器控制到第一帧周期时，所述垂直扫描电路在第一垂直扫描周期内顺序地选择并扫描所述多个行选择线，并且即使在将所述图像传感器控制到比所述第一帧周期长的第二帧周期时，仍在所述第一垂直扫描周期内顺序地选择并扫描所述多个行选择线。
2.根据权利要求1所述的图像传感器，其中在所述垂直扫描电路选择每个所述行选择线时，所述水平扫描电路产生所述水平扫描信号，并且在所述垂直扫描电路不产生所述垂直扫描信号时，所述水平扫描电路不产生所述水平扫描信号。
3.根据权利要求1所述的图像传感器，其中所述像素包括光电转换元件、复位晶体管、源极跟随器晶体管以及受控于所述行选择线的选择晶体管。
4.根据权利要求1所述的图像传感器，其中所述第一垂直扫描周期是所述第一帧周期的一部分。
5.一种用于捕获图像的图像传感器，该图像传感器包括：
像素阵列，其中具有光电转换元件的像素以矩阵形式排列；
多个行选择线，排列在所述像素阵列的行方向；
多个列线，排列在所述像素阵列的列方向；
采样保持电路，设置在每个所述列线上，用于采样保持所述像素的光电转换信号；
垂直扫描电路，用于产生垂直扫描信号，以顺序地选择所述多个行选择线；以及
水平扫描电路，用于在每个所述行选择线被选择时，产生水平扫描信号，以顺序地选择所述采样保持电路的输出，
其中在将所述图像传感器控制到第一帧周期时，所述垂直扫描电路在第一垂直扫描周期内顺序地选择并扫描所述多个行选择线，并且即使在将所述图像传感器控制到比所述第一帧周期长的第二帧周期时，仍在所述第一垂直扫描周期内顺序地选择并扫描所述多个行选择线。
6.根据权利要求5所述的图像传感器，其中在所述帧周期内的所述第一垂直扫描周期期满后，所述垂直扫描电路不输出所述垂直扫描信号。
7.一种用于捕获图像的图像传感器，该图像传感器包括：
像素阵列，其中具有光电转换元件的像素以矩阵形式排列；
多个行选择线，排列在所述像素阵列的行方向；
多个列线，排列在所述像素阵列的列方向；
采样保持电路，设置在每个所述列线上，用于采样保持所述像素的光电转换信号；
垂直扫描电路，用于产生垂直扫描信号，以顺序地选择所述多个行选择线；以及
水平扫描电路，用于在每个所述行选择线被选择时，产生水平扫描信号，以顺序地选择所述采样保持电路的输出，
其中在作为帧周期的一部分的垂直扫描周期内，所述垂直扫描电路顺序地选择并扫描所述多个行选择线，并且在所述帧周期内的所述垂直扫描周期之外时，不选择所述行选择线。
8.根据权利要求1、5和7之一所述的图像传感器，该图像传感器进一步包括：
行缓冲器，用于存储所述采样保持电路的一行输出；以及
图像处理器，用于输入所述行缓冲器的输出，
其中在水平扫描周期内，响应于所述水平扫描信号，将所述采样保持电路的输出信号存储到所述行缓冲器，并且响应于其周期比所述水平扫描信号长的输出时钟，将所述行缓冲器内的所述输出信号输出到所述图像处理器。
9.一种用于捕获图像的图像传感器，该图像传感器包括：
像素阵列，其中具有光电转换元件的像素以矩阵形式排列；
多个行选择线，排列在所述像素阵列的行方向；
多个列线，排列在所述像素阵列的列方向；
采样保持电路，设置在每个所述列线上，用于采样保持所述像素的光电转换信号；
垂直扫描电路，用于产生垂直扫描信号，以顺序地选择所述多个行选择线；
水平扫描电路，用于在选择每个所述行选择线时，产生水平扫描信号，以顺序地选择所述采样保持电路的输出；
行缓冲器，用于存储所述采样保持电路的一行输出；以及
图像处理器，用于输入所述行缓冲器的输出，
其中在水平扫描周期内，响应于所述水平扫描信号，将所述采样保持电路的输出信号存储到所述行缓冲器，并且响应于其周期比所述水平扫描信号长的输出时钟，将所述行缓冲器内的所述输出信号输出到所述图像处理器。
CNB031498116A 2002-07-25 2003-07-25 用于抑制图像失真的图像传感器 Expired - Fee Related CN1209903C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002216848 2002-07-25
JP216848/2002 2002-07-25
JP2002317034A JP2004112742A (ja) 2002-07-25 2002-10-31 画像歪みを抑制したイメージセンサ
JP317034/2002 2002-10-31

Publications (2)

Publication Number Publication Date
CN1481151A true CN1481151A (zh) 2004-03-10
CN1209903C CN1209903C (zh) 2005-07-06

Family

ID=30772258

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031498116A Expired - Fee Related CN1209903C (zh) 2002-07-25 2003-07-25 用于抑制图像失真的图像传感器

Country Status (5)

Country Link
US (1) US20040017495A1 (zh)
JP (1) JP2004112742A (zh)
KR (1) KR100930008B1 (zh)
CN (1) CN1209903C (zh)
TW (1) TWI228371B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931754A (zh) * 2009-06-19 2010-12-29 卡西欧计算机株式会社 影像信号处理电路、拍摄装置和影像信号处理方法
CN102625057A (zh) * 2011-01-26 2012-08-01 英属开曼群岛商恒景科技股份有限公司 暗阳补偿电路
CN101753859B (zh) * 2008-11-27 2012-08-15 佳能株式会社 摄像传感器及其驱动方法和摄像设备
TWI504259B (zh) * 2011-01-03 2015-10-11 Himax Imaging Inc 暗陽補償電路
CN105704352A (zh) * 2014-12-12 2016-06-22 Smk株式会社 摄像装置
CN110036632A (zh) * 2016-12-08 2019-07-19 松下知识产权经营株式会社 固体摄像装置以及使用该固体摄像装置的摄像装置
CN110166717A (zh) * 2018-02-15 2019-08-23 天马日本株式会社 图像传感器以及驱动图像传感器的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419956B2 (ja) 2003-01-07 2010-02-24 ソニー株式会社 無線通信装置、無線通信システム、および無線通信方法
JP4910699B2 (ja) * 2004-07-07 2012-04-04 株式会社ニコン 画像処理装置
US20060092329A1 (en) * 2004-10-29 2006-05-04 Canon Kabushiki Kaisha Image display apparatus and correction apparatus thereof
JP4759293B2 (ja) * 2005-03-15 2011-08-31 キヤノン株式会社 撮像素子
KR100680470B1 (ko) * 2005-04-29 2007-02-08 매그나칩 반도체 유한회사 시모스 이미지 센서의 구동방법
KR100715932B1 (ko) * 2005-10-24 2007-05-08 (주) 픽셀플러스 플리커 검출장치
KR100804495B1 (ko) * 2005-11-04 2008-02-20 (주) 픽셀플러스 씨모스 이미지센서의 검은 태양 현상 억제장치 및 방법
JP2009159069A (ja) * 2007-12-25 2009-07-16 Panasonic Corp 固体撮像装置およびカメラ
JP5188292B2 (ja) 2008-06-30 2013-04-24 キヤノン株式会社 撮像システムおよび撮像システムの駆動方法
US9083889B2 (en) * 2010-02-28 2015-07-14 Himax Imaging, Inc. Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof
EP2858347A1 (en) * 2012-05-30 2015-04-08 Fujifilm Corporation Radiographic imaging equipment, radiographic imaging system, control method for radiographic imaging equipment, and control program for radiographic imaging equipment
CN105424095B (zh) * 2016-01-04 2017-07-28 东南大学 二维阻性传感器阵列的快速读出电路及其读出方法
CN106500736B (zh) * 2016-09-26 2019-02-05 东南大学 一种二维阻性传感阵列的线性读出电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144444A (en) * 1991-06-05 1992-09-01 Eastman Kodak Company Method and apparatus for improving the output response of an electronic imaging system
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6486503B1 (en) * 1994-01-28 2002-11-26 California Institute Of Technology Active pixel sensor array with electronic shuttering
US6456326B2 (en) * 1994-01-28 2002-09-24 California Institute Of Technology Single chip camera device having double sampling operation
US6515701B2 (en) * 1997-07-24 2003-02-04 Polaroid Corporation Focal plane exposure control system for CMOS area image sensors
US6498623B1 (en) * 1997-11-04 2002-12-24 Flashpoint Technology, Inc. System and method for generating variable-length timing signals in an electronic imaging device
KR100247936B1 (ko) * 1997-11-11 2000-03-15 윤종용 동화상 카메라 시스템에서 리드아웃 방법 및 그 장치
US6809766B1 (en) * 1998-03-11 2004-10-26 Micro Technology, Inc. Look ahead rolling shutter system in CMOS sensors
US6529242B1 (en) * 1998-03-11 2003-03-04 Micron Technology, Inc. Look ahead shutter pointer allowing real time exposure control
US6501518B2 (en) * 1998-07-28 2002-12-31 Intel Corporation Method and apparatus for reducing flicker effects from discharge lamps during pipelined digital video capture
US6580457B1 (en) * 1998-11-03 2003-06-17 Eastman Kodak Company Digital camera incorporating high frame rate mode
US6271884B1 (en) * 1999-09-28 2001-08-07 Conexant Systems, Inc. Image flicker reduction with fluorescent lighting
US6566697B1 (en) * 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
CA2358223A1 (en) * 2001-01-11 2002-07-11 Symagery Microsystems Inc. A row decoding scheme for double sampling in 3t pixel arrays
US7079178B2 (en) * 2001-02-20 2006-07-18 Jaroslav Hynecek High dynamic range active pixel CMOS image sensor and data processing system incorporating adaptive pixel reset
US7274398B2 (en) * 2001-05-16 2007-09-25 Psion Teklogix Systems Inc. Autoblank readout mode

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753859B (zh) * 2008-11-27 2012-08-15 佳能株式会社 摄像传感器及其驱动方法和摄像设备
CN101931754A (zh) * 2009-06-19 2010-12-29 卡西欧计算机株式会社 影像信号处理电路、拍摄装置和影像信号处理方法
CN101931754B (zh) * 2009-06-19 2012-11-21 卡西欧计算机株式会社 影像信号处理电路、拍摄装置和影像信号处理方法
TWI504259B (zh) * 2011-01-03 2015-10-11 Himax Imaging Inc 暗陽補償電路
CN102625057A (zh) * 2011-01-26 2012-08-01 英属开曼群岛商恒景科技股份有限公司 暗阳补偿电路
CN102625057B (zh) * 2011-01-26 2015-03-11 英属开曼群岛商恒景科技股份有限公司 暗阳补偿电路
CN105704352A (zh) * 2014-12-12 2016-06-22 Smk株式会社 摄像装置
CN105704352B (zh) * 2014-12-12 2019-11-22 Smk株式会社 摄像装置
CN110036632A (zh) * 2016-12-08 2019-07-19 松下知识产权经营株式会社 固体摄像装置以及使用该固体摄像装置的摄像装置
CN110166717A (zh) * 2018-02-15 2019-08-23 天马日本株式会社 图像传感器以及驱动图像传感器的方法
CN110166717B (zh) * 2018-02-15 2022-11-29 天马日本株式会社 图像传感器以及驱动图像传感器的方法

Also Published As

Publication number Publication date
US20040017495A1 (en) 2004-01-29
JP2004112742A (ja) 2004-04-08
TWI228371B (en) 2005-02-21
KR100930008B1 (ko) 2009-12-07
KR20040010307A (ko) 2004-01-31
CN1209903C (zh) 2005-07-06
TW200402233A (en) 2004-02-01

Similar Documents

Publication Publication Date Title
CN1209903C (zh) 用于抑制图像失真的图像传感器
CN1217524C (zh) 提供改进图像质量的图像传感器
KR100994993B1 (ko) 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
US7973842B2 (en) High intrascene dynamic range NTSC and PAL imager
US6507365B1 (en) Solid-state imaging device
US7679665B2 (en) Amplification-type CMOS image sensor
US20010026321A1 (en) Amplification type solid-state imaging device having a potential detecting circuit for each unit cell and high-speed readout method thereof
CN101505368B (zh) 逐行到隔行转换方法、图像处理装置、成像装置
US20090059044A1 (en) Wide dynamic range cmos image sensor
US20060109358A1 (en) System on a chip camera system employing complementary color filter
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
US10225496B2 (en) Photoelectric conversion device having a holding circuit with a plurality of holding units provided for each of a plurality of columns of pixels and method of driving photoelectric conversion device
CN1717003A (zh) 图像传感装置中具有更高显示质量的子采样
JP4213943B2 (ja) 画質を向上させた画像処理回路
US8319873B2 (en) Solid-state imaging device
US20040145668A1 (en) MOS solid-state imaging element and imaging device provided with the same
US7199827B2 (en) Amplified solid-state image pickup device and image pickup system using the same
JPS6387874A (ja) 固体撮像装置
US7800670B2 (en) Image pickup apparatus and image pickup method
US7327500B2 (en) Image inputting apparatus
JP2956655B2 (ja) ビデオカメラ
US7825977B2 (en) Image pickup apparatus and image pickup method
JP2002142151A (ja) 撮像装置
US20060268370A1 (en) Scanning device and method for saving compensation memory
KR20050121632A (ko) 서브 샘플링된 아날로그 신호를 평균화하는 개선된 고체촬상 소자 및 그 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081017

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150511

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150511

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050706

Termination date: 20200725