CN1479372A - 线路基板 - Google Patents

Abstract

本发明提供一种线路基板，其主要是采用导电墙及导电柱一体成型的作法，即一次制作完成三到四层导电层之间的电连接媒介，故在相同的布线密度下，此线路基板可以增加线路基板的导电墙及导电柱之间的对位裕度，或在相同的布线面积之下，此线路基板更可提高较高的布线密度。此外，此线路基板的工艺更可减少线路基板的工艺的步骤数目，进而减少线路基板的制作成本及工艺周期。

Description

线路基板

技术领域

本发明有关一种线路基板(circuit substrate)，且特别有关一种具有高布线密度(high layout density)及低制作成本的线路基板(circuit substrate)。

背景技术

芯片倒装焊技术(Flip Chip Bonding Technology)主要是利用面阵列(areaarray)的排列方式，将多个芯片垫(die pad)配置于芯片(die)的有源表面(activesurface)，并形成凸块(bump)于各个芯片垫上，接着将芯片翻面(flip)之后，利用芯片的芯片垫上的凸块分别电(electrically)及机械(mechanically)连接至承载器(carrier)的表面所对应的接合垫(bonding pad)。由于芯片倒装焊技术可应用于高接脚数(High Pin Count)的芯片封装结构，并具有缩小封装面积及缩短信号传输路径等优点，使得芯片倒装焊技术目前已经广泛地应用在芯片封装领域。值得注意的是，由于线路基板可同时提供高密度接合垫及微细化线路，所以线路基板已经成为目前芯片封装领域所最常见的芯片倒装焊用的承载器。

请参考图1，其示出现有的一种由增层法(build-up process)所制作的四导电层的线路基板，其内部线路结构的局部示意图。值得注意的是，线路基板100仅示出其导电部分，但未示出其介电部分于图中。线路基板100包括已图案化的四层导电层102，即导电层102a、导电层102b、导电层102c及导电层102d，任二相邻的导电层102之间均配置一介电层(未示出)。为了电连接导电层102b及导电层102c，现有技术通常是利用镀通孔(platingthrough hole)的工艺，将镀通孔(through via)104形成于导电层102b及导电层102c之间。此外，为了电连接导电层102a及导电层102b，现有技术通常是利用导电层102b在镀通孔104的两端分别形成环形垫(ring pad)106，用以让导通孔(conductive via)108的一端能够连接(落着)至环形垫106的局部表面，而导通孔108的另一端则连接至由导电层102a及所构成的接合垫(bonding pad)110。同样地，导电层102c及导电层102d之间亦是利用上述的垂直绕线结构作电连接。因此，导电层102a的接合垫110可依序经由上面的导通孔108及上面的环形垫106而绕线至导电层102b。接着，再经由镀通孔104及下面的环形垫106而绕线至导电层102c。最后，更可经由下面的导通孔108连接至导电层102d的接合垫110，而绕线至导电层102d。

请同样参考图1，由于利用增层法所制成的线路基板100，必须使用外径较大的环形垫106作为导通孔108的捕捉垫(capture pad)，使得导通孔108的一端能够易于准确地连接至环形垫106的局部表面。此外，就导电层102b而言。为了预防环形垫106与邻近的环形垫106或邻近的导线112发生短路的现象，环形垫106的外围必须更设计一绝缘环(isolation ring)114。然而，由于环形垫106的外径必须设计大于一预设值，并且环形垫106的外围的绝缘环114必须存在，因而导致相邻的镀通孔104的间距无法有效减少，因此，当上面的接合垫110直接作为线路基板100的与倒装芯片凸块(未示出)相接合的媒介时，这些接合垫110之间的密度将无法有效地提升，所以现有的线路基板100无法提供更高的布线密度(layout density)。换言之，现有的线路基板100的线路布局浪费掉许多布线空间。另外，由于利用增层法来制作高密度线路(high-density circuit)的线路基板100的良率较低，便得利用增层法所制成的线路基板100的成本相对较高。

发明内容

有鉴于此，本发明的目的就是在于提供一种线路基板，用以提供较高的布线密度，故可适用于高集成度(high integrated)的芯片封装形态。

为实现本发明的上述目的，本发明提出一种线路基板，其包括：一介电芯层，具有一第一面及对应的一第二面，且介电芯层更具有一贯孔，其贯穿介电芯层，而连接介电芯层的第一面及第二面；一导电墙，配置于贯孔的内面；一介电柱，配置于导电墙所围成的柱状空间；图案化的一第一导电层，配置于介电芯层的第一面；一导电柱，其一端连接于第一导电层；一介电层，覆盖第一导电层，且环绕于导电柱的侧缘；以及图案化的一第二导电层，配置于介电层之上，并连接于导电柱的另一端。

为实现本发明的上述目的，本发明还提出一种线路基板，其包括：一导电芯层，具有一第一面及对应的一第二面，且导电芯层更具有一贯孔，其贯穿导电芯层，而连接导电芯层的第一面及第二面；一介电墙，配置于贯孔的内面；一导电墙，配置于介电墙的内面，且位于贯孔之中；一介电柱，配置于导电墙所围成的柱状空间；至少一导电柱，其一端的局部表面连接于导电墙的邻近导电芯层的第一面的侧面；一介电层，配置于导电芯层的第一面，且环绕于导电柱的侧缘；以及图案化的一导电层，配置于介电层之上，且导电层具有一接合垫，其连接于导电柱的另一端。

基于上述，本发明主要是采用导电墙及导电柱一体成型的作法，即一次制作完成三到四层导电层之间的电连接媒介。因此，在相同的布线密度之下，此线路基板可以增加线路基板的导电墙及导电柱之间的对位裕度，或在相同的布线面积下，此线路基板更可提高较高的布线密度。此外，此线路基板的工艺更可减少线路基板的工艺的步骤数目，进而减少线路基板的制作成本及工艺周期。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：

图1示出现有的一种由增层法所制作的四导电层的线路基板，其内部线路结构的局部示意图；

图2A～2I示出依照本发明的第一实施例的线路基板工艺的剖面流程图；

图3示出第一实施例的四导电层的线路基板，其内部线路结构的局部示意图；

图4A～4J示出依照本发明第二实施例的线路基板工艺的剖面流程图；

图5示出第二实施例的三导电层的线路基板，其内部线路结构的局部示意图；以及

图6A、6B分别示出图5的线路基板，其两种不同布线设计的内部线路结构的局部示意图。

具体实施方式

第一实施例

请依序参考图2A～2I，其示出依照本发明第一实施例的线路基板工艺的剖面流程图。本发明的第一实施例是以制作四导电层的线路基板为例。

请参考图2A，提供一介电芯层(dielectric core layer)202、导电层204及导电层206，其中介电芯层202具有一第一面202a及对应的一第二面202b，而导电层204配置于介电芯层202的第一面202a，而另一导电层206则配置于介电芯层202的第二面202b。因此，介电芯层202、导电层204及导电层206的组成可视为一般常见的双面板，并且介电芯层202、导电层204及导电层206的组成更作为工艺开始的初始层。

请参考图2B，例如以机械钻孔(mechanical drilling)或激光钻孔(laserdrilling)的方式，形成多个贯孔208于介电芯层202、导电层204及导电层206上，而这些贯孔208均分布贯穿介电芯层202、导电层204及导电层206。

请参考图2C，例如以光刻(photolithography)及蚀刻(etching)的方式，图案化导电层204及导电层206，使得图案化后的导电层204及导电层206将各自形成至少一接合垫205及至少一接合垫207。

请参考图2D，为了有助于后续的有电电镀(electrical plating)的步骤，例如以化学电镀(即无电电镀)的方式，全面性地形成一电镀种子层(plating seedlayer)210于介电芯层202、导电层204及导电层206所暴露出的表面，其中电镀种子层210更形成于这些贯孔208的内面。值得注意的是，电镀种子层210的厚度远小于导电层204(或导电层206)的厚度。

请参考图2E，形成图案化的光致抗蚀剂层212于导电层204的表面，且形成图案化的光致抗蚀剂层214于导电层206的表面，其中光致抗蚀剂层212具有多个开口216，用以暴露出导电层204的局部表面(包括接合垫205的表面)，即暴露出局部的电镀种子层210，并且光致抗蚀剂层214亦具有多个开口216，用以暴露出导电层206的局部表面(包括接合垫207的表面)，即暴露出局部的电镀种子层210。另外，已图案化的光致抗蚀剂层212及光致抗蚀剂层214更分别具有多个开口217，其亦分别暴露出局部的电镀种子层210。值得注意的是，当光致抗蚀剂层212在利用曝光及显影的步骤来形成开口216时，由于对光致抗蚀剂层212进行显影时，仍会去除局部已曝光的光致抗蚀剂层212，故在对光致抗蚀剂层212进行曝光时，可预先将曝光区域略微延伸至开口216的预设位置以内，使得后续在对光致抗蚀剂层212进行显影时，可让开口216的最终的横截面积较小，并符合一预设值。

请参考图2F，以电镀的方式，经由电镀种子层210，将导电材料电镀于贯孔208的内面，而形成导电墙220，并同时将导电材料电镀于光致抗蚀剂层212所暴露出的导电层204的局部表面(包括接合垫205的表面)。同时，更将导电材料电镀于光致抗蚀剂层214所暴露出的导电层206的局部表面(包括接合垫207的表面)，用以分别形成多个导电柱218。此外，更同时将导电材料电镀于光致抗蚀剂层212及光致抗蚀剂层214的多个开口217的局部电镀种子层210上，而形成多个导电柱219。另外，更可视实际上的需要，而在导电柱218、219的表面镀上阻挡金属层(barrier metal layer)(未示出)，用以作为导电柱218、219的后续蚀刻工艺的保护。

请参考图2G，在形成这些导电柱218及导电墙220之后，接着去除图2F的光致抗蚀剂层212及光致抗蚀剂层214，而暴露出电镀种子层210、导电层204及导电层206，并利用快速蚀刻(flash etching)的方式，来去除电镀种子层210，以避免由导电层204或导电层206所构成的导线经由电镀种子层210而彼此电连接。

请参考图2H，将介电材料填入这些导电墙220所围成的柱状空间，用以分别形成一介电柱226，并可在形成介电柱226时，同时将介电层222及介电层224分别形成于介电芯层202的两面，且分别覆盖于导电层204及导电层206的表面，而分别围绕于这些导电柱218及导电柱219的侧缘。值得注意的是，当介电材料一旦残留于导电柱218的远离介电芯层202的端面时，可利用研磨(polish)或等离子体蚀刻(plasma etching)的方式，来去除残留的介电材料，并同时平坦化介电层222(或介电层224)的表面，如此将有助于后续的工艺步骤。

请参考图2I，在形成介电层222、介电层224及介电柱226之后，更分别形成图案化的导电层228及导电层230于介电层222及介电层224之上，其中导电层228更经由其所构成的接合垫232，而连接于导电柱218a的一端，而导电层230更经由其所构成的接合垫234，而间接地连接于导电柱218b的一端。因此，由导电层228所构成的接合垫232将可依序经由导电柱218a、导电墙220及导电柱218b，而电连接至导电层230所构成的接合垫234。

请参考图3，其示出第一实施例的四导电层的线路基板，其内部线路结构的局部示意图。线路基板300仅示出其导电部分，但未示出其介电部分于图中。线路基板300包括四层导电层302，即导电层302a、导电层302b、导电层302c及导电层302d，两相邻的导电层302之间均配置一介电层(未示出)，其中导电层302a的接合垫308a可依序经由导电柱306a、接合垫307a、导电墙304、接合垫307b及导电柱306b，而电连接于导电层302d的接合垫308b，而导线310位于两接合垫308a之间。

为了更清楚地比较第一实施例的线路基板与现有的线路基板两者在布线密度上的差异，请参考图1、3。首先，如图1所示，就现有的以增层法来制作线路基板100的工艺而言，由于镀通孔104的制作时间早于导通孔108的制作时间，为了提供在制作导通孔108时的对位裕度，无法以镀通孔104的环形端面来直接提供导通孔108的着陆表面，使得镀通孔104的两端必须额外地形成环形垫106，如此将相对增加了两相邻的镀通孔104的间距。然而，如图3所示，在第一实施例的线路基板300的工艺期间，由于导电墙304及导电柱306(即导电柱306a及导电柱306b)是同时制作完成，使得导电墙304及导电柱306之间的对位精度仅牵涉到图2E的单一光致抗蚀剂层212及光致抗蚀剂层214的对位精度。因此，两相邻的导电墙304的距离将可以进一步地减少，相对使得两相邻的接合垫308(特别是接合垫308a)的间距可以进一步地减少。

就本发明的第一实施例而言，相较于现有的线路基板，第一实施例将可提供高布线密度的线路基板。此外，相较于现有的以增层法来制作线路基板的工艺，第一实施例可以减少线路基板的工艺的步骤数目，因而降低线路基板的制作成本及工艺周期。

第二实施例

第一实施例是以双面板(即一介电芯层的两面分别配置有一导电层的结构)作为工艺的初始层。然而，第二实施例是以导电芯层(conductive corelayer)作为工艺的初始层。

请依序参考图4A～4J，其示出依照本发明的第二实施例的线路基板工艺的剖面流程图。本发明的第二实施例是以制作三导电层的线路基板为例。

请参考图4A，提供一导电芯层402，其材料例如为导电性好的材料，例如铜。导电芯层402具有一第一面402a及对应的一第二面402b。

请参考图4B，例如以光刻蚀刻或机械钻孔的方式，形成多个贯孔404于导电芯层402上，且这些贯孔404更分别贯穿导电芯层402，而连接导电芯层402的第一面402a及第二面402b。

请参考图4C，填入介电材料于这些贯孔404之内，用以形成这些介电柱406，或者是将这些已成形的介电柱406分别对应插入这些贯孔404内。其中，这些介电柱406的两端面分别切齐于导电芯层402的第一面402a及第二面402b，而这些介电柱406的材料例如为树脂(resin)。

请参考图4D，例如以机械钻孔或激光钻孔的方式，分别形成另一贯孔408于这些介电柱406上，同样地，这些贯孔408分别贯穿这些介电柱406，而连接这些介电柱406的两端面。

请参考图4E，为了有助于后续的电镀的步骤，例如以化学电镀(即无电电镀)的方式，全面性地形成一电镀种子层410于导电芯层402及介电柱406所暴露出的表面，其中电镀种子层410的厚度相当地薄。

请参考图4F，形成图案化的光致抗蚀剂层412于导电芯层402的第一面402a，其中已图案化的光致抗蚀剂层412具有多个开口416，用以暴露出这些介电柱406的一端的局部侧面(即暴露出局部的电镀种子层410)。此外，更同时形成图案化的光致抗蚀剂层414于导电芯层402的第二面402b，其中已图案化的光致抗蚀剂层414同样具有多个开口416，用以暴露出这些介电柱406的另一端的局部侧面(即暴露出局部的电镀种子层410)。另外，图案化的光致抗蚀剂层412及光致抗蚀剂层414更分别具有多个开口417，其亦分别暴露出局部的电镀种子层410。值得注意的是，当光致抗蚀剂层412在利用曝光及显影的步骤来形成开口416时，由于对光致抗蚀剂层412进行显影时，仍会去除局部已曝光的光致抗蚀剂层412，故在对光致抗蚀剂层412进行曝光时，可预先将曝光区域略微延伸至开口416的预设位置以内，使得后续在对光致抗蚀剂层412进行显影时，可让开口416的最终的横截面积较小，并符合一预设值。

请参考图4G，以电镀的方式，经由电镀种子层，将导电材料电镀于贯孔408的内面，而形成导电墙420，并同时将导电材料电镀于光致抗蚀剂层412及光致抗蚀剂层414的多个开口416所暴露出介电柱406的邻近导电芯层402的第一面402a及第二面402b的局部侧面上，而形成多个导电柱418，其中导电柱418连接于对应的导电墙420的端缘。此外，更同时将导电材料电镀于光致抗蚀剂层412及光致抗蚀剂层414的多个开口417的局部电镀种子层410上，而形成多个导电柱419。另外，更可视实际上的需要，而在导电柱418、419的表面镀上阻挡金属层(未示出)，用以作为导电柱418、419的后续蚀刻工艺的保护。

请参考图4H，在形成这些导电柱418、导电柱419及导电墙420之后，接着去除图4G所示的已图案化的光致抗蚀剂层412及光致抗蚀剂层414，并利用快速蚀刻的方式，来去除图4G所示的电镀种子层410，特别是去除介电柱406的两端面的局部电镀种子层410。

请参考图4I，将介电材料填入这些导电墙420所围成的柱状空间，用以分别形成一介电柱426，并可在形成介电柱426之时，同时将介电层422及介电层424分别形成于导电芯层402的两面，且分别围绕于这些导电柱418及导电柱419的侧缘。值得注意的是，当介电材料一旦残留于导电柱418或导电柱419的远离导电芯层402的端面时，可利用研磨或等离子体蚀刻的方式，来去除残留的介电材料，并同时平坦化介电层422(或介电层424)的表面，如此将有助于后续的工艺步骤。

请参考图4J，在形成介电层422、介电层424及介电柱426之后，更分别形成图案化的导电层428及导电层430于介电层422及介电层424之上，其中导电层428更经由其所构成的接合垫432，而连接于导电柱418a的一端，而导电层430更经由其所构成的接合垫434，而连接于导电柱418b的一端。因此，由导电层428所构成的接合垫432将可依序经由导电柱418a、导电墙420及导电柱418b，而电连接至导电层430所构成的接合垫434。

请参考图5，其示出第二实施例的三导电层的线路基板，其内部线路结构的局部示意图。线路基板500仅示出其局部的导电部分及局部的介电部分于图中。线路基板500包括三层导电层502，即导电层502a、局部的导电层502b及导电层502c，而导电层502b示出其局部于图的中央，且导电墙504与导电层502b之间以介电柱505加以隔离，其中导电层502a的接合垫508a可依序经由导电柱506a、导电墙504及导电柱506b，而电连接于导电层502d的接合垫508b，而导线510位于两接合垫508a之间。

为了更清楚地比较第二实施例的线路基板与现有的线路基板两者在布线密度上的差异，请参考图1、5。首先，如图1所示，就现有的以增层法来制作线路基板100的工艺而言，由于镀通孔104的制作时间早于导通孔108的制作时间，为了提供在制作导通孔108时的对位裕度，无法以镀通孔104的环形端面来直接提供导通孔108的着陆表面，使得镀通孔104的两端必须额外地形成环形垫106，如此将相对增加了两相邻的镀通孔104的间距。然而，如图5所示，在第二实施例的线路基板500的工艺期间，由于导电墙504及导电柱506(即导电柱506a及导电柱506b)是同时制作完成，使得导电墙504及导电柱508之间的对位精度仅牵涉到图4F的单一光致抗蚀剂层412及光致抗蚀剂层414的对位精度。因此，两相邻的导电墙504的距离将可以进一步地减少，相对使得两相邻的接合垫508(特别是接合垫508a)的间距可以进一步地减少。

请依序参考图6A、6B，其分别示出图5的线路基板，其两种不同布线设计的内部线路结构的局部示意图。首先，如图6A所示，在第二实施例的线路基板500的工艺期间，由于导电墙504及导电柱506是同时制作完成，故无须预留导电柱506相对于导电墙504的对位裕度，使得两相邻的导电墙504之间的距离可进一步地减少，相对地，使得接合垫508与其相邻的导线510之间的距离亦可进一步地减少。此外，如图6B所示，同样地，在第二实施例的线路基板500的工艺期间，由于导电墙504及导电柱506是同时制作完成，故无须预留导电柱506相对于导电墙504的对位裕度，使得两相邻的导电墙504之间的距离可进一步地减少，相对地，使得两相邻的接合垫508之间的距离亦可进一步地减少。

就本发明的第二实施例而言，相较于现有的线路基板，第二实施例将可提供高布线密度的线路基板。此外，相较于现有的以增层法来制作线路基板的工艺，第二实施例可以减少线路基板的工艺的步骤数目，因而降低线路基板的制作成本及工艺周期。

综上所述，本发明的线路基板主要是采用导电墙及导电柱一体成型的作法，即一次制作完成三到四层的导电层之间的电连接媒介，故在相同的布线密度之下，此线路基板可以增加线路基板的导电墙及导电柱之间的对位裕度，或在相同的布线面积之下，此线路基板更可提高较高的布线密度，包括高导线密度及高接合垫密度。此外，与现有的制作相同导电层层数设计的线路基板相较之下，本发明的线路基板的工艺更可减少线路基板的工艺的步骤数目，进而减少线路基板的制作成本及工艺周期。

虽然本发明已以优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可作些许的更动与润饰，因此本发明的保护范围当以所附的权利要求所确定的为准。

Claims (4)

1.一种线路基板，包括：

一初始层，具有一第一面及对应的一第二面，且该初始层更具有一贯孔，其贯穿该初始层，而连接该初始层的该第一面及该第二面；

一导电墙，配置于该贯孔的内面；

一介电柱，配置于该导电墙所围成的柱状空间；

至少一导电柱，其一端的局部表面连接于该导电墙的邻近该初始层的该第一面的端面；

一介电层，配置于该初始层的该第一面，且该介电层环绕于该导电柱的侧缘；以及

图案化的一第一导电层，配置于该介电层上，且该第一导电层具有一第一接合垫，其连接于该导电柱的另一端。

2.如权利要求1所述的线路基板，其中当该初始层为一导电芯层时，该线路基板更包括一介电墙，其配置于该贯孔及该导电墙之间。

3.如权利要求1所述的线路基板，其中该初始层包括一介电芯层、图案化的一第二导电层及图案化的一第三导电层，而该第二导电层及该第三导电层分别配置于该介电芯层的两面，且该第二导电层邻近于该初始层的该第一面。

4.如权利要求3所述的线路基板，其中该第二导电层更具有一第二接合垫，其配置于该导电墙的邻近该贯孔的该端的局部端面，而该导电柱的该一端是经由该第二接合垫，而间接地连接于该导电墙的邻近该贯孔的该端的局部端面。

Images