CN1460283A - 半导体器件的制造装置和制造系统 - Google Patents

半导体器件的制造装置和制造系统 Download PDF

Info

Publication number
CN1460283A
CN1460283A CN02800931A CN02800931A CN1460283A CN 1460283 A CN1460283 A CN 1460283A CN 02800931 A CN02800931 A CN 02800931A CN 02800931 A CN02800931 A CN 02800931A CN 1460283 A CN1460283 A CN 1460283A
Authority
CN
China
Prior art keywords
mentioned
semiconductor substrate
tote box
manufacturing installation
throw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02800931A
Other languages
English (en)
Other versions
CN1208808C (zh
Inventor
宮崎邦浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1460283A publication Critical patent/CN1460283A/zh
Application granted granted Critical
Publication of CN1208808C publication Critical patent/CN1208808C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

半导体器件的制造装置(13)，包括投入部(13－1)、处理部和运出部(13－2)。投入部(13－1)接受保持了半导体衬底的运送箱的投入。处理部取入已被投入到投入部(13－1)中的半导体衬底并进行半导体衬底的处理。运出部(13－2)被配置在与投入部(13－1)不同的面上，运出保持从半导体衬底处理部排出的半导体衬底的运送箱。

Description

半导体器件的制造装置和制造系统
技术领域
本发明涉及半导体器件的制造装置和制造系统。特别是涉及在清洁室中能提高半导体制品运送效率的半导体器件制造装置的设置布局。
背景技术
在半导体器件的制造工序中，通常以将约13片或24、25片的半导体衬底集中在一起的被称为“批”(lot)的管理单位来运用。此外，将以批为单位运用的半导体衬底放置在被称为盒或托架的半导体衬底存放容器中。而且，实际上在进行半导体器件的制造的清洁室内，将半导体衬底在安放于盒或托架的状态下放在制造装置运送箱中进行运送和保管。
在将以这种方式管理的半导体衬底导入到配置于清洁室内的半导体器件制造装置(以下，仅称为“制造装置”)的方法有下述几种。
(1)从运送箱的每个盒中取出半导体衬底并安放到制造装置中。
(2)在打开了运送箱的盖的状态下将每个运送箱安放到制造装置中。
(3)在关闭了运送箱的盖的状态下将每个运送箱安放到制造装置中。
在上述(1)、(2)的方法中，需要从运送箱取出盒或打开运送箱的盖等由人工进行的手动操作。将这样的盒称为开盒(opencassete)。
在上述(3)的方法中，不需要由人工进行的手动操作，利用制造装置自动地进行半导体衬底的取入。例如，制造装置自动地打开运送箱的盖，取入半导体衬底。此外，存在下述的各种制造装置：如果将每个运送箱安放到制造装置中，则制造装置取入每个运送箱，在内部打开运送箱的盖并从盒中取出半导体衬底。
使用图1说明这样的制造装置的清洁室内的设置布局。图1中抽出清洁室的一部分区域来示出。
如图示那样，在清洁室100内有被称为公用区120和工作区130的区域。用隔板将公用区120与工作区130隔开，在公用区120中设置了各种制造装置110-1～110-14。工作区130是公用区120以外的区域，具有比公用区120高的清洁度。在制造装置110-1～110-14中分别设置了半导体衬底投入部(装载部)111和半导体衬底运出部(卸载部)112。半导体衬底投入部111是将半导体衬底投入到制造装置中的部位，半导体衬底运出部112是运出由制造装置进行了处理的半导体衬底的部位。只有这些投入部111和运出部112从公用区120露出到工作区130中。而且，在工作区130中进行各半导体衬底的运送或根据情况进行由人进行的各种操作。
如上所述，在清洁室中，为了彻底进行清洁度管理，一般来说区分为需要高清洁度的区域(工作区)和不那么需要高清洁度的区域(公用区)。
如果打算在根据清洁度进行了区分的清洁室内高效率地设置制造装置，则各制造装置110-1～110-14的配置成为如图1中所示那样的横向并排的配置。而且，工作区130呈通路状。
此外，关于处理前后的半导体衬底的处理方法，有下述的2种方法。
(1)在处理的前后变更存放半导体衬底的盒。
(2)将存放半导体衬底的盒返还为与处理前相同的盒。
根据制造装置的规格及设置该制造装置的清洁室布局或清洁室的应用方针来决定采用上述(1)、(2)的哪一种方法。
上述(1)的不将处理后的半导体衬底返还给与处理前相同的盒的情况下，如图1中所示，以成对方式来设置制造装置前面的投入部和运出部。
上述(2)的在处理前后存放到同一盒中的情况下，经常使投入部和运出部成为同一部分。这样，一般来说将在处理前后安放同一半导体衬底的盒称为单一盒。在使用单一盒来运用的制造装置中，在制造装置前面设置了1个以上的投入部、运出部共用部。再有，在使用单一盒的情况下，关于存放盒的运送箱，通常在处理前后也使用同一运送箱。
但是，处理前后的半导体衬底的处理方法中的上述(1)、(2)的方法各有优缺点，不一定能说哪一种方法是最佳的方法。
首先，一边参照图1，一边说明上述(1)的不将处理后的半导体衬底返还给与处理前相同的盒的情况。在图1中，实线箭头表示存放了半导体衬底的运送箱的流动路径，虚线箭头表示空的运送箱的流动路径。作为例子，考虑按制造装置110-12、110-3、110-4的顺序处理半导体衬底的情况。
首先，将放入了制造装置110-12中进行了处理的半导体衬底的运送箱安放到制造装置110-3的投入部111上。此外，将空的运送箱安放到制造装置110-3的运出部112上。制造装置110-3对于被安放在投入部111上的运送箱内的半导体衬底进行规定的处理。然后，在处理的结束后，将上述处理好的半导体衬底存放在被安放在运出部112上的空的运送箱中。将存放了处理好的半导体衬底的运送箱安放到下一个制造装置110-4的投入部111上。
另一方面，被安放在制造装置110-3的投入部111上的运送箱成为空的运送箱。将该空的运送箱再次安放到例如进行了上一次的处理的制造装置110-12的运出部112上。此时，在制造装置110-12与制造装置110-3之间来往的运送箱总是具有同一清洁度。此外，也有成为空的运送箱或是为了成为接受下一个半导体衬底用的运送箱而运送到另外的工序、或是为了接受下一个半导体衬底而进行运送的情况。此时，在新的运送箱中存放处理后的半导体衬底。因而，半导体衬底不会在运送箱内被污染，不存在其清洁度受到损害的可能性。
但是，如果是上述那样的半导体衬底的处理方法，则存在作为清洁室整体的清洁度管理的效率变差、同时运送箱的运用处理变得繁琐的问题。即，对运送箱所要求的清洁度在各工序间是多种多样的。例如，在从刻蚀工序至抗蚀剂剥离工序之间的半导体衬底上涂敷了抗蚀剂。因而，在两工序间运送半导体衬底的运送箱的清洁度比较低即可。与此不同，对于在从清洗工序至成膜工序之间使用的运送箱来说，必须有极高的清洁度。
如果是图1那样的制造装置的设置布局，则应维持为高清洁度的半导体衬底、带有抗蚀剂或附着了反应性气体的半导体衬底和保管了这些半导体衬底的运送箱、盒及空的运送箱、盒来往于工作区130内。这样，由于清洁度不同的运送箱来往于1个场所内，故清洁室的高效率的清洁度管理变得困难。再者，由于各种清洁度的运送箱无序地进入到工作区内，故其运用管理变得繁琐、复杂。
此外，在运送箱上必须带有表示在该箱内存放的半导体衬底的信息或现在的处理阶段等的信息的管理标签。如果是(1)的方法，则在制造装置中每次进行处理时，都要替换运送箱。因此，必须将投入到投入部中的运送箱的管理标签转移到在运出部上准备的运送箱上。在这一点上，运送箱的管理也变得繁琐。
另一方面，如果是使用上述(2)的单一盒的方法，则将在制造装置中进行了处理的半导体衬底返还给原来的运送箱。因而，由于不产生空箱，故可简化运送箱的管理，同时可解决管理标签的问题。
但是，在使用了单一盒的情况下，存在运送箱内的清洁度的维持变得困难的问题。例如，在光刻工序后的半导体衬底上涂敷了抗蚀剂。于是，有时该抗蚀剂附着于盒上。在再下一个工序中，例如假定用干法刻蚀装置进行了刻蚀。于是，在盒上就吸附在干法刻蚀中附着于半导体衬底上的反应性气体的脱离气体。这样，如果依次进行了处理，则在每次处理中使用的药液或气体等就附着于运送箱内。
其后，即使进行半导体衬底上的抗蚀剂除去和清洗以便使半导体衬底变得清洁，但由于运送箱内被抗蚀剂或反应性气体所污染，故半导体衬底的清洁度变差。这样，如果使用单一盒，则存在下述问题：每当进行处理时，运送箱和盒被污染，伴随于此，半导体衬底也被污染。
其次，使用图2，说明现有的清洁室的另一个制造装置的设置布局。
如图示那样，将清洁室内的工作区按运送箱所需要的每种清洁度分割为3个工作区130-1～130-3。而且，与该工作区的清洁度相一致地决定了在公用区120-1～120-4中应设置的制造装置的种类。根据其清洁度，将运送箱分类为带有抗蚀剂的运送箱、例如附着了刻蚀时的气体等的低清洁度的运送箱及在成膜处理时使用的、要求非常高的清洁度的高清洁度的运送箱。而且，工作区130-1～130-3成为具有各自的清洁度的运送箱来往的区域。
如果是上述那样的清洁室，则具有大致相同的清洁度的运送箱只来往于各工作区内，故清洁室内的清洁度管理和运送箱的运用管理变得容易。另一方面，在不同的清洁度水平的区域间运送运送箱的情况下，其运送距离变长。同时，其来往变得很复杂，结果，运送箱的管理变得困难。
在使用单一盒的方法中，即使改变清洁室的布局，上述的问题也依然存在。
结果，在只有单一盒的装置结构中，半导体衬底的清洁度的维持变得很困难。因此，必须成为具有为了维持清洁度而更换运送箱和盒用的更换机构的专用装置或具有投入运出部且在处理前后具有更换运送箱的机构的制造装置。但是，如果导入这些装置来进行运送，则放入了半导体衬底的运送箱和空箱的运送变得非常复杂。
发明内容
如上所述，在现有的半导体器件的制造装置和制造系统中，如果使用单一盒进行半导体衬底的运送，则具有运送箱的运送管理是容易的且不需要管理标签移动的优点。但是，由于在每次处理时运送箱内被污染，故存在难以保持半导体衬底清洁度的问题。
此外，如果是在处理前后改变存放半导体衬底的运送箱的系统，则运送箱内清洁度的维持变得容易。但是，每当进行制造装置中的处理时，必须移动管理标签。此外，运送箱的运送路径变得复杂。其结果，存在清洁室的清洁度管理和运送箱的运送管理复杂且困难的问题。
本发明是鉴于上述情况而进行的，其目的在于提供既能维持半导体衬底的清洁度、又能简化半导体衬底的运送的半导体器件的制造装置和制造系统。
为了达到上述目的，与本发明的一种形态有关的半导体器件的制造装置的特征在于，具备：投入部，投入保持了半导体衬底的运送箱；处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及运出部，被配置在与上述投入部不同的面上，运出保持从上述处理部排出的上述半导体衬底的运送箱。
此外，与本发明有关的半导体器件的制造系统的特征在于：具备多个半导体器件的制造装置，该制造装置具有：投入部，投入保持了半导体衬底的运送箱；处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及运出部，运出保持从上述处理部排出的上述半导体衬底的运送箱，至少某一个上述制造装置的上述运出部被设置成与邻接的上述制造装置的上述投入部相对，而且至少某一个上述制造装置的上述运出部和上述投入部彼此被设置在该制造装置的不同的面上。
再者，与本发明有关的半导体器件的制造系统的特征在于：具备：半导体器件的第1制造装置，具有：处理部，进行半导体衬底的处理；以及运出部，运出保持从上述处理部排出的上述半导体衬底的第1清洁度的运送箱；半导体器件的第2制造装置，具有：投入部，被设置成与上述第1制造装置的上述运出部相对，投入保持了半导体衬底的上述第1清洁度的上述运送箱；处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及运出部，被设置在与上述投入部不同的面上，运出保持从上述处理部排出的上述半导体衬底的与上述第1清洁度不同的第2清洁度的运送箱；以及半导体器件的第3制造装置，具有：投入部，被设置成与上述第2制造装置的上述运出部相对，投入保持了半导体衬底的上述第2清洁度的上述运送箱；以及处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理，在上述第1、第2制造装置间的区域中来往的上述运送箱实质上只是上述第1清洁度的运送箱，在上述第2、第3制造装置间的区域中来往的上述运送箱实质上只是上述第2清洁度的运送箱。
如果是具有上述结构的半导体器件的制造装置和制造系统，则通过使用在不同的面上设置了投入部和运出部的制造装置，可使清洁室内运送箱的流动路径为恒定的路径。再者，各制造装置间只来往同一清洁度的运送箱。于是，可简化并高效率地进行运送箱的运送管理和清洁室内的清洁度管理。
此外，如果是上述那样的半导体器件的制造系统，则由于可在各工序间按每种必要的清洁度来使用运送箱的清洁度，同时限定了使用各清洁度的运送箱的区域，故运送箱的运送管理和清洁室内的清洁度管理是简单的。即，由于基本上没有各清洁度的运送箱被运送到其区域外的情况，故可运用专用的运送箱。再者，可缩短运送箱的运送距离，同时可使运送路径单一化。
附图说明
图1是现有的清洁室内的半导体器件的制造装置的设置布局。
图2是现有的清洁室内的半导体器件的制造装置的另一设置布局。
图3用来说明本发明的第1实施形态的清洁室并示出半导体制造工序的流程图。
图4是本发明的第1实施形态的半导体器件的制造装置的设置布局。
图5是本发明的第2实施形态的半导体器件的制造装置的设置布局。
图6是本发明的第2实施形态的清洁室内的半导体器件的制造装置的设置布局。
图7是本发明的第3实施形态的清洁室内的半导体器件的制造装置的设置布局。
图8是本发明的第4实施形态的半导体器件的制造装置的设置布局。
图9是本发明的第1至第4实施形态的变形例的半导体器件的制造装置的设置布局。
具体实施方式
使用图3、图4说明本发明的第1实施形态的半导体器件的制造装置和制造系统。图3是半导体制造工序的流程图，图4是半导体器件的制造装置的设置布局。
首先，参照图3，说明半导体器件的制造工序的典型流程。
在半导体制造工序中，到制造结束为止，利用各种半导体器件的制造装置(以下，将“半导体器件的制造装置”仅称为“制造装置”)对投入到半导体生产线的半导体衬底进行处理。而且，在该工序中，基本上重复进行下述的工序：清洗工序(步骤S10)→成膜工序(热处理·CVD(化学汽相淀积)等：步骤S11)→光刻工序(步骤S12)→加工工序(干法刻蚀、湿法刻蚀等或离子注入工序)(步骤S13)→清洗工序(剥离抗蚀剂：步骤S10)→…。根据情况，在成膜处理后，进行CMP(化学机械抛光)工序(步骤S14)。
图4是鉴于上述半导体器件的制造工序的流程而进行的清洁室内的制造装置的设置布局。在本布局中，排除了公用区及工作区这样的概念。在现有的清洁室中，为了防止半导体衬底的污染，主要考虑提高清洁室整体的清洁度。但是，随着从运送箱自动地取出半导体衬底的制造装置的出现，可在制造装置间进行半导体衬底的授受而不使半导体衬底在运送箱中暴露于外部气氛。因此，通过提高运送箱内的清洁度，可在该运送箱内维持半导体衬底的清洁度。据此，除了在制造装置的内部处理半导体衬底时以外，总是在运送箱内保持清洁度。其结果，就不需要工作区这样的清洁度特别高的空间。在本实施形态中，如上所述，废除了工作区或公用区，主要考虑既降低作为清洁室整体的清洁度，又利用运送箱来维持半导体衬底的清洁度。
如图示那样，在清洁室10内，以存在于四角形的各角的布局来配置进行清洗·抗蚀剂剥离工序S10的清洗·抗蚀剂剥离装置11、进行成膜工序S11的热处理·CVD装置12、进行光刻工序S12的光刻装置13和进行加工·离子注入工序S13的RIE(反应性离子刻蚀)·离子注入装置14。此外，将进行CMP工序S14的CMP装置15配置在位于该四角形的内部。即，通过废除工作区及公用区，可与图3中示出的流程同样地配置各制造装置。
通过如上所述地配置各制造装置，将各制造装置的半导体衬底运出部设置成与进行下一个工序的制造装置的半导体衬底投入部相对。换言之，将半导体衬底投入部设置成与进行前一个工序的制造装置的运出部相对。
即，如图4中所示，将清洗·抗蚀剂剥离装置11的投入部11-1设置在与RIE·离子注入装置14的运出部14-2相对的面上，将运出部11-2设置在与热处理·CVD装置12的投入部12-1相对的面上。将热处理·CVD装置的运出部12-2设置在与光刻装置13的投入部13-1相对的面上。将光刻装置13的运出部13-2设置在与RIE·离子注入装置14的投入部14-1相对的面上。将CMP装置15的投入部15-1设置在与热处理·CVD装置12的运出部12-2相对的面上，将运出部15-2设置在与光刻装置13的投入部13-1相对的面上。
其结果，如图示那样，将各制造装置的半导体衬底投入和运出部设置在该制造装置不同的面上。而且，存放了半导体衬底的运送箱的流动路径如图中的实线箭头所示，为顺时针方向，是恒定的，空箱的流动路径如图中的虚线箭头所示，为逆时针方向，是恒定的。
按照上述实施形态，取消清洁室内的工作区和公用区这样的区分，在运送箱内维持了半导体衬底的清洁度。因此，没有必要如以往那样将制造装置在公用区内配置成横向并排，可较大地提高制造装置的设置布局的自由度。
通过提高设置布局的自由度，如图4中所示，可沿半导体制造工序的流程来配置各制造装置。这样，在打算按照制造工序的流程来配置各制造装置并使半导体衬底的运送路径最佳化的情况下，最好将各制造装置中设置的半导体衬底投入部和运出部分别设置在制造装置不同的面上。而且，将运送箱的流动路径确定为始终是恒定的，以使运送箱的流动路径在图4的例子中为顺时针方向，是恒定的，空箱的流动路径如为逆时针方向，是恒定的。因此，可简化运送箱的运送管理并使其为高效率。
在上述第1实施形态中，说明了半导体制造工序的最简单的系统。但是，在实际的半导体制造工厂中，一般来说，要利用更多的制造装置来运作。以下，说明这种情况的实施形态。
使用图5，说明本发明的第2实施形态的半导体器件的制造装置和制造系统。图5是制造装置的设置布局。本设置布局基本上与上述第1实施形态相同，设计成按照图3的流程图，基本上在顺时针方向的恒定方向上来运送半导体衬底。
如图示那样，在清洁室10内设置了氧化·扩散装置12、CVD装置12’、光刻装置13、干法刻蚀装置14、离子注入装置14’、CMP装置15和溅射装置16。
光刻装置13具有在其同一面上设置的半导体衬底投入部13-1和运出部13-2。干法刻蚀装置14和离子注入装置14’分别在与该光刻装置13相对的面上设置的半导体衬底投入部14-1、14’-1和在与投入部14-1、14’-1相反的面上设置的运出部14-2、14’-2。清洗装置11具有在与干法刻蚀装置14和离子注入装置14’相对的面上设置的半导体衬底投入部11-1和与投入部11-1相反的面上设置的运出部11-2。氧化·扩散装置12、CVD装置12’具有在与清洗装置11相对的同一面上设置的半导体衬底投入部12-1和运出部12-2。
其次，参照图5说明上述布局中的半导体衬底的流动路径。在图5中，实线箭头是存放了半导体衬底的运送箱的流动路径，空箱的流动路径与其相反。
首先，在光刻装置13、13(第1制造处理级)中对投入到清洁室10中的半导体衬底进行光刻工序。此时，在半导体衬底上涂敷了抗蚀剂。
其次，将半导体衬底存放在运送箱(带有抗蚀剂的运送箱)内运送给干法刻蚀装置14。然后，在干法刻蚀装置14中进行以上述抗蚀剂为掩摸的刻蚀工序。或者，运送给离子注入装置14’，进行离子注入工序。(干法刻蚀装置14、离子注入装置14’：第2制造处理级)。
由于上述刻蚀工序或离子注入工序的缘故，半导体衬底被抗蚀剂残渣、干法刻蚀时的反应生成气体或离子注入气体所污染。因而，其次将半导体衬底存放在另外的运送箱(低清洁度的运送箱)中运送给清洗装置11、11(第3制造处理级、第2制造装置)。然后，在清洗装置11、11中进行清洗。
将清洗后的半导体衬底再次存放在另外的运送箱(高清洁度的运送箱)中。然后，将其运送给氧化·扩散装置12或CVD装置12’，由各制造装置12、12’进行氧化·扩散工序或CVD工序。
将进行了氧化扩散·工序或CVD工序的半导体衬底存放在高清洁度的运送箱中。然后，再次将其运送给光刻装置13，进行光刻工序。或者，将其运送给CMP装置15、溅射装置16，进行CMP工序、溅射工序。
如果将上述清洁室的运用着眼于每种运送箱的清洁度，则带有抗蚀剂的运送箱只来往于光刻装置13、干法刻蚀装置14和离子注入装置14’之间。此外，低清洁度的运送箱只来往于干法刻蚀装置14、离子注入装置14’、溅射装置16、CMP装置15和清洗装置11之间。而且，最高清洁度的运送箱基本上只来往于清洗装置11和氧化·扩散装置12、CVD装置12’之间。但是，利用高清洁度的运送箱将由氧化·扩散装置12、CVD装置12’进行了处理的半导体衬底运送到进行下一个处理的装置(在本图中，是光刻装置12)。
如果是上述那样的制造装置的布局，则存放了半导体衬底的运送箱的运用是这样的：其流动路径大致为顺时针方向，是恒定的，空箱的运用是这样的：其流动路径与上述相反，为逆时针方向，是恒定的。此外，按每种清洁度来限定运送箱来往的区域。
如果将上述制造装置的布局应用于大规模的清洁室，则如图6中所示。图6是清洁室内的制造装置布局，是只着眼于运送箱的流动路径而将其简化了的图。
如图示那样，在清洁室内完全地隔离了运送带有抗蚀剂的运送箱的区域、运送低清洁度的运送箱的区域与运送高清洁度的运送箱的区域。而且，可知与以往相比大幅度地缩短了各制造装置间的运送距离。
如上所述，如果是本实施形态的制造装置，则不是将半导体衬底投入部和运出部设置在同一面上，而是设置在彼此相反的面上。通过使用这样的制造装置，在清洁室内存放了半导体衬底的运送箱和空箱的流动路径是恒定的。因此，可简化运送箱的运送隔离。此外，可缩短运送箱的运送距离，同时可使运送路径单一化。
再者，可按每种清洁度来限定运送箱被运送的区域。因而，可在各工序间按每种必要的清洁度使用专用的运送箱的清洁度。即，由于基本上没有各清洁度的运送箱被运送到其区域外的情况，故例如可使用除去对抗蚀剂有不良影响的胺(amine)那样的能实现箱内环境控制的运送箱作为运送带有抗蚀剂的半导体衬底的运送箱。这样，由于能按每种清洁度来管理各运送箱，故可将半导体衬底的清洁度保持为最佳，同时运送箱的运送管理和清洁室内的清洁度管理是简单的。
再有，在本实施形态中，作为半导体制造工序的基本流程，如图3中所示，着眼于清洗工序、成膜工序、光刻工序和加工·离子注入工序来说明。但是，当然半导体制造工序不只由进行以上工序的装置来构成，除此以外，还需要例如CMP装置、溅射装置等的装置。关于这样的装置，也与运送箱的运用相一致地可决定其位置是否与清洗装置横向并排、或与干法刻蚀装置横向并排、或与氧化·扩散装置横向并排。例如，因为在CMP工序中对已成膜的半导体衬底进行抛光，故也可以与成膜装置的运出部成对的方式来设置投入部，以与清洗装置的投入部成对的方式来设置运出部。或者，如图5中所示，希望运出部与清洗装置的投入部存在于同一区域，而且与清洗装置并排地配置。
其次，使用图7说明本发明的第3实施形态的半导体器件的制造装置和制造系统。图7是清洁室内的制造装置的设置布局，是只着眼于运送箱的流动路径而将其简化了的图。
本实施形态是比第2实施形态规模更大的清洁室的例子。如图示那样，在本实施形态中，以光刻装置13、氧化·扩散装置12和CVD装置12’的并排为对象轴，将在第2实施形态已说明的图5的布局以背靠背的方式并排为3级。通过以这种方式来配置，即使是设置了非常多的制造装置的大规模的清洁室，也可限定运送各清洁度的运送箱的区域，可得到与第2实施形态同样的效果。
其次，使用图8说明本发明的第4实施形态的半导体器件的制造装置和制造系统。图8是鉴于半导体制造工序的流程而进行的清洁室内的制造装置的配置布局。
如果是上述第1至第3实施形态中已说明的运送箱的运用形态，则在每次用制造装置进行半导体衬底的处理时，都要替换存放该半导体衬底的运送箱。因此，必须有将运送箱上附带的管理标签从半导体衬底投入部转移到运出部的设备。本实施形态实现了不需要该管理标签的移动设备的运送箱的运用。
首先，例如在清洁室内运送的运送箱上分别安装磁卡。不一定必须是磁卡，只要是能进行读写的记录媒体，则不作限定。然后，如图8中所示，在各制造装置11～15的半导体衬底运出部11-2～15-2上设置写入装置11-4～15-4，该写入装置11-4～15-4在运送箱上安装的磁卡上写入半导体衬底识别码或制造工序状况等的信息。此外，在各制造装置11～15的半导体衬底投入部11-1～15-1上设置读取装置11-3～15-3，该读取装置11-3～15-3读取用写入装置11-4～15-4写入到磁卡上的信息。
例如，假定首先用清洗装置11清洗投入到清洁室内的半导体衬底。如果将存放该半导体衬底的运送箱安放在清洗装置11的投入部11-1上，则在投入部11-1上设置的读取装置11-3从运送箱上附带的磁卡读出半导体衬底识别码等。从清洗装置11的运出部11-2运出存放进行了清洗处理的半导体衬底的运送箱。此时，在运出部11-2上设置的写入装置11-4根据用读取装置11-3读取的信息和用清洗装置11进行的处理，在磁卡上写入半导体衬底识别码、对下一个工序的运送指示和处理状况等的信息。
按照用写入装置11-4写入了的信息，将运送箱自动地运送到下一个工序、即热处理·CVD装置12。然后，如果投入到热处理·CVD装置12的投入部12-1，则在该投入部12-1上设置的读取装置12-3读出在磁卡上写入的清洗处理后的信息。根据该读出的信息和用该装置12进行的处理，在运出部12-2上设置的写入装置12-4在下一个运送箱上附带的磁卡上写入新的信息。以后，在光刻装置13、RIE·离子注入装置14和CMP装置15中进行同样的处理。
通过使用上述那样的制造装置，在不需要进行管理标签的移动的情况下，可进行运送箱的运送管理和简化运送管理。当然，本实施形态也可应用于上述第2、第3实施形态中已说明的那样的大规模的清洁室的情况。
如上述第1至第4实施形态中已说明的那样，按照本发明的实施形态，通过在清洁室中配置半导体衬底投入部和运出部不存在于同一面上的制造装置，可谋求半导体衬底的运送效率的提高和运送箱的运用效率的提高。
这一点可如以下那样来表述。即，通过使运送箱的运用实现自动化，可消除工作区和公用区的区别。其结果，提高了制造装置的清洁室内的设置自由度。而且，可将制造装置设置成能按每种清洁度来区分在各制造装置间使用的运送箱的运送区域。在这样的情况下，如果打算使运送箱的运送路径最佳化，则作为结果，使用半导体衬底投入部和运出部的位置不一定在同一面上的制造装置是最佳的。于是，本发明的实施形态不仅提出了半导体衬底投入部和运出部不在同一面上的制造装置。将制造装置设置成能按每种清洁度来区分运送箱的运送区域包含在该范畴内。而且，作为其结果，将在清洁室内设置的任一个制造装置的投入部和运出部都设置在互不相同的面上。
因而，制造装置的设置布局不限定于上述第1至第3实施形态中已说明的布局。作为本发明的实施形态，可考虑与清洁室的运用相一致地按每种清洁度区分运送箱的运送区域那样的其它各种各样的制造装置的配置布局。
例如，在图3中示出的那样的小规模的制造装置的设置布局的情况下，在第1实施形态中，对于清洗·抗蚀剂剥离装置11、热处理CVD装置12、光刻装置13、RIE·离子注入装置14的全部的制造装置，在不同的面上设置了投入部和运出部。但是，在用将该4个制造装置和CMP装置合起来的5个制造装置来完成的系统中，如图9中所示，只对于CMP装置15来说将半导体衬底投入部15-1和运出部15-2设置在不同的面上就足够了。
如上所述，按照本发明的实施形态，考虑半导体制造工序或清洁室内的半导体衬底运送效率来决定制造装置的设置位置和制造装置的半导体衬底投入部和运出部的位置。其结果，由于在一个方向上决定保持半导体衬底的半导体衬底运送箱的流动路径，故运送工序变得单一化且使运送距离最佳化。此外，由于能根据清洁度独立地运用运送箱和半导体衬底盒，故运送箱的运用管理和清洁室内的清洁度管理变得容易。再者，通过在运送箱上附带可进行读写的记录媒体，每当进行各制造装置中的处理时进行关于该半导体衬底的信息的读写，可不进行管理标签的移动。
再有，本申请的发明不限定于上述实施形态，在实施阶段中，在不脱离其要旨的范围内，可作各种变形。再者，在上述实施形态中包含了各种阶段的发明，可根据已公开的多个构成要点中的适当的组合抽出各种发明。例如，在即使从实施形态中示出的全部构成要点中删除几个构成要点也能解决在发明打算解决的课题的一栏中叙述的课题、也能得到在发明的效果的一栏中叙述的效果的情况下，可将删除了该构成要点的构成作为发明来抽出。
按照本发明，可得到既能维持半导体衬底的清洁度、又能简化半导体衬底的运送的半导体器件的制造装置和制造系统。

Claims (11)

1.一种半导体器件的制造装置，其特征在于，具备：
投入部，投入保持了半导体衬底的运送箱；
处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及
运出部，被配置在与上述投入部不同的面上，运出保持从上述处理部排出的上述半导体衬底的运送箱。
2.如权利要求1中所述的半导体器件的制造装置，其特征在于，还具备：
读取装置，被设置在上述投入部上，从该运送箱上附带的记录媒体读取关于已被投入到该投入部中的上述半导体衬底的信息；以及
写入装置，被设置在上述运出部上，将用上述读取装置已读取的上述信息和关于用该制造装置进行处理的信息写入到从上述运出部运出的运送箱上附带的记录媒体上。
3.如权利要求2中所述的半导体器件的制造装置，其特征在于，还具备：
关于上述半导体衬底的信息包含该半导体衬底的识别码、制造工序状况或对下一个工序的运送指示信息的至少某一项。
4.一种半导体器件的制造系统，其特征在于：
具备多个半导体器件的制造装置，该制造装置具有：投入部，投入保持了半导体衬底的运送箱；处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及运出部，运出保持从上述处理部排出的上述半导体衬底的运送箱，
至少某一个上述制造装置的上述运出部被设置成与邻接的上述制造装置的上述投入部相对，而且至少某一个上述制造装置的上述运出部和上述投入部彼此被设置在该制造装置的不同的面上。
5.如权利要求4中所述的半导体器件的制造系统，其特征在于，
上述制造装置还具备：
读取装置，被设置在上述投入部上，从该运送箱上附带的记录媒体读取关于已被投入到该投入部中的上述半导体衬底的信息；以及
写入装置，被设置在上述运出部上，将用上述读取装置已读取的上述信息和关于用该制造装置进行处理的信息写入到从上述运出部运出的运送箱上附带的记录媒体上。
6.如权利要求5中所述的半导体器件的制造系统，其特征在于：
关于上述半导体衬底的信息包含该半导体衬底的识别码、制造工序状况或对下一个工序的运送指示信息的至少某一项。
7.一种半导体器件的制造系统，其特征在于：
具备：
半导体器件的第1制造装置，具有：处理部，进行半导体衬底的处理；以及运出部，运出保持从上述处理部排出的上述半导体衬底的第1清洁度的运送箱；
半导体器件的第2制造装置，具有：投入部，被设置成与上述第1制造装置的上述运出部相对，投入保持了半导体衬底的上述第1清洁度的上述运送箱；处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理；以及运出部，被设置在与上述投入部不同的面上，运出保持从上述处理部排出的上述半导体衬底的与上述第1清洁度不同的第2清洁度的运送箱；以及
半导体器件的第3制造装置，具有：投入部，被设置成与上述第2制造装置的上述运出部相对，投入保持了半导体衬底的上述第2清洁度的上述运送箱；以及处理部，取入被投入到上述投入部中的上述半导体衬底，进行该半导体衬底的处理，
在上述第1、第2制造装置间的区域中来往的上述运送箱实质上只是上述第1清洁度的运送箱，
在上述第2、第3制造装置间的区域中来往的上述运送箱实质上只是上述第2清洁度的运送箱。
8.如权利要求7中所述的半导体器件的制造系统，其特征在于：
还具备：
半导体器件的第1制造处理级，排列多个上述第1制造装置而构成；
半导体器件的第2制造处理级，排列多个上述第2制造装置而构成；以及
半导体器件的第3制造处理级，排列多个上述第3制造装置而构成，
在上述第1、第2制造处理级间来往的上述运送箱实质上只是上述第1清洁度的运送箱，
在上述第2、第3制造处理级间来往的上述运送箱实质上只是上述第2清洁度的运送箱。
9.如权利要求7或8中所述的半导体器件的制造系统，其特征在于：
上述第2制造装置的至少某一个是清洗用上述第1制造装置处理后的上述半导体衬底的清洗装置，
通过在上述第2、第3制造装置间来往的上述运送箱具有比上述第1清洁度高的第2清洁度，维持上述清洗装置中清洗后的该半导体衬底的表面清洁度。
10.如权利要求7或8中所述的半导体器件的制造系统，其特征在于：
上述第1至第3制造装置具备：
读取装置，被设置在上述投入部上，从该运送箱上附带的记录媒体读取关于已被投入到该投入部中的上述半导体衬底的信息；以及
写入装置，被设置在上述运出部上，将用上述读取装置已读取的上述信息和关于用该制造装置进行处理的信息写入到从上述运出部运出的运送箱上附带的记录媒体上。
11.如权利要求7或8中所述的半导体器件的制造系统，其特征在于：
上述第1制造装置是进行上述半导体衬底的光刻工序的光刻装置，
上述第2制造装置的上述运出部被设置在与上述投入部相反的面上，上述第2制造装置是分别进行已进行了上述光刻工序的上述半导体衬底的刻蚀处理和离子注入的某一处理的刻蚀装置和离子注入装置的某一装置，
上述第3制造装置还具备被设置在与上述投入部相反的面上的、运出保持从上述处理部排出的上述半导体衬底的、与上述第2清洁度不同的第3清洁度的运送箱的运出部，上述第3制造装置是清洗被进行了上述刻蚀处理和离子注入的某一处理的上述半导体衬底的清洗装置，
该制造系统还具备成膜装置，该成膜装置具有：投入部，被设置在与上述清洗装置的上述运出部相对的面上，投入保持了已被上述清洗装置清洗的上述半导体衬底的第3清洁度的上述运送箱；以及处理部，取入已被投入到上述投入部中的上述半导体衬底，进行对于该半导体衬底的成膜处理。
CNB028009312A 2001-03-28 2002-03-26 半导体器件的制造装置和制造系统 Expired - Fee Related CN1208808C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001092543A JP2002289671A (ja) 2001-03-28 2001-03-28 半導体製造装置及び半導体装置の製造システム
JP092543/2001 2001-03-28

Publications (2)

Publication Number Publication Date
CN1460283A true CN1460283A (zh) 2003-12-03
CN1208808C CN1208808C (zh) 2005-06-29

Family

ID=18946988

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028009312A Expired - Fee Related CN1208808C (zh) 2001-03-28 2002-03-26 半导体器件的制造装置和制造系统

Country Status (7)

Country Link
US (1) US7141120B2 (zh)
EP (1) EP1376661A4 (zh)
JP (1) JP2002289671A (zh)
KR (1) KR100495016B1 (zh)
CN (1) CN1208808C (zh)
TW (1) TWI301289B (zh)
WO (1) WO2002080238A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256700B (en) * 2005-01-06 2006-06-11 Chunghwa Picture Tubes Ltd Manufacturing system and operative method thereof
US20140189989A1 (en) * 2013-01-05 2014-07-10 Frederick A. Flitsch Methods of prototyping and manufacturing with cleanspace fabricators
JP2008181968A (ja) * 2007-01-23 2008-08-07 Toshiba Corp 半導体製造システムおよび半導体装置の製造方法
JP4877075B2 (ja) * 2007-05-29 2012-02-15 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP6653722B2 (ja) * 2018-03-14 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置
WO2020216359A1 (zh) * 2019-04-25 2020-10-29 上海必修福企业管理有限公司 一种用于半导体制造的洁净室系统及其电场除尘方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682927A (en) * 1982-09-17 1987-07-28 Nacom Industries, Incorporated Conveyor system
JPS61128512A (ja) * 1984-11-28 1986-06-16 Toshiba Corp 半導体基板加工ラインにおける管理方式
US5097421A (en) * 1984-12-24 1992-03-17 Asyst Technologies, Inc. Intelligent waxer carrier
US4829445A (en) * 1987-03-11 1989-05-09 National Semiconductor Corporation Distributed routing unit for fully-automated flexible manufacturing system
JP2792800B2 (ja) 1992-12-25 1998-09-03 三菱電機株式会社 製造工程管理システム
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
JP2853677B2 (ja) * 1996-10-28 1999-02-03 日本電気株式会社 半導体装置製造ライン
US5924833A (en) * 1997-06-19 1999-07-20 Advanced Micro Devices, Inc. Automated wafer transfer system
US6579052B1 (en) * 1997-07-11 2003-06-17 Asyst Technologies, Inc. SMIF pod storage, delivery and retrieval system
US6235634B1 (en) * 1997-10-08 2001-05-22 Applied Komatsu Technology, Inc. Modular substrate processing system
JP3196719B2 (ja) * 1998-03-31 2001-08-06 日本電気株式会社 汚染防御用隔離ラインを有する半導体製造ライン、ウエハ搬送機構および半導体の製造方法
DE19900804C2 (de) * 1999-01-12 2000-10-19 Siemens Ag Fördersystem
DE19913628A1 (de) * 1999-03-25 2000-10-05 Siemens Ag Anlage zur Fertigung von Halbleiterprodukten
DE19921243C2 (de) * 1999-05-07 2002-12-05 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
DE19922936B4 (de) * 1999-05-19 2004-04-29 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
US6308818B1 (en) * 1999-08-02 2001-10-30 Asyst Technologies, Inc. Transport system with integrated transport carrier and directors
DE19952195A1 (de) * 1999-10-29 2001-05-17 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
DE19952194A1 (de) * 1999-10-29 2001-05-17 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern

Also Published As

Publication number Publication date
US20030099535A1 (en) 2003-05-29
EP1376661A1 (en) 2004-01-02
KR100495016B1 (ko) 2005-06-14
JP2002289671A (ja) 2002-10-04
KR20030004441A (ko) 2003-01-14
TWI301289B (en) 2008-09-21
WO2002080238A1 (fr) 2002-10-10
US7141120B2 (en) 2006-11-28
CN1208808C (zh) 2005-06-29
EP1376661A4 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
CN1286152C (zh) 液体处理装置和液体处理方法
US7625450B2 (en) Film forming apparatus
CN1208808C (zh) 半导体器件的制造装置和制造系统
JP2012079407A (ja) ディスク被覆システム
CN104103558A (zh) 容纳容器内的气氛管理方法
KR102518708B1 (ko) 기판 처리 장치
CN1906750A (zh) 基板处理装置及基板处理方法
JP2010050458A (ja) 基板処理装置及び基板移送方法
US6398476B1 (en) Automatic storage unit and automatic storing method
CN100508155C (zh) 自动导航车，半导体器件的生产系统以及半导体器件的生产管理方法
US6821082B2 (en) Wafer management system and methods for managing wafers
JP3667527B2 (ja) 基板処理装置
WO2004075285A1 (ja) 基板処理装置
US20030161714A1 (en) Storage and buffer system with transport elements
CN113644005A (zh) 一种半导体处理系统
JP2015099857A (ja) 剥離システム
JP2004303835A (ja) 基板保管装置
JP2016066689A (ja) 容器清掃装置及び容器清掃方法
JP5247847B2 (ja) 成膜装置及び成膜装置用ストックチャンバー
CN1866491A (zh) 在处理工具内交换传送盒的方法和系统
JP2009239000A (ja) 基板処理システム
CN1207176C (zh) 运送器搬运控制方法及其系统
CN212257352U (zh) 一种半导体处理系统
JPH06132186A (ja) 半導体製造装置
TW200521055A (en) Wafer transportation system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050629