CN1449011A - 集成电路制造的推拉双向式派工方法 - Google Patents

Abstract

本发明涉及一种集成电路制造的推拉双向式派工方法，用于决定芯片批次在每一工作站的排货次序。先定义芯片批次的优先次序，接着进行集成电路制造的推拉双向式派工方法，执行数个推货(Push)步骤与拉货(Pull)步骤。其中，推货步骤是不管下游的制作过程阶段或工作站的拥挤或延迟状况，直接由上游来安排推货、另外，拉货步骤是考虑下游的制作过程阶段或工作站的缺货需求，再由制作过程上游来安排推货。接着，再依原先芯片批次的优先次序高低来进行派工即可。利用此集成电路制造的推拉双向式派工方法，具有提高机台设备利用性的优点。

Description

集成电路制造的推拉双向式派工方法

技术领域

本发明涉及集成电路制造的派工(Dispatching)方法，特别是涉及一种依各工作站需求量，利用推拉双向来进行各工作站的派工方法。

背景技术

随着半导体制作发展至超大规模集成电路(VLSI)，整个集成电路的制造过程变得更为复杂与困难。对于一个高集成度的集成电路面言，往往需要数百个制作步骤才可制造出来。其中，同一组芯片批次包括了数十种不同的制造工作站，而这些工作站可能会重复地使用同一类型机台，同时同一工作站中的不同组芯片，也须使用同类型机台加工。而如此繁复的制造过程也增加派工(Dispatching)分配时的复杂性。对于半导体工业而言，由于集成电路制造厂的资源是有限的，所以如何拟定最佳化(Optimal)的派工原则，以形成高效率的生产线，成为半导体制造中极为重要的课题。特别是不适当的分配原则经常会造成制造周期(Process Cycle Time)的延长，并且降低了机器的有效使用率；更由于减少了产品生命周期的弹性，因此易导致客户的满意度降低对于上述课题，半导体工业往往借着改进制造派工原则，来寻求提高机台的输出目标与达成率，并减少芯片批次在生产线中所耗费的等待时间。其中更通过决定芯片批次(Lot)的优先顺序(Priority)，以降低制造周期(Cycle Time)、提高设备的利用性以及提高交货的准时性。

图1所绘示为一般集成电路制造的芯片派工方法。请参照图1，其中，一般集成电路制造厂是先取得各机台线上在制芯片10的数据，再依各自的定义参数与方法，例如客户交货日、机台生产能力等，定义各芯片批次的优先次序12，接着再依上述优先次序的高低进行派工14，如此可完成各机台的派工程序。

发明内容

本发明的目的是提供一种本发明集成电路制造的推拉双向式派工方法，特别是提供一种较佳的芯片派工方法，以提高机台的输出目标与达成率，并减少芯片批次于生产线中所耗费的等待时间。

根据以上所述的目的，本发明集成电路制造的推拉双向式派工方法，当具有优先次序的芯片批次于制造中利用数个机台进行制造，是用于决定芯片批次于每一工作站的排货次序，其中芯片的制造是包括依序由数个制造阶段(Stage)所构成，而这些制造阶段。是依序由数个工作站所构成。本发明集成电路制造的推拉双向式派工方法包括：进行一第一推货(Push)步骤，使具一强制执行次序的第一芯片批次派工于每一工作站中，其中第一芯片批次是包括于上述的芯片批次；计算每一机台的生产能力，以统计出每一机台的一第一机台缺货量；进行一第一拉货(Pull)步骤，若其中一第一制造阶段所制造的是芯片批次少于第一制造阶段的满载芯片处理量，而具有一第一芯片缺额，则使数量等于第一芯片缺额的第二芯片批次派工该第一制造阶段之前的一第二制造阶段中，其中第二芯片批次的一后续进行步骤为第一制造阶段，且第一制造阶段与第二制造阶段是包括于上述的制造阶段中，而第二芯片批次是包括于上述的芯片批次；计算每一机台的生产能力，以统计出每一机台的多个第二机台缺货量；进行一第二拉货步骤，若一第一工作站所制造的芯片批次少于第一工作站的满载芯片处理量，而具有一第二芯片缺额，则使数量等于第二芯片缺额的一第三芯片批次派工于第一工作站之前的一第二工作站，其中第三芯片批次的一后续进行步骤是为第二工作站，且第一工作站与第二工作站是包括于上述的工作站中，并位于相同的制造阶段，而第三芯片批次是包括于上述的芯片批次；计算每一机台的生产能力，以统计出每一机台的多个第三机台缺货量；进行一第二推货步骤，依照芯片批次的优先次序，将芯片批次派工于未达每一满载芯片处理量的每一工作站中。

本发明集成电路制造的推拉双向式派工方法中，上述的强制执行次序的芯片批次是包括具有特别优先处理次序的芯片批次、延迟(Delay)处理的芯片批次、以及停留(Idle)过久而影响到集成电路制造的芯片批次，另外，上述的第二制造阶段与第一制造阶段是为相邻的制造阶段，而上述的第二工作站与该第一工作站是为相邻的这些工作站。

本发明集成电路制造的推拉双向式派工方法，还包括重复进行上述的第一拉货步骤，当上述的第一制造阶段是为制造阶段的最后一步，依序由第二制造阶段往制造阶段的第一步进行派工，则可将所有制造阶段派工完毕。同样地，当上述的第一工作站是为每一这些制造阶段的工作站的最后一步，重复进行上述的第二拉货步骤，依序由每一制造阶段的第二工作站往每一制造阶段的工作站的第一步进行派工，则可将同一制造阶段中的所有派工完毕。

将本发明集成电路制造的推拉双向式派工方法应用在芯片派工方法还可包括：提供一数据库，其中数据库是具有每一工作站的芯片批次的制造数据；利用上述的制造数据，定义芯片批次的优先次序；由一生产能力规划系统得到机台的生产能力限制；由生产能力规划系统并可得到机台所能生产的芯片标准量；利用上述的芯片标准量以计算出机台的缺货量；由芯片批次的优先次序、机台的生产能力限制、与机台的缺货量，利用集成电路制造的推拉双向式派工方法对芯片批次进行排货；依集成电路制造的推拉双向式派工方法对芯片批次排货的结果，列印一派工单。

本发明集成电路制造的推拉双向式派工方法，是利用推货及拉货的方式，不但能顾及工厂的短期排货需求，也能兼顾集成电路厂的生产线平衡，如此可提高机台设备的利用性。

本发明的较佳实施例辅以下列附图做更详细的阐述。

附图说明

图1为一般集成电路制造的芯片派工方法；

图2为本发明集成电路制造的芯片派工方法；

图3为本发明集成电路的制造示意图；

图4为本发明较佳实施例中芯片批次的优先次序；以及

图5为本发明集成电路制造的芯片派工方法。

具体实施方式

由于集成电路的制造过程具有数百个制造步骤，寻求最佳化的派工方法，才能减少芯片批次于生产线中所耗费的等待时间。因此，本发明是提供另一种集成电路制造芯片的派工方法，以达生产线的平衡。图2为本发明集成电路制造芯片的派工方法。当芯片批次于制造中进行制造，是由数据库中得到各机台的线上在制芯片20的数据，并依自订参数分别定义出各芯片批次的优先次序22。

另外，由于制造是由数个工作站所组成，又因管理方便，可将数个工作站划分为数个制造阶段，而本发明集成电路制造的芯片派工方法是在定义各芯片批次的优先次序22后，依推拉双向式派工方法定义各工作站需求24，之后再依上述优先次序的高低进行派工26。

其中，本发明在步骤24是依推拉双向式派工方法定义各工作站需求，即为本发明的集成电路制造二推拉双向式派工方法。当定义芯片批次的优先次序后，本发明集成电路制造的推拉双向式派工方法是用于决定上述芯片批次于工作站中的派工次序，包括推货步骤与拉货步骤。其中，推货步骤是不管下游的制造阶段或工作站的拥挤或延迟状况，直接由上游来安排推货，此是考虑必须紧急制造的芯片批次而设计的，如此可强制需紧急制造的芯片批次永远排在第一优先派工的位置。另外，拉货步骤是考虑下游的制造阶段或工作站的缺货需求，再由制造上游来安排推货，此是考虑到防止下游缺货状况，而能事先进行芯片批次的派工，如此可提高机台设备的利用性。本发明依推拉双向式派工方法定义各工作站需求后，再依原先芯片批次的优先次序高低来进行派工即可。

利用本发明的集成电路制造的推拉双向式派工方法对各工作站进行派工的较佳步骤是包括：

(1)进行推货步骤，判断各机台的线上在制芯片中，将必须强制、或优先执行的芯片批次优先派工于各工作站中。接着，重新计算各机台的生产能力，统计出各机台缺货量；

(2)进行拉货步骤，此拉货步骤是考虑到下游的制造阶段的缺货需求。依上述(1)步骤中所统计出的各机台缺货量再计算出各制造阶段的芯片缺额，将可补满下一制造阶段芯片缺额的芯片批次派工于各且程阶段中，以期尽可能达到各制造阶段的满载芯片处理量。此递补芯片缺额的动作是由最后一个制造阶段的芯片缺额开始考虑，若最后一个制造阶段欲制造的芯片批次少于其应具有的满载芯片处理量，则在派工最后一个制造阶段之前的制造阶段时，则应将上述的芯片缺额量派工于制造阶段中。当考虑完最后一个制造阶段，再接着考虑前一个制造阶段，依此类推，直到所有制造阶段都预先考虑下游的芯片缺额而派工完毕。接着，再重新计算各机台生产能力，再统计出各机台缺货量；

(3)进行拉货步骤，此拉货步骤是考虑到下游的工作站的缺货需求。依上述(2)步骤中所统计出的各机台缺货量再计算出各工作站的芯片缺额，将可补满下一工作站芯片缺额的芯片批次派工于各工作站中，以期尽可能达到各工作站的满载芯片处理量。由于芯片制造是先将数个工作站划分为制造阶段，并在上述步骤(2)已先考虑较大单位的制造阶段，因此在此步骤(3)中，对各制造单位中的数个工作站考虑即可。此递补芯片缺额的动作是由各制造中最后一个工作站的芯片缺额开始考虑，若最后一个工作站欲制造的芯片批次少于其应具有的满载芯片处理量，则在派工最后一个工作站之前的工作站时，则应将上述的芯片缺额量派工于工作站中。当考虑完最后一个工作站，再接着考虑前一个工作站，依此类推，直到所有工作站都预先考虑下游的芯片缺额而派工完毕。接着，再重新计算各机台生产能力，再统计出各机台缺货量；

(4)进行推货步骤，依照之前所决定的各芯片批次的优先次序，将尚未被派工的芯片批次派工于未达满载芯片处理量的各工作站中。

本发明集成电路制造的推拉双向式派工方法中，上述步骤(1)中，必须强制、或优先执行的芯片批次是包括具有特别优先处理次序的芯片批次、具优先次序却延迟处理的芯片批次、或停留过久而影响到集成电路制造的芯片批次等等，可视实际制造加以定义。另外，本发明的特点在于先派工强制执行的芯片批次，再由较大的工作单位，即具有数个工作站的制造阶段，往较小的工作单位，即单一工作站，依序进行拉货调整，最后，再依优先次序进行芯片批次的派工。如此一来，即可在拉货步骤中兼顾制造阶段与单一工作站两方面的考虑，而避免缺货断料的缺点；本发明集成电路制造的推拉双向式派工方法并不只限于上述四个步骤，也不限于上述制造阶段与工作站的划分，可视实际机台与产品所需要的制造，添加推货或拉货步骤，或者划分较大或较小的工作单位，本发明不限于此。

下列为本发明集成电路制造的推拉双向式派工方法的一较佳实施例。请参照图3，图3为本发明集成电路的制造示意图。其中，集成电路所有的制造包括工作站P₁至工作站P₁₇共17个工作站，芯片批次是利用这些制造阶段与工作站以制造完成，但是因为集成电路产品的不同，有些芯片批次并不需，要经过所有的制造阶段与工作站，便可制造完成。上述制造中是有具有P₁、P₅、P₉、P₁₃等四个瓶颈工作站，因此，本发明是将两个瓶颈工作站间定义为一个制造阶段。也即在瓶颈工作站P₁与瓶颈工作站P₅间，即为制造阶段I，而制造阶段I是包括了瓶颈工作站P₁、工作站P₂、工作站P₃、工作站P₄；在瓶颈工作站P₅与瓶颈工作站P₉间，即为制造阶段II，而制造阶段II是包括了瓶颈工作站P₅、工作站P₆、工作站P₇、工作站P₈；在瓶颈工作站P₉与瓶颈工作站P₁₃间，即为制造阶段III，而制造阶段III是包括了瓶颈工作站P₉、工作站P₁₀、工作站P₁₁、工作站P₁₂；在瓶颈工作站P₁₃至到最后的工作站P₁₇间，即为制造阶段IV，而在阶段IV是包括了瓶颈工作站P₁₃、工作站P₁₄、工作站P₁₅、工作站P₁₆、工作站₁₇。另外，工作站P₁至工作站P₁₇共17个工作站分别具有各自的满载芯片处理量X₁至X₁₇，而制造阶段I、制造阶段II、以程阶段III、与制造阶段IV分别具有各自的满载芯片处理量Y₁至Y₄。上述的工作站P₁至工作站P₁₇共17个工作站不一定要由17个机台所组成，可因为重复利用机台的制造，而使机台的数量少于17个。

首先，先定义出各芯片批次的优先顺序，将其中需要先强制执行制造的芯片批次排入各制造阶段的各工作站中。图4为本发明较佳实施例中芯片批次的优先次序，请参照图4，其中本发明芯片批次的优先次序的排序原则包括了：一般芯片批次等级、延迟因素、停留因素与主管指令。其中，一般芯片批次等级可分为：A级、B级、与C级的芯片批次。而主管指令可使因客户或特殊需要而需赶工的芯片批次强制排入派工单、或订定芯片批次更高等级与优先顺序、或使芯片不排入派工单中。因此，芯片批次可分为如图4的7个等级，由先到后的派工次序为急件、强制、停留的芯片批次100、A⁺级芯片批次102、延迟的A级芯片批次104、延迟的B级芯片批次106、A级芯片批次108、B级芯片批次110、与C级芯片批次112。

将需强制执行制造的芯片批次派工于各工作站中后，接着对各工作站利用本发明集成电路制造的推拉双向次派工方法进行派工，包括：

(1)进行推货步骤，先将如图4中需强制派工制造的急件、强制、停留的芯片批次100、A⁺级芯片批次102、与延迟的A级芯片批次104派工于各工作站中，再重新计算各机台的生产能力，以统计出各机台缺货量。

(2)进行拉货步骤，由图3中最后一个制造阶段IV开始，判断制造阶段IV所制造的芯片批次是否少于应具有的满载芯片处理量Y₄，若制造阶段IV所制造的芯片批次少于其应具有的满载芯片处理量Y₄，而具有一芯片缺额L₄，则对制造阶段IV之前一制造阶段III，进行数量等于制造阶段IV的芯片缺额L₄的芯片批次派工。接着，判断制造阶段III所制造的芯片批次是否少于应具有的满载芯片处理量Y₃，若制造阶段III所制造的芯片批次少于其应具有的满载芯片处理量Y₃，而具有一芯片缺额L₃，则对制造阶段III之前一制造阶段II，进行数量等于制造阶段III的芯片缺额L₃的芯片批次派工。再接着，判断制造阶段II所制造的芯片批次是否少于应具有的满载芯片处理量Y₂，若制造阶段II所制造的芯片批次少于其应具有的满载芯片处理量Y₂，而具有一芯片缺额L₂，则对制造阶段II之前一制造阶段I，进行数量等于制造阶段II的芯片缺额L₂的芯片批次派工。所有的制造阶段都派工完毕后，随后重新计算各机台生产能力，再统计出各机台缺货量。

其中，所有为递补下一制造阶段所派工的芯片缺额，皆为必须经过下一制造阶段而制造的芯片批次，若有芯片批次不需经过下一制造阶段来制造，则不可包括在递补的芯片批次之中。

(3)进行拉货步骤，是由制造阶段IV的最后一个工作站P₁₇开始，判断工作站P₁₇所制造的芯片批次是否少于应具有的满载芯片处理量X₁₇，若工作站P₁₇所制造的芯片批次少于其应具有的满载芯片处理量X₁₇，而具有一芯片缺额W₁₇，则对工作站P₁₇之前一工作站P₁₆，进行数量等于工作站P₁₇的芯片缺额W₁₇的芯片批次派工。接着，判断工作站P₁₆所制造的芯片批次是否少于应具有的满载芯片处理量X₁₆，若工作站P₁₆所制造的芯片批次少于其应具有的满载芯片处理量X₁₆，而具有一芯片缺额W₁₆，则对工作站P₁₆之前一工作站P₁₅，进行数量等于工作站P₁₆的芯片缺额W₁₆的芯片批次派工。再接着，判断工作站P₁₅所制造的芯片批次是否少于应具有的满载芯片处理量X₁₅，若工作站P₁₅所制造的芯片批次少于其应具有的满载芯片处理量X₁₅，而具有一芯片缺额W₁₅，则对工作站P₁₅之前一工作站P₁₄进行数量等于工作站P₁₅的芯片缺额W₁₅的芯片批次派工。再接着，判断工作站P₁₄所制造的芯片批次是否少于应具有的满载芯片处理量X₁₄，若工作站P₁₄所制造的芯片批次少于其应具有的满载芯片处理量X₁₄，而具有一芯片缺额W₁₄，则对工作站P₁₄之前一瓶颈工作站P₁₃，进行数量等于工作站P₁₄的芯片缺额W₁₄的芯片批次派工。判断并派工完制造阶段IV后，接着依序判断制造阶段III、制造阶段II、与制造阶段I的方法都依此类推。所有的工作站派工完毕后，随后重新计算各机台生产能力，再统计出各机台缺货量。

其中，所有为递补下一工作站所派工的芯片缺额，皆为必须经过下一工作站而制造的芯片批次，若有芯片批次不需经过下一工作站来制造，则不可包括在递补的芯片批次之中。

(4)进行推货步骤，依照图4各芯片批次的优先次序，将尚未被派工的芯片批次，也即部分的延迟的B级芯片批次106，派工于未达满载芯片处理量的各工作站中。

本发明集成电路制造的推拉双向式派工方法中，上述步骤(1)中，必须强制派工的芯片批次并不限于急件、强制、停留的芯片批次100、A⁺级芯片批次102、与延迟的A级芯片批次104，可视实际制造、工作站与芯片产品的需要，各自定义需强制派工的芯片批次，本发明不限于此。

利用本发明集成电路制造的推拉双向式派工方法，根据上述的较佳实施例可知，当延迟的芯片批次较多时，会在推货步骤(1)中多派工延迟的芯片批次。但是，当延迟的芯片批次较少时，本发明集成电路制造的推拉双向式派工方法会自动解决工作站的缺货问题的拉货步骤(2)与拉货步骤(3)为主，因此具有兼顾优先次序与机台设备的使用率的优点。

利用本发明集成电路制造的推拉双向式派工方法的派工方法的较佳实施例如图5所示。请参照图5，其中，由数据库200下载各机台最新的线上在制芯片数据202，如交货日期等，并进行延迟计算212，确认每芯片批次是否延迟及其延迟天数。接着，利用所得到的线上在制芯片数据202，与延迟计算212的结果，定义各芯片批次的优先次序，并依芯片批次的优先次序进行排序214。另一方面，由生产能力规划系统204可存到各机台的线上在制芯片标准量206，如此可与数据库200所得到的线上在制芯片数据202进行比对，以进行缺货量计算210。接着，由依芯片批次的优先次序进行排序214与各机台缺货量计算210的结果，再根据生产能力规划系统204所得到的各机台生产能力限制208条件下，利用本发明集成电路的推拉双向式派工方法进行派工216，如此可存到各工作站的派工次序，进行打印派工单218后，即可开始芯片产品的制造工作。

本发明集成电路制造的推拉双向式派工方法，反复利用推货及拉货的方式，不但能利用推式排货顾及工厂的短期排货需求，也能利用拉式排货来兼顾集成电路厂的生产线平衡。

如熟悉此技术的人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均包括在本本发明的权利要求内。

Claims (13)

1.一种集成电路制造的推拉双向式派工方法，当具有多个优先次序的多芯片批次于一制造中利用多个机台以进行制造，用于决定这些芯片批次于多个制造单元的排货次序，其特征在于，该制造是依序由这些制造单元所构成，该集成电路制造的推拉双向式派工方法至少包括：

进行一第一推货步骤，使具一强制执行次序的一第一芯片批次派工于每一这些制造单元中，其中该第一芯片批次是包括于这些芯片批次；

进行一拉货步骤，若这些制造单元的一第一制造单元所制造的这些芯片批次少于该一数程单元的一满载芯片处理量，而具有一第一芯片缺额，则使一第二芯片批次派工于该第一制造单元之前的一第二制造单元中，其中该第二芯片批次是包括于这些芯片批次；

进行一第二推货步骤，依照这些芯片批次的这些优先次序，将这些芯片批次派工于未达该满载芯片处理量的每一这些制造单元中。

2.如权利要求1所述的集成电路制造的推拉双向式派工方法，其特征在于所述的强制执行次序的该第一芯片批次是包括具有特别优先处理次序的这些芯片批次、延迟处理的这些芯片批次、以及停留过久而影响到集成电路制造的被些芯片批次。

3.如权利要求1所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第二芯片批次的数量等于该第一芯片缺额。

4.如权利要求1所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第二制造单元与位第一制造单元是为相邻的这些制造单元。

5.如权利要求4所述的集成电路制造的推拉双向式派工方法，其特征在于，所述方法还包括重复进行上述的拉货步骤，依序由该第二制造单元往这些制造单元的第一步进行派工。

6.如权利要求5所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第一制造单元是为这些制造单元的最后一步。

7.一种集成电路制造的芯片派工方法，是利用该集成电路制造的多个机台来制造多个芯片批次，使这些芯片批次派工于多个制造阶段的多个工作站中，其特征在于，该集成电路制造的芯片派工方法至少包括：

提供一数据库，其中该数据库是具有每一这些工作站的这些芯片批次的多个制造数据；

利用这些制造数据，定义这些芯片批次的多个优先次序；

由一生产能力规划系统得到这些机台的多个生产能力限制；

由该生产能力规划系统并可得到这些机台所能生产的多个芯片标准量；

利用这些芯片标准量以计算出这些机台的多个缺货量；

由这些芯片批次的这些优先次序、这些机台的生产能力限制、与这些机台的缺货量，利用该集成电路制造的一推拉双向式派工方法对这些芯片批次进行排货，该推拉双向式派工方法至少包括：

进行一第一推货步骤；

进行一第一拉货步骤；

进行一第二拉货步骤；以及

进行一第二推货步骤；以及

依该推拉双向式派工方法对这些芯片批次排货的结果，列印一派工单。

8.如权利要求7所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第一推货步骤，是使具一强制执行次序的一第一芯片批次派工于每一这些工作站中，其中该第一芯片批次是包括于这些芯片批次。

9.如权利要求8所述的集成电路制造的推拉双向式派工方法，其特征在于所述的强制执行次序的该第一芯片批次是包括具有特别优先处理次序这些芯片批次、延迟处理的这些芯片批次、以及停留过久而影响到集成电路制造的这些芯片批次。

10.如权利要求7所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第一拉货步骤是包括若这些制造阶段的一第一制造阶段所制造的这些芯片批次少于该第一制造阶段的一第一满载芯片处理量，而具有一第一芯片缺额，则使一第二芯片批次派工于该第一制造阶段之前的一第二制造阶段中，其中该第二芯片批次是包括于这些芯片批次。

11.如权利要求10所述的集成电路制造的推拉双向式派工方法，其特征在于，所述方法还包括重复进行上述的第一拉货步骤，依序由该第二制造阶段往这些制造阶段的第一步进行派工。

12.如权利要求7所述的集成电路制造的推拉双向式派工方法，其特征在于所述的第二拉货步骤是若这些工作站的一第一工作站所制造的这些芯片批次少于该第一工作站的一第二满载芯片处理量，而具有一第二芯片缺额，则使一第三芯片批次派工于该第一工作站之前的一第二工作站，其中该第一工作站与该第二工作站是位于相同的这些制造阶段，而该第三芯片批次包括于这些芯片批次。

13.如权利要求12所述的集成电路制造的推拉双向式派工方法，其特征在于更包括重复进行上述的第二拉货步骤，依序由每一这些制造阶段的该第二工作站往每一这些制造阶段的这些工作站的第一步进行派工。

Images