CN1426630A - 有效的格子结构状态量度归一化 - Google Patents

有效的格子结构状态量度归一化 Download PDF

Info

Publication number
CN1426630A
CN1426630A CN99815377A CN99815377A CN1426630A CN 1426630 A CN1426630 A CN 1426630A CN 99815377 A CN99815377 A CN 99815377A CN 99815377 A CN99815377 A CN 99815377A CN 1426630 A CN1426630 A CN 1426630A
Authority
CN
China
Prior art keywords
decoder
minimum
approximate minimum
state
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99815377A
Other languages
English (en)
Other versions
CN1227816C (zh
Inventor
E·J·厄尔默
J·M·施泰因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22686167&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1426630(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1426630A publication Critical patent/CN1426630A/zh
Application granted granted Critical
Publication of CN1227816C publication Critical patent/CN1227816C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583—Normalization other than scaling, e.g. by subtraction

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种方法和设备，用于对使用格子结构的解码器(20)中的多个状态量度寄存器(30，32，34)进行归一化。所述方法包括确定存储在多个状态量度寄存器(30，32，34)中的各个状态量度值的近似最小值，并从这些值中减去近似最小值。确定近似最小值最好包括确定多个状态量度寄存器(30，32，34)中预定数目的最高有效位的最小值。

Description

有效的格子结构状态量度归一化
技术领域
本发明一般涉及解码方法，尤其涉及对使用格子结构(trellis)的代码的快速解码。
发明背景
数字数据的发送固有地易于受到干扰，这些干扰可能对所发送的数据引入差错。已经建议一些检错方案，以尽可能可靠地确定所发送的数据中是否已引入了差错。
当不在线地使用所发送的数据时，可在检测到差错时请求再发送有差错的数据。然而，当在诸如电话线、蜂窝电话、远程视频系统等中在线地执行发送时，请求再发送可能是不可能或不现实的。
已引入卷积码和其它相似的码，以允许数字数据的接收机即使在发送期间可能已发生差错时也可正确地确定所发送的数据。通过利用所发送数据中的不止一个经编码的位来表示数据的每个输入位，卷积码把冗余引入所发送的数据。通常，把所发送数据的经编码的位压缩成分组，在所述分组中，每个经编码的位的值与该序列中先前的位有关。因此，当有极少数差错发生时，通过追溯所接收数据中的可能序列，接收机仍然可导出原始数据。
在某些解码器中，不是立即确定从单个发送的编码位始发的接收信号是零还是一，而是接收机向每个信号分配一个字，所述字的值为代表编码位是1的概率的多级定标。称之为LLR概率的一种示例定标通过一个6位的字来表示每个所发送的编码位，所述6位的字表示范围{-32，31}中的一个整数。如果使用不同位数的字，则相应地调整范围。通过取该位为一的概率与该位为零的概率的比值的对数或该比值的倒数的对数来计算编码位的LLR概率。值31以极高的概率表明所发送的位为零，而值-32以极高的概率表明所发送的位为一。值零表示该值是不确定的。
当发射机在有噪声的信道上发送经编码的位分组(其中每个编码位具有确定值“1”或“0”)时，由于信道引入的干扰，接收机接收到的分组中的每一位具有可变的电压值，可以把此解释为LLR概率。解码器必须根据接收到的分组来确定所发送的分组。一个简单的方法包括确定接收到的分组和所有可能分组之间的“差异”，并确定哪个可能分组具有最小的差异。然而，由于分组的大量不同可能值，通常这种方法是不现实的。
在卷积编码方法和其它相关的方法中，把未编码的输入分组馈送到一个具有许多可能状态的编码器。由于把未编码的分组的每个数据位馈送到编码器中，使得编码器状态发生变化并提供由一个或多个输出编码位构成的组，这些输出编码位是状态和输入的函数。输出编码位的组形成一被发送的编码分组。每个组中的位数是代码因卷积而引入的冗余的因子。例如，每组包括两位的代码具有1/2码率，这表示一分组的实际信息内容等于该分组中编码位的数目的一半。
一般根据使用格子结构的解码方案(诸如MAP解码(或APP解码)、SOVA解码和维特比(Viterbi)解码)对卷积码进行解码。解码器接收表示编码分组中接收到的编码位的概率的字(与发送期间引入的噪声一起接收)，并通过倒转编码器的步骤而对编码分组进行解码。解码器对编码器的每个可能状态计算表示接收到的分组和较佳发送分组的字之间的差异，这将使编码器进入该状态。把该差异称为状态量度(state metric)。对于表示一组接收到的位的每一组字，解码器根据所接收到的位与理想假定值的概率值之间的差异来更新每个可能状态的状态量度，所述理想假定值是编码器的特定状态转变(称之为格子结构转变)所需要的。在Viterbi解码中，当从不同状态的转变引向同一获得的状态时，导致最高概率的状态量度的转变占优势。在MAP和APP解码中，新状态量度的值是导致该状态(例如，其总和)的所有转变的函数。
状态量度随所处理的每一位快速地增加，而且由于分组可能具有上千位，所以需要以15-20位或甚至更多位来表示。例如，当通过例如数字信号处理器在软件中执行解码时，这些尺寸本身不会导致许多问题。然而，由于必须在严格的时间限制下执行解码，所以最好使用专用的硬件处理器。在这种处理器中，为了实现快速解码而硬件成本不致过高，必须限制用于表示状态量度的位数。
普通的解决方案包括使用8位寄存器来存储状态量度。为了防止饱和，最好在每个相继的格子结构转变之后周期性地计算包括最小状态量度的归一化量度(NM)，并从所有寄存器减去NM。然而，最小状态量度的计算是费时的。一般，与解码器的操作平行地计算NM，并在确定最小值时的较后面的延迟阶段减去NM。同时，寄存器可能饱和，丢失有价值的数据。此外，这种解决方案需要另外的硬件，以保存在较后阶段使用的NM，并从较后阶段的NM中减去在延迟期间已经从状态量度寄存器减去的NM的以前值。
A.P.Hekstra在“An Alternative to Metric Rescaling in ViterbiDecoders”，IEEE Trans.Commun.Vol.37，No.11(Nov.1989)，pp.1220-1222(“Viterbi解码器中的量度再定标另一选择”(IEEE Trans.Commun.第37卷，第11期(1989年11月)，1220-1222页)中建议使用模(modular)计算方法来防止状态量度的饱和，在此引用该文章作为参考。为了防止饱和，使用一些新的附加位来表示状态量度连同模计算结果。例如，对于一四个状态有6位数据字的1/2速率的码，使用11位寄存器来存储状态量度。然而，寄存器中的每个附加位需要更多的计算时间，提高了解码器的成本。
发明概要
本发明某些方面的一个目的是提供在使用格子结构的解码器中的快速状态归一化的方法和设备。
本发明某些方面的另一个目的是提供用于状态归一化的设备，这种设备较本领域中的公知设备不易于饱和。
在本发明的较佳实施例中，诸如后验概率(APP)(或最大后验(MAP))解码器、Viterbi解码器或软输出Viterbi算法(SOVA)解码器之类的使用格子结构的解码器只是近似地计算在归一化中使用的最小状态量度。相对于由于近似而节省的时间，近似计算的危害性是可忽略的。最好，近似最小值小于或等于实际最小值，从而在使用没有符号的运算从所有状态量度寄存器减去计算得到的最小值时不会丢失数据。
最好，通过确定状态量度的几个最高有效位的最小值来计算近似最小值。最好，用于计算近似最小值的位数在状态量度中的位的30％和60％之间。在本发明的一个较佳实施例中，在状态量度寄存器中有8位，在计算归一化的最小值时使用4个最高有效位(MSB)来。
因此，根据本发明的一个较佳实施例提供一种方法，用于在使用格子结构的解码器中对多个状态量度寄存器进行归一化，所述方法包括确定存储在多个状态量度寄存器中的相应的状态量度值的近似最小值，并从这些值中减去近似最小值。
最好，近似最小值始终等于或小于多个状态量度寄存器中的值的实际最小值。
最好，确定近似最小值包括确定多个状态量度寄存器中预定数目的最高有效位的最小值。
最好，最高有效位的预定数目包括寄存器中位数的30％和60％之间。
最好，本方法包括计算寄存器的新状态量度值，其中，基本上在计算新值的同时执行减去近似最小值。
最好，本方法包括在多个接连的时钟周期期间在状态量度寄存器中存储多个相应的新值，其中，确定近似最小值包括基本上在每个周期中确定新值的近似最小值。
最好，确定近似最小值包括在多个时钟周期的第一个时钟周期期间确定近似最小值，其中，减去近似最小值包括在第一个时钟周期之后的多个时钟周期的第二个时钟周期期间的减法。
最好，本方法包括响应于第一和第二时钟周期之间的时隙调节近似最小值。
最好，调节近似最小值包括从第二周期期间计算得到的近似最小值中减去在第一周期期间计算得到的近似最小值。
根据本发明的一个较佳实施例进一步提供：在使用格子结构的解码器中使用的状态量度计算单元，所述单元包括多个状态量度寄存器，它们存储相应的状态量度值；最小值计算单元，它确定多个寄存器的近似最小值；以及多个减法器，它们从多个寄存器中的值中减去近似最小值。
最好，最小计算单元计算寄存器中的预定数目的最高有效位的最小值，并且减法器从寄存器中的预定数目的最高有效位中减去近似最小值。
最好，本单元包括多个递归(recursive)组合器，它们对每个寄存器计算该寄存器的下一状态量度，其中，每个递归组合器包括减法器中的相应一个减法器。
最好，解码器是Viterbi解码器、APP解码器、MAP解码器、格子结构解码器和/或软输出Viterbi解码器。
根据本发明的一个较佳实施例进一步提供：迭代(iterative)解码处理器，用于对根据多分量编码方案编码的信号分组的序列进行迭代解码，它包括如上所述的多个计算单元。
从下述较佳实施例的详述并结合附图，将对本发明有更充分的理解，其中：
附图概述
图1是产生编码分组的编码器10的示意方框图；
图2是根据本发明较佳实施例的APP解码器的示意方框图；
图3是根据本发明较佳实施例，图2的解码器中的前向状态量度计算单元的示意方框图；
图4是图1的编码器中可能的状态转变的曲线图；
图5是根据本发明较佳实施例，图3的状态量度计算单元中的递归量度组合器的方框图；以及
图6是根据本发明较佳实施例，图3的状态量度计算单元中的最小值计算单元的方框图；
图7是根据本发明较佳实施例的解码处理器的方框图，它包括两个类似于图2的解码器的解码器；以及
图8是根据本发明另一个较佳实施例的最小值计算单元的方框图。
较佳实施例的详述
图1是产生编码分组的编码器10的示意方框图。编码器10产生的码具有由公式(1)给出的产生器矩阵(G[D])：
G[D]＝[1，(1+D+D2)/(1+D)]          (1)
其中，D表示延迟元件12。
图2是根据本发明较佳实施例的APP解码器20的示意方框图。解码器20使用格子结构对编码器10产生的码进行解码。
解码器20包括单个输入线路，通过该输入线路把输入分组提供给解码器。如本技术领域中所公知，如果经解码器20解码的码包含穿插(puncturing)，则任选的去穿插器24在必要时把具有空值或零值的LLR概率字相加。空值或零值表示LLR字所表示的代码位具有是“1”或是“0”的相同概率。如本技术领域中所众知，对于输入分组中的每一组LLR字，分支(branch)量度(BM)计算单元26计算该组中的LLR字所表示的代码位的每个可能假定值的BM。对于诸如通过编码器10所产生的代码之类的1/2速率码，每个组相应于两个编码位，因此具有4个可能的假定值。
最好，如下面进一步描述，对于输入中的每个新的一组LLR字，单元26输出4个8位的BM。每个BM表示这一组位原本具有相应假定值的概率。例如，BM单元26可以如Steven S.Pietrobon在International Journal ofSatellite Communications(国际卫星通信杂志)第16卷(1998)，第23-46页的“Turbo/MAP解码器的实现和性能(Implementation and Performance of aTurbo/MAP decoder)”中所描述，在此引用该文作为参考。
如在下面进一步描述，一个或多个(最好是三个)状态量度(SM)计算单元30、32和34接收BM和相应地计算该代码的每个状态的状态量度。最好，SM计算单元30、32和34接收来自存储有分支量度的一个或多个存储单元28的BM。又最好，每个SM计算单元具有它自己的BM存储单元28，从而SM计算单元可以平行地操作而彼此不干扰。最好，SM单元30、32和34处理分组的方向不同。单元30沿第一(前向)方向处理分组，从开头到结尾，而单元32和34沿相反(反向)方向处理分组，从结尾到开头。
为了允许使用以反转输入分组的各段(segment)而非反转整个分组为基础的近似方法，最好使用两个反向单元32和34。所述近似允许在接收到分组中的每个数据段之后直接执行反向解码，而不是等待反转整个分组。在Andrew J.Viterbi的“卷积码的MAP解码器的直观证明和简单实现(An IntuitiveJustification and a Simplified Implementation of the MAP Decoder forConvolutional Codes)”(IEEE Journal on Selected Areas inCommunications，第16卷第2期，260-264页(1998年2月))中描述了该方法，在此引用该文作为参考。在半个操作时间内，每个单元32和34提供可靠的SM，从而它们一起提供整个分组的可靠SM。多路复用器35根据近似方法选择正确的结果。使用存储单元36把经处理的分组或段的次序反转到返回到适当的前向次序，从而它可与来自单元30的结果一起使用。
根据来自单元30、32和34的SM和来自单元26的BM，LLR计算单元40计算每个LLR字的输出概率值。LLR单元40最好如Steven S.Pietrobon的上述文章所描述或另一方面如Andrew J.Viterbi的上述文章所描述。可以把来自单元40的结果输出到输出线路42和/或可以通过穿插器44以作进一步处理。
图3是根据本发明较佳实施例的前向SM计算单元30的示意方框图。反向SM单元32和34的结构与单元30相似，但是具有本技术领域中公知的必要修改。单元30包括4个递归量度组合器50，相应于编码器的4个可能状态中的每一个状态。每个组合器50递归地计算状态的SM。如下所述，对分组中的每个位组(n+1)，组合器50根据前一位组(n)的SM和相应的BM更新其SM。在反馈线路52上传送回经计算的SM，用于分组的下一位组的下一次计算迭代。最好，多个输出线路54把SM提供给LLR计算单元40。此外，在组合器50的每一次或多次递归迭代之后，最小值计算单元56确定SM的最高有效位的最小值。使用计算得到的最小值作为归一化量度(NM)，并传送回组合器50作归一化。
要注意，在本发明的较佳实施例中，单元30包括不止四个组合器50，最好有相应于16种状态的16个组合器。然而，为了清楚起见，图2-4示出较简单的四个状态的实施例。扩展这里所描述的概念，以工作于16种或更多数目的状态，对于熟悉本技术领域的人员是易于明了的。
图4是曲线图，示出解码器20解码的代码的可能状态转变，其中，根据上述公式(1)产生所述代码。节点60表示用于两位的位组(n)的编码器的可能状态。节点62表示接着的位组(n+1)的编码器的可能状态。根据该代码，编码器可以仅沿多个分支64中的一个分支从位组(n)的节点60之一转变到位组(n+1)的节点62中的某一节点。为了作出这种转变，位组(n)必须具有指示上述相应分支64的值。
因此，回到图3，每个组合器50接收两个SM，它们是可引向与特定组合器相关联的状态(通过组合器50的节点62来表示)的那些节点60的SM。此外，每个组合器50接收两个BM，它们相应于分支64的BM，所述分支64从两个节点60引向相应于特定组合器的节点62。例如，图2中的上组合器50相应于状态‘00’。因此，它接收状态‘00’的SM和BM‘00’，所述BM‘00’是从状态‘00’的节点60引向状态‘00’的节点62的分支64的位组。此外，上组合器50接收状态‘01’的SM和BM‘01’，所述BM‘01’是从状态‘01’的节点60引向状态‘00’的节点62的分支64的位组。
图5是根据本发明较佳实施例的递归组合器50的示意方框图。两个加法器70通过把各适当节点60的SM加到相应分支64的各个BM，分别计算通过特定组合器50所表示的状态的两个可能的下一级(n+1)状态量度。减法器72把两个可能的下一级状态量度彼此相减，MUX 74根据减法的符号选择较小的状态量度。来自MUX 74的状态量度最好是9位宽。在减法器78中从所选择的SM的5个最高有效位减去单元56中计算得到的归一化量度(NM)。最好，量度的4个最低有效位在线路80上原封不动地通过，而绕过减法器78。
最好，查找表82根据通过减法器72计算得到的两个可能的下一级状态量度(a，b)之差来确定偏移量。最好，查找表82的输出如公式(2)所述：
LUT＝Const*(ln2-ln(1+e-|a-b|))         (2)
其中，Const是与表示SM的位的数目有关的定标变量，或更精确地，与SM的量化步长有关。对于APP解码器，在本技术领域中公知公式(2)。要注意，Viterbi解码器还包括类似于组合器50的一个组合器，但是没有LUT 82。
在加法器84处把此偏移量加到归一化状态量度，提供了经校正的状态量度。最好，在箝位电路(clamp)86处使经校正的状态量度饱和到8位，然后存储在8位寄存器88中，用于从递归组合器50输出。
图6是根据本发明较佳实施例的最小值计算单元56的方框图。单元56最好接收来自每个递归组合器50的SM的4个最高有效位(MSB)。选择单元90选择具有最低值的4个MSB，并输出作为归一化量度(NM)。
图7是根据本发明较佳实施例的解码处理器100的方框图，所述处理器使用类似于解码器20的两个解码器。例如，在Turbo解码和类Turbo解码中，处理器100是有用的，如在同时提交的题为“有效的平行迭代解码(EfficientParallel Iterative Decoding)”的申请中所描述，该专利已转让给本发明的受让人，并在此引用作为参考。处理器100包括类似于解码器20的第一解码器102，用于对第一代码进行解码；以及也类似于解码器20的第二解码器106，用于对第二代码进行解码，应用它们两者对输入数据进行编码。最好，第一和第二代码是不同的。最好，控制单元104控制解码器的操作。最好，在解码器102和106之间迭代地来回传递经编码的分组，直到对分组进行充分地解码。
因此要注意，可以在许许多多解码处理器中使用类似于解码器20的解码器，其中处理器100只是一个较佳类型的处理器。
图8是根据本发明另一较佳实施例的最小值计算单元108的方框图，可用它替代单元56。多个选择单元90如以上参考在图6中的单元56所述来确定NM。然而，计算最小值所需要的时间可能超过组合器50计算新状态量度所需要的时钟周期的时间。因此，为了不加长时钟周期和减慢解码器20的操作，通过单元108在单个时钟周期中计算最小值，但是组合器50不在此同一周期中使用该最小值。而是，组合器50最好使用前一时钟周期中计算得到的NM。
最好，把计算得到的NM存储在寄存器114中。在接着的周期中，把寄存器114的内容传递到组合器50，以在归一化中使用。然而，同时，在组合器50中从状态量度减去来自前一时钟周期的最小值。因此，寄存器114最好保存来自前一时钟周期的最小值，然后通过减法器112把该最小值从来自当前时钟周期的最小值中减去。把寄存器114中的差传递到组合器50。要注意，另一方面也可以使用一个或多个寄存器的其它设置来存储最小值。
虽然上述说明包括一个APP解码器，它具有在每个组中只有两个码位的特定码，但是熟悉本技术领域的人员会理解，本发明的原理可以应用于范围宽广的解码器，包括SOVA和MAP解码器，还可以应用于在每个组中具有任何数目码位的解码器。
可以理解，仅把上述较佳实施例作为例子，本发明的完整的范围仅受权利要求书的限制。

Claims (18)

1.一种在使用格子结构的解码器中对多个状态量度寄存器进行归一化的方法，包括：
确定在多个状态量度寄存器中的相应状态量度值的近似最小值；以及
从所述值中减去近似最小值。
2.如权利要求1所述的方法，其特征在于，近似最小值始终等于或小于多个状态量度寄存器中的值的实际最小值。
3.如权利要求1所述的方法，其特征在于，确定近似最小值包括确定多个状态量度寄存器中的预定数目的最高有效位的最小值。
4.如以上权利要求中任一项所述的方法，其特征在于，预定数目的最高有效位包括寄存器中的位数的30％和60％之间。
5.如权利要求1所述的方法，其特征在于，包括计算寄存器的新状态量度值，其中与计算新值基本上同时地执行减去近似最小值。
6.如权利要求1所述的方法，其特征在于，包括在多个连续的时钟周期期间在状态量度寄存器中存储多个相应的新值，其中确定近似最小值包括基本上在每个周期中确定新值的近似最小值。
7.如权利要求6所述的方法，其特征在于，确定近似最小值包括在多个时钟周期的第一个时钟周期期间确定近似最小值，其中减去近似最小值包括在第一个时钟周期之后的多个时钟周期的第二个时钟周期期间的减法。
8.如权利要求7所述的方法，其特征在于，包括响应于第一和第二时钟周期之间的时隙调节近似最小值。
9.如权利要求8所述的方法，其特征在于，调节近似最小值包括从第二周期期间计算得到的近似最小值中减去第一周期期间计算得到的近似最小值。
10.一种在应用格子结构进行解码的解码器中使用的状态量度计算单元，包括：
多个状态量度寄存器，存储相应的状态量度值；
最小值计算单元，确定多个寄存器的近似最小值；以及
多个减法器，从多个寄存器中的值减去近似最小值。
11.如权利要求10所述的单元，其特征在于，最小值计算单元计算寄存器中预定数目的最高有效位的最小值，减法器从寄存器的预定数目的最高有效位减去近似最小值。
12.如权利要求10或权利要求11所述的单元，其特征在于，包括多个递归组合器，它们对每个寄存器计算寄存器的下一状态量度，其中每个递归组合器包括减法器中相应的一个减法器。
13.如权利要求10所述的单元，其特征在于，解码器包括Viterbi解码器。
14.如权利要求10所述的单元，其特征在于，解码器包括APP解码器。
15.如权利要求10所述的单元，其特征在于，解码器包括MAP解码器。
16.如权利要求10所述的单元，其特征在于，解码器包括Trellis解码器。
17.如权利要求10所述的单元，其特征在于，解码器包括Soft OutputViterbi解码器。
18.一种迭代解码处理器，用于对根据多分量编码方案编码的信号分组d序列进行迭代解码，所述迭代解码处理器包括如在权利要求10中所述的多个计算单元。
CNB99815377XA 1998-11-05 1999-11-04 有效的格子结构状态量度归一化 Expired - Fee Related CN1227816C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/186,753 1998-11-05
US09/186,753 US6189126B1 (en) 1998-11-05 1998-11-05 Efficient trellis state metric normalization

Publications (2)

Publication Number Publication Date
CN1426630A true CN1426630A (zh) 2003-06-25
CN1227816C CN1227816C (zh) 2005-11-16

Family

ID=22686167

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99815377XA Expired - Fee Related CN1227816C (zh) 1998-11-05 1999-11-04 有效的格子结构状态量度归一化

Country Status (9)

Country Link
US (1) US6189126B1 (zh)
EP (1) EP1127411B1 (zh)
JP (1) JP2002529951A (zh)
KR (1) KR20010080950A (zh)
CN (1) CN1227816C (zh)
AU (1) AU1908900A (zh)
DE (1) DE69925151T2 (zh)
HK (1) HK1054632B (zh)
WO (1) WO2000027034A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682336B (zh) * 2007-06-14 2013-04-24 英特尔公司 用于卷积、Turbo和LDPC码的统一解码器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434203B1 (en) * 1999-02-26 2002-08-13 Qualcomm, Incorporated Memory architecture for map decoder
US6587519B1 (en) * 1999-05-28 2003-07-01 Koninklijke Philips Electronics N.V. Efficient apparatus and method for generating a trellis code from a shared state counter
US6758435B2 (en) * 1999-12-09 2004-07-06 Rheinmetall W & M Gmbh Guide assembly for a missile
US6487694B1 (en) * 1999-12-20 2002-11-26 Hitachi America, Ltd. Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
GB0004765D0 (en) * 2000-03-01 2000-04-19 Mitel Corp Soft-decision decoding of convolutionally encoded codeword
KR100390416B1 (ko) * 2000-10-16 2003-07-07 엘지전자 주식회사 터보 디코딩 방법
WO2003023949A1 (en) * 2001-09-08 2003-03-20 Bermai, Inc. State metric rescaling for viterbi decoding
US7131054B2 (en) * 2001-09-17 2006-10-31 Digeo, Inc. Apparatus and method for efficient decoder normalization
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7251294B2 (en) * 2001-09-17 2007-07-31 Digeo, Inc. System and method for concurrently demodulating and decoding multiple data streams
US7161994B2 (en) * 2001-09-17 2007-01-09 Digeo, Inc. System and method for shared decoding
US7382838B2 (en) * 2001-09-17 2008-06-03 Digeo, Inc. Frequency drift compensation across multiple broadband signals in a digital receiver system
US7069284B2 (en) 2001-09-17 2006-06-27 Digeo, Inc. Apparatus and method for correcting signal imbalances using complex multiplication
US7167531B2 (en) 2001-09-17 2007-01-23 Digeo, Inc. System and method for shared decoding using a data replay scheme
US6871316B1 (en) * 2002-01-30 2005-03-22 Lsi Logic Corporation Delay reduction of hardware implementation of the maximum a posteriori (MAP) method
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
US7154965B2 (en) 2002-10-08 2006-12-26 President And Fellows Of Harvard College Soft detection of data symbols in the presence of intersymbol interference and timing error
US7623585B2 (en) * 2003-02-28 2009-11-24 Maher Amer Systems and modules for use with trellis-based decoding
US7515601B2 (en) * 2005-05-31 2009-04-07 Broadcom Corporation Turbo decoding module supporting state n metric value normalization operations
US7441174B2 (en) * 2005-09-07 2008-10-21 The University Of Hong Kong Embedded state metric storage for MAP decoder of turbo codes
US20070234189A1 (en) * 2006-03-31 2007-10-04 Sharon Levy System and method for reducing false alarm in the presence of random signals
GB0804206D0 (en) * 2008-03-06 2008-04-16 Altera Corp Resource sharing in decoder architectures
US8578255B1 (en) 2008-12-19 2013-11-05 Altera Corporation Priming of metrics used by convolutional decoders
EP2614594A1 (en) * 2010-09-08 2013-07-17 Agence Spatiale Européenne Flexible channel decoder.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1602818A (zh) 1968-12-17 1971-02-01
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5418795A (en) 1991-09-13 1995-05-23 Sony Corporation Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation
JP3259387B2 (ja) 1992-12-28 2002-02-25 ソニー株式会社 ビタビ復号器
US5349608A (en) * 1993-03-29 1994-09-20 Stanford Telecommunications, Inc. Viterbi ACS unit with renormalization
US5859861A (en) * 1995-06-21 1999-01-12 Hyundai Electronics Ind. Co., Ltd. High speed viterbi decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682336B (zh) * 2007-06-14 2013-04-24 英特尔公司 用于卷积、Turbo和LDPC码的统一解码器

Also Published As

Publication number Publication date
HK1054632A1 (en) 2003-12-05
EP1127411A1 (en) 2001-08-29
AU1908900A (en) 2000-05-22
DE69925151T2 (de) 2006-02-16
US6189126B1 (en) 2001-02-13
WO2000027034A1 (en) 2000-05-11
EP1127411B1 (en) 2005-05-04
KR20010080950A (ko) 2001-08-25
HK1054632B (zh) 2006-08-04
DE69925151D1 (de) 2005-06-09
WO2000027034A9 (en) 2002-03-07
JP2002529951A (ja) 2002-09-10
CN1227816C (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
CN1227816C (zh) 有效的格子结构状态量度归一化
CN1101997C (zh) 在通信系统中确定速率的方法和设备
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
CN1168221C (zh) Map译码器的分割型去交织器存储器
US20020010895A1 (en) Area-efficient convolutional decoder
US6437711B1 (en) Segmentation mechanism for a block encoder and method for encoding with a block encoder
EP1775842A2 (en) Communications device and wireless communications system
EP1805899A1 (en) Puncturing/depuncturing using compressed differential puncturing pattern
CN1190902C (zh) 用于维特比译码器的相加比较选择单元
CN1853350A (zh) 用于移动通信系统的维特比/涡轮联合译码器
EP4122102A1 (en) List decoding of polarization-adjusted convolutional codes
CN1756090A (zh) 信道编码装置和方法
CN1188951C (zh) 比例反馈特播解码器
CN100382435C (zh) 涡轮解码器系统中的可靠性值的非线性缩放
CN1211931C (zh) 用于最大后验概率解码器的存储器体系结构
CN1129257C (zh) 串行回溯的最大似然解码方法及其使用该方法的解码器
CN101411071A (zh) 具有双向滑动窗口体系结构的map译码器
US20070168820A1 (en) Linear approximation of the max* operation for log-map decoding
CN1145266C (zh) 特博码解码方法及其解码器
CN117081611B (zh) 一种基于并行处理的译码方法和设备
CN1338824A (zh) 一种特博码解码的方法以及解码器
CN1130835C (zh) 数据译码设备与数据译码方法
CN112994842B (zh) 一种软比特的量化方法、装置、解调器及计算机存储介质
US20110202819A1 (en) Configurable Error Correction Encoding and Decoding
CN1571316A (zh) 一种实现缩短Turbo译码器关键路径的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20111104